JPH08334544A

JPH08334544A - マルチチップモジュールのベアチップ不良検出装置

Info

Publication number: JPH08334544A
Application number: JP7143234A
Authority: JP
Inventors: Shinichi Kawashima; 慎一川嶋
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1995-06-09
Filing date: 1995-06-09
Publication date: 1996-12-17

Abstract

(57)【要約】【目的】本発明は、マルチチップモジュールのベアチ
ップ不良検出装置に関し、不良ベアチップを特定して交
換し、マルチチップモジュールの歩留まりを向上させ
る。【構成】マルチチップモジュールを含むデータ処理装
置の主ボード上に、直接的に，又はコネクタ等を介して
間接的に、マルチチップモジュール試験ボードを接続
し、該マルチチップモジュール試験ボード上に、複数個
のベアチップ回路と、同じ論理構成のパッケージチップ
回路とを構築し、相互の回路をアドレスバス，データバ
スで結合し、何れかの回路の各ベアチップ，パッケージ
チップをイネーブル，ディスェーブルにする信号手段
で、上記複数個の各パッケージチップ，ベアチップを上
記イネーブル，ディスェーブルで選択的に切り換えて試
験する。上記各ベアチップ，パッケージチップをイネー
ブル，ディスェーブルにする信号として、中央処理装置
のアップグレード信号手段，リセット信号手段を利用す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マルチチップモジュー
ルのベアチップ不良検出装置に関する。近年、パソコン
やワープロなどの汎用装置の内部に実装されているＬＳ
Ｉで、パッケージを取り除いたＬＳＩの中身（ベアチッ
プ）を直接プリント板に実装する装置が出現してきた。

【０００２】また、このベアチップを数ｃｍ角のプリン
ト基板に数種類、実装して高集積化されたマルチチップ
モジュール（以下ＭＣＭということがある）といわれる
ものを汎用装置などに使用することの検討が始められて
いる。

【０００３】これらベアチップやＭＣＭを使用すること
による利点としては、従来のＬＳＩのようなパッケージ
を持たないことによる実装面積の縮小化、軽量化、高密
度化により配線長が短縮されることによる装置の高速化
などがあげられる。その反面、ベアチップはパッケージ
品のような外部ピンを持たないため、単体で信号波形を
観測することが困難となり、ベアチップの試験設備を持
たないチップメーカーは、チップに対して十分なテスト
が行えないまま出荷されるので、現在のところ装置に搭
載された場合、パッケージ品よりは不良となる可能性が
高い。

【０００４】チップ自身が単体でセルフテスト機能、例
えば、設計時に、自己診断に必要な入力ピン（診断プロ
グラムの起動ピン等）を外部に出しておいて、そのピン
を外部より付勢して、該診断プログラムを起動し、該診
断プログラムの実行結果を取り出して、該チップの機能
を試験する機能を持ってれば、実装後に確認する方法が
あるが、そのようなチップは数が少ない。

【０００５】チップメーカーがこのような状況なので、
装置メーカーがベアチップやＭＣＭ化されたものを装置
に実装した際に、ベアチップの不良を検出できる試験方
法が確立されていることが望ましいのだが、まだ現状は
そこまで到ってはいない。これは、ベアチップを実装し
た装置に不良があった場合、ベアチップが不良であると
いうことを特定する方法が困難であるという状況を物語
っている。

【０００６】この傾向は、特にベアチップの実装個数が
多くなるほど顕著になり、一度不良が発生すると、どの
ベアチップが不良であるのかということを特定すること
が困難になっている。従って、該ＭＣＭ内の各ベアチッ
プの機能を効果的に診断することができるペアチップ不
良検出装置が必要とされる。

【０００７】

【従来の技術】図６は、従来のＭＣＭの構成例を説明す
る図であり、図６(a) は、ＭＣＭを実装しているパソコ
ンの構成例を示し、図６(b),(c) は、該ＭＣＭの構成例
を示している。

【０００８】先ず、図６(a) に示されているように、パ
ソコン等の装置には、装置メインボード 2上に、該ＭＣ
Ｍプリント基板 1が実装される。該ＭＣＭプリント基板
1の内部回路は、図６(b) に示されているように、中央
処理装置(CPU) チップ 10 ，周辺制御チップ 11,クロッ
ク発振器チップ 12,表示制御チップ 13 等からなり、そ
れぞれが高密度設計されて実装されており、前述のパッ
ケージチップのように外部ピンを持たないため、該ＭＣ
Ｍから直接出ている外部ピンＡを介してしかオシロスコ
ープなどのプロープで、内部信号を観測することができ
ない。特に、該ＭＣＭプリント基板 1内部で閉じている
接続配線Ｂについては、信号の波形観測ができない。

【０００９】このため、前述のように、自己診断を考慮
して設計がなされていないと、評価を行う際に、該ＭＣ
Ｍ内部がブラックボックス化してしまう。又、該ＭＣＭ
用に専用のテストパターンを作成しようとしても、ＭＣ
Ｍ内には、通常、複数メーカのチップが搭載されている
ことが多いので、相互のインタフェースの問題があり、
該テストパターンの作成が難しく、実現性に乏しい。

【００１０】

【発明が解決しようとする課題】例えば、図６(c) に示
されているように、上記４つのベアチップの内、右上の
チップ（斜線で示す）10に不良があった場合、直接外部
に信号端子が多数出力されている場合には、これらの信
号波形をオシロスコープなどで観測することにより、不
良が特定できる。

【００１１】然し、このような外部信号数が少ない場合
には、該ベアチップの不良を特定することが困難とな
る。現状、外部ピンの波形観測をする以外のベアチップ
の不良検出方法として、該ＭＣＭプリント基板が搭載さ
れているメインボードのパソコンなどの装置機能，動作
確認を行うテストプログラム動作による検出方法がある
が、この場合には、ある程度、周辺回路チップ 11 や、
中央処理装置(CPU) チップ 10 等が正常に動作していな
いとテストすることができないという問題がある。又、
該テストプログラムは、パソコン装置の全体的な動作確
認という観点データ作られているため、個別のベアチッ
プの不良を検出するには向いていないという問題があっ
た。

【００１２】本発明は上記従来の欠点に鑑み、マルチチ
ップモジュールのベアチップ不良検出装置において、不
良ベアチップを特定して交換し、マルチチップモジュー
ルの歩留まりを向上させることができるマルチチップモ
ジュールの不良検出装置を提供することを目的とするも
のである。

【００１３】

【課題を解決するための手段】図１，図２は、本発明の
原理説明図であり、図１は、ＭＣＭ試験ボード 5をケー
ブル 6を介して装置メインボード 2と接続する場合を示
し、図２(a) は、装置メインボード 2内にＭＣＭ試験ボ
ード 5を直接組込んだ場合を示し、図２(b) は、ＭＣＭ
試験ボード 5の概略構成を示している。上記の問題点は
下記の如くに構成したマルチチップモジュールのベアチ
ップ不良検出装置によって解決される。

【００１４】(1) マルチチップモジュール(1) を含むデ
ータ処理装置の主ボード(2) 上に、直接的に，又はコネ
クタ等を介して間接的に、マルチチップモジュール試験
ボード(5) を接続する手段と、該接続されたマルチチッ
プモジュール試験ボード(5) 上に、複数個のベアチップ
(10,〜) からなる第１の論理回路(50)と、パッケージチ
ップ(15,〜) からなる同じ論理構成の第２の論理回路(5
1)とを構築し、該第１の論理回路(50)と第２の論理回路
(51)をアドレスバス，データバスで結合する手段と、上
記第１の論理回路(50)と第２の論理回路(51)の対応する
各ベアチップ(10,〜),又はパッケージチップ(15,〜) の
何れかをイネーブル，ディスェーブルにする切り換え手
段(52a,52b, 〜) とを備え、上記第１の論理回路(50)と
第２の論理回路(51)を構成している複数個の各パッケー
ジチップ(15,〜),ベアチップ(10,〜) を上記切り換え手
段(52a,52b, 〜) により、イネーブル，ディスェーブル
して選択的に切り換えて試験するように構成する。

【００１５】(2) 上記切り換え手段(52a,52b, 〜) とし
て、各チップをアップグレードするときに旧チップを無
効にする信号手段，又は、各チップをリセットするリセ
ット手段を使用して、パッケージチップ(15,〜),ベアチ
ップ(10,〜) の何れかをディスェーブルにするように構
成する。

【００１６】

【作用】前述のように、ペアチップ 10,11, 〜は、通常
のＬＳＩのような外部ピンがないため、信号を端子で見
ることが難しいというデメリットがあり、実装後に動作
確認ということになる。

【００１７】一般に、メインボード 2やＭＣＭ 1上に、
ベアチップを実装した後に不良が出た場合は、該ベアチ
ップ 10,11, 〜を交換するが、該ベアチップ 10,11, 〜
はボード上のパターンが微細なため交換回数は限られ
る。よって、該ベアチップ 10,11, 〜が複数ある場合
は、確実に不良チップを特定できることが望ましい。

【００１８】前述のように、ＭＣＭ化されたベアチップ
10,11, 〜は、信号をＭＣＭ 1の外部にピンとして出力
するので、メインボード 2に実装する前に信号を観測で
きる。又、モジュール化しているので、ベアチップ 10,
11, 〜全部のピンを外部に出すことは、通常行わない
が、本発明においては、ＭＣＭ設計時にあらかじめ試験
を考慮して、最低限必要なピン、例えば、アドレスバ
ス, データバス, イネーブル, ディスェーブルピン, 内
部クロックを停止させて、外部から供給することができ
るピン等は外部に出力しておく。

【００１９】次に、このＭＣＭ 1内部のベアチップ不良
を検出できる試験環境を構築する。該試験環境の構築の
ために必要なものとして、ＭＣＭ 1が未実装の装置メイ
ンボード 2、ＭＣＭ 1単体、ＭＣＭ試験ボード 5、ＭＣ
Ｍ用ソケット 5a 、接続ケーブル 6がある。この中でＭ
ＣＭ 1が未実装の装置メインボード 2、ＭＣＭ 1単体の
２種類は本来、通常の装置構成のために必要なものであ
る。これにＭＣＭ試験ボード 5とＭＣＭ用ソケット 5a
、接続ケーブル 6を加えることによって試験環境とす
る。後の３種類は、装置の設計とは別に試験環境構築の
ためにあらかじめ設計しておかなければならない。

【００２０】この試験環境によって、ＭＣＭ 1単体の動
作確認後のメインボード実装や、メインボード実装後に
動作不具合が起こった場合にメインボードからＭＣＭ 1
をはずして、このＭＣＭ 1上のベアチップ動作確認がで
きるようになる。

【００２１】具体的には、図１，図２(a) に示されてい
るように、試験したいＭＣＭ 1をＭＣＭ試験ボード 5上
のＭＣＭソケットにいれ、テストプログラムを動作させ
ることで試験を行う。ソケット実装なので、他のＭＣＭ
1に入れ換えることも容易に行えるため、多数のＭＣＭ
1が、メインボード実装前に動作確認が行える。また、
メインボード 2に実装後不良が発生したＭＣＭ 1も、メ
インボードからはずしたものの解析がこの環境で行え
る。

【００２２】図２(a) に示されているように、装置メイ
ンボード 2とＭＣＭ試験ボード 5間のケーブル接続｛図
１参照｝を省略して、両者の機能を一体化したＭＣＭ試
験ボード 5' を試験環境として設計することも考えられ
る。

【００２３】実際の試験方法は、図２(b) に示されてい
る切り替え手段 52a,52b, 〜によって、ベアチップＡ
と、該ベアチップＡと同一機能のパッケージチップＡ’
とを、上記切り替え手段 52a,52b, 〜で一方をディスェ
ーブルにして、イネーブル側の複数個のベアチップ 10,
11, 〜からなる第１の論理回路 50 ｛ＭＣＭ 1対応｝
と、第２の論理回路 51 とを切り替えて試験を行い、両
者の動作状況の違いや、機能の比較をして、該イネーブ
ルとしたベアチップ 10,11, 〜の不良を検出する。

【００２４】上記切り替え手段 52a,52b, 〜により、イ
ネーブルとするベアチップ 10,11,〜を順次切り替え選
択して、同じ試験を繰り返すことで、該ＭＣＭ 1内の複
数個のベアチップ 10,11，〜の内の不良チップを特定す
ることができ、不良ベアチップの交換により、該ＭＣＭ
1の歩留まりを向上させることができる。

【００２５】

【実施例】以下本発明の実施例を図面によって詳述す
る。前述の図１，図２が、本発明の原理説明図であり、
図３〜図５は、本発明の一実施例を示した図である。

【００２６】本発明においては、ＭＣＭ試験ボード 5上
に、複数個のベアチップ 10,11, 〜からなる第１の論理
回路 50 と、該ベアチップ 10,11, 〜と同一機能のパッ
ケージチップ 15,16, 〜からなる第２の論理回路 51 と
を構築し、該第１の論理回路50 と第２の論理回路 51
との共通のアドレスバス, データバスに接続すると共
に、該アドレスバス, データバスを、ＭＣＭ試験ボード
5から外部に出力して、メインボード 2上の中央処理装
置(CPU) からアクセスできるようにする手段と、上記第
１の論理回路 50 と第２の論理回路 51 を構成している
対応するベアチップ 10,11, 〜とパッケージチップ 15,
16, 〜のどちらかをイネーブルにし他方をディスェーブ
ルにする手段等が、本発明を実施するのに必要な手段で
ある。尚、全図を通して同じ符号は同じ対象物を示して
いる。

【００２７】以下、図１，図２を参照しながら、図３〜
図５によって、本発明のマルチチップモジュールのベア
チップ不良検出装置の構成と動作を説明する。先ず、Ｍ
ＣＭ試験ボード 5には、図２(b) に示されているよう
に、ＭＣＭ 1を実装するためのＭＣＭソケット（専用
品）と、ＭＣＭ 1上に実装されているベアチップ 10,1
1, 〜と同一機能のパッケージチップ 15,16, 〜が実装
されており、それぞれが論理構成が全く同じである第１
の論理回路 50 と第２の論理回路 51とを構成し、切替
えスイッチ 52a,52b, 〜で、該ＭＣＭ 1に実装されてい
るベアチップ 10,11, 〜を動作させるか、該ＭＣＭ試験
ボード 5上に実装されているパッケージチップ 15,16,
〜を動作させるかの選択ができる機能を持たせている。

【００２８】該パッケージチップ 15,16, 〜は、あらか
じめ動作が確認されていて信頼性のあるものを使用す
る。ＭＣＭ 1の外部ピンには、ＭＣＭ 1の設計時に試験
用として、内部のベアチップの機能を個別にイネーブル
／ディスェーブルできる信号ピンを設けておく。この信
号を装置メインボード 2の中央処理装置(CPU) で使用し
て、切替えスイッチ 52a,52b, 〜にて片方をイネーブル
にして動作させ、そのときもう片方はディスェーブルに
して、機能停止状態にしておく。

【００２９】該ＬＳＩチップをディスェーブルにする方
法の一例として、あるＣＰＵチップには、装置のアップ
グレードを行うために、チップ自身をディスェーブルし
て新たに追加するＣＰＵに機能を置き換えられるという
ピンがあり、このピンを使用すると、上記ＣＰＵチップ
10,又は15をディスェーブルできる。又、その他のＬＳ
ＩやＡＳＩＣの場合でも、リセット信号を利用して機能
をディスェーブルすることができる。

【００３０】図３，図４に示したスイッチ回路(SW A) 5
2aは、上記ベアチップ 10,パッケージチップ 15 のいず
れかをイネーブル, ディスェーブルするための回路であ
って、該スイッチ回路(SW A) 52aをオン (投入) するこ
とで、例えば、ベアチップ 10 をイネーブルとし、パッ
ケージチップ 15 をディスェーブルとする。

【００３１】上記ＭＣＭ 1上のベアチップ 10 と、該Ｍ
ＣＭ試験ボード 5上の同一機能のパッケージチップ 15
との設計時の出力信号線の接続方法であるが、ディスェ
ーブルによってハイインピーダンス状態にできる信号線
は、図３に示されているように、直接接続 (所謂、ドッ
ト接続) する。ディスェーブル状態にしてもハイインピ
ーダンス状態にならず、ハイかローのレベルを出力する
信号線は、直接接続を行うと違うレベルがぶつかり合っ
て不具合 (所謂、バスファイト) が発生することがある
ため、図４に示されているように、信号選択回路 53 を
設け、上記イネーブル, ディスェーブル信号によってイ
ネーブル側のチップ 10,11, 〜, 又は、15,16,〜の出力
信号線を選択する。

【００３２】このような環境で、ＭＣＭ試験ボード 5上
のスイッチ回路 52a,52b, 〜によりＭＣＭ 1に実装され
ているＬＳＩ（ベアチップ）10,11,〜と、該ＭＣＭ試験
ボード 5に実装されているＬＳＩ（パッケージチップ）
15,16,〜を切り換えてテストプログラムを動作させ、上
記アドレスバス, データバスを使用して、所定のテスト
データを入力し、実行結果を読み取ることで、両者の動
作状況の違いや機能の比較が容易にできる。また、対応
するチップ個別に切替えスイッチ(SW A,SW B,〜) 52a,5
2b,〜を持たせることで、チップごとの独立した試験が
行えるようになる。

【００３３】図５は、上記のＭＣＭ試験ボード 5におい
て、装置メインボード 2から入力される信号線の結合例
であり、通常は、図示されているごとく、ベアチップ 1
0,11, 〜側とパッケージチップ 15,16, 〜側の両方に同
時入力する構成で良い。

【００３４】このように、本発明のマルチチップモジュ
ールのベアチップ不良検出装置は、マルチチップモジュ
ールを含むデータ処理装置の主ボード上に、直接的に，
又はコネクタ等を介して間接的に、マルチチップモジュ
ール試験ボードを接続し、該マルチチップモジュール試
験ボード上に、複数個のベアチップ回路と、同じ論理構
成のパッケージチップ回路とを構築し、相互の回路をア
ドレスバス，データバスで結合し、何れかの回路の各ベ
アチップ，パッケージチップをイネーブル，ディスェー
ブルにする信号手段で、上記複数個の各パッケージチッ
プ，ベアチップを上記イネーブル，ディスェーブルで選
択的に切り換えて試験するように構成したところに特徴
がある。

【００３５】

【発明の効果】以上、詳細に説明したように、本発明の
マルチチップモジュールのベアチップ不良検出装置によ
れば、ＭＣＭ上のどのベアチップが不良なのかというこ
とが、各チップに対応して設けられている切り換えスイ
ッチ(SW A,SW B, 〜) によるチップ機能の切り換えによ
って特定することができるため、不良ベアチップの交換
によるＭＣＭの歩留りの向上に寄与できる。

【図面の簡単な説明】

【図１】本発明の原理説明図（その１）

【図２】本発明の原理説明図（その２）

【図３】本発明の一実施例を示した図（その１）

【図４】本発明の一実施例を示した図（その２）

【図５】本発明の一実施例を示した図（その３）

【図６】従来のＭＣＭの構成例を説明する図

【符号の説明】

1 マルチチップモジュール(MCM) 10,11,〜ベアチップ 15,16,〜パッケージチップ 2 装置メインボード 3 キーボード 4 表示装置 5,5' ＭＣＭ
試験ボード 50 ベアチップによる第１の論理回路 51 パッケージチップによる第２の論理回路 52a,52b,〜切り換えスイッチ(SW A,SW B, 〜) 53 出力信号の信号選択回路 5a MCM ソケット 6 ケーブル

Claims

【特許請求の範囲】

【請求項１】マルチチップモジュールを含むデータ処理
装置の主ボード上に、直接的に，又はコネクタ等を介し
て間接的に、マルチチップモジュール試験ボードを接続
する手段と、該接続されたマルチチップモジュール試験ボード上に、
複数個のベアチップからなる第１の論理回路と、パッケ
ージチップからなる同じ論理構成の第２の論理回路とを
構築し、該第１の論理回路と第２の論理回路をアドレス
バス，データバスで結合する手段と、上記第１の論理回路と第２の論理回路の対応する各ベア
チップ，又はパッケージチップの何れかをイネーブル，
ディスェーブルにする切り換え手段とを備え、上記第１の論理回路と第２の論理回路を構成している複
数個の各パッケージチップ，ベアチップを上記切り換え
手段により、イネーブル，ディスェーブルで選択的に切
り換えて試験することを特徴とするマルチチップモジュ
ールのベアチップ不良検出装置。
【請求項２】上記切り換え手段として、各チップをアッ
プグレードするときに旧チップを無効にする信号手段，
又は、各チップをリセットするリセット手段を使用し
て、パッケージチップ，ベアチップの何れかをディスェ
ーブルにすることを特徴とする請求項１に記載のマルチ
チップモジュールのベアチップ不良検出装置。