CN1560925A - 局部绝缘体上的硅制作功率器件的结构及实现方法 - Google Patents

局部绝缘体上的硅制作功率器件的结构及实现方法 Download PDF

Info

Publication number
CN1560925A
CN1560925A CNA2003101089777A CN200310108977A CN1560925A CN 1560925 A CN1560925 A CN 1560925A CN A2003101089777 A CNA2003101089777 A CN A2003101089777A CN 200310108977 A CN200310108977 A CN 200310108977A CN 1560925 A CN1560925 A CN 1560925A
Authority
CN
China
Prior art keywords
oxygen
groove
sio
ldmos
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003101089777A
Other languages
English (en)
Other versions
CN100342549C (zh
Inventor
杨文伟
俞跃辉
董业民
程新红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CNB2003101089777A priority Critical patent/CN100342549C/zh
Publication of CN1560925A publication Critical patent/CN1560925A/zh
Application granted granted Critical
Publication of CN100342549C publication Critical patent/CN100342549C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明提出了一种局部绝缘体上的硅(partial SOI)制作功率器件，一种横向扩散金属氧化物半导体晶体管(LDMOS)的结构及实现方法。这种局部SOI LDMOS器件的结构特征在于源端远离沟道区的下方无埋氧，有利于散热；源端和沟道区下方的埋氧是连续的而且具有同一厚度；漏端的埋氧与沟道区埋氧虽然连续，但是具有不同的厚度。这种结构克服了常规SOI器件的自热效应，而且提高了器件的击穿电压，降低了源漏电容，提高了器件的频率特性。

Description

局部绝缘体上的硅制作功率器件的结构及实现方法
技术领域
本发明涉及一种局部绝缘体上的硅制作功率器件更确切地说涉及一种局部绝缘体的硅制作横向扩散金属氧化物半导体晶体管(LDMOS)的新结构及实现方法，本发明属于SOI集成电路中的LDMOS。
背景技术
传统的体硅LDMOS器件由于源端与硅基底有接触，具有良好的散热性能，所以可以用于高功率条件下，但是这种结构由于本征电容很大，只能用于低频条件下。为了提高器件的高频特性，传统的SOI LDMOS在器件和基底之间引入了一层绝缘层，但是器件的散热性能较差，而且也降低了器件的击穿电压。
为了解决这一难题，国外有人提出了局部SOI技术试图克服两者的缺点的同时能集合两者的优点。例如Cai Jun和Ren Chang Hong等人提出的沟道热氧化方法(Patent No.US 6,551,937 B2)，还有Shuming Xu和Hanhua Feng等人提出的在漏端形成埋氧(Patent No.US 6,461,902 B1)。这些方法自身也有很多缺点，还不成熟，例如Cai Jun的方法在沟道区引入了多晶硅，由于多晶硅存在许多晶粒界面，对掺杂具有吸附作用，使得输运电子的散射加强，将会大大降低器件的性能，而Shuming Xu的方法没有充分利用SOI技术的优势，沟道区的泄漏电流与体硅器件一样严重，器件性能提高有限。
发明内容
本发明据此提出一种新的局部SOI LDMOS结构，能够解决这一难题。为了克服浮体效应和自热效应，提高器件散热性能，源端远离沟道区的下方无埋氧，；而为了利用SOI技术的优点，减小泄漏电流，提高亚阈值斜率，源端和沟道下方的埋氧是连续；另外为了提高器件的击穿电压和降低体漏电容，漏端的埋氧较厚，这种新结构器件将会有较高的工作频率和功率。
本发明是通过以下步骤实现这种新型SOI LDMOS结构的：
(a)在SOI晶片上确定出源端与漏端的区域
(b)将器件漏端区域的埋氧增厚；
(c)将器件源端区域的埋氧除去；
(d)进行多晶硅沉积，填充满源端和漏端区域；
(e)CMP化学机械抛光平坦化；
(f)常规CMOS外形金属氧化物半导体工艺完成器件的制造。
以上步骤的目的就是增大漏端埋氧层厚度，去除源端的埋氧层。
本发明所用的SOI衬底可以是注氧隔离方法、硅片键合方法或其它方法制备的。SOI衬底中的顶层硅的厚度为20～300nm；埋氧厚度为20～100nm。埋氧可以用其它绝缘介质，入Sic、Al2O3取代。进行多晶硅沉积后所获得的衬底表面不平整，需要步骤(e)中的CMP进行平坦化。CMP技术是半导体制造工艺中的成熟工艺，在深亚微米中得到了广泛应用。具体可以参见王新柱等人的文献(深亚微米隔离技术——浅沟槽隔离工艺，王新柱，徐秋霞，钱鹤等，半导体学报，23(3)(2002)323-329)。
以上几个步骤实现了材料的制备，接着就可以按步骤(f)中的常规CMOS工艺完成SOI LDMOS的制造，具体包括栅氧化层的生成，沟道区掺杂，多晶硅栅的生成，源漏掺杂，铝连线的生成等工艺步骤。最终的器件的特点是源端远离沟道区的侧面下方无埋氧，源端和沟道区下方的埋氧是连续的而且具有同一厚度，漏端的埋氧与沟道区埋氧虽然连续，但是具有不同的厚度。
用本发明提供的新型绝缘体上的硅制作的功率器件结构也可同样运用于金属—氧化物—半导体场效应晶体管(MOSFET)结型场效应晶体管(JFET)以及它们的变体。
附图说明
图1本发明提供的SOI LDMOS的实现工艺过程。图1(a)至图1(j)为各工艺过程的示意图(详见实施例)。
图2本发明提供的SOI LDMOS的结构。
图中1为顶层硅，2为埋氧层，3为硅衬底，4为SiO2，5为光掩模，6为反应离子刻蚀气体，7为SiNx保护层，8为多晶硅，100为漏端，110为源端，120为散热区(同时也提供了体连接)，130为沟道区，140为漂移区，150为源端电极，160为栅电极，170为漏端电极，P+、P、N+和N-分别是P型重掺杂、P型掺杂、N型掺杂，N型轻掺杂。
具体实施方式
下面的具体实施例有助于理解本发明的特征和优点，但本发明的实施决不仅局限于此实施例。
(1)在制备好的SOI片子上生长一层SiO2，在非漏区光刻生成掩模(见图1(a))；
(2)除去未被保护的漏区SiO2，然后去胶(见图1(b))；
(3)利用反应离子刻蚀，在未被SiO2保护的区域刻蚀出一定深度的沟槽(见图1(c))；
(4)在裸露的表面形成SiNx(见图1(d))；
(5)然后用反应离子刻蚀的方法将水平面的SiNx除去，而沟槽侧墙将留下SiNx，露出沟槽底部的硅(见图1(e))；
(6)采用热氧化的方法，将沟槽中裸露的硅氧化(见图1(f))；
(7)将沟道侧墙SiNx除去，在沟槽中填充满多晶硅(见图1(g))；
(8)此时源区上方覆盖有SiO2，重复1-3步骤，但是沟槽的位置是位于源区远离沟道区的一侧，而且刻蚀到底部为SiO2为止(见图1(h))；
(9)然后用稀释的HF除去表层的SiO2，沟槽中裸露的埋氧也同时被除去(见图1(i))；
(10)将沟槽中填满多晶硅，用化学机械抛光法将表面抛平(见图1(j))；
(11)利用常规工艺完成LDMOS器件的制作。
最终器件结构如图所示(见图2)。

Claims (6)

1、一种局部SOI LDMOS器件的结构，包括源端、漏端、沟道区、源端电极、栅电极和漏电极，其特征在于源端远离沟道区的侧面下方无埋氧，源端和沟道区下方的埋氧是连续的而且具有同一厚度，漏端的埋氧与沟道区埋氧虽然连续，但是具有不同的厚度。
2、按权利要求1所述的SOI LDMOS器件的结构，其特征在于所述埋氧或为SiC或Al2O3绝缘介质层。
3、按权利要求1所述SOI LDMOS器件的实现方法，其特征在于：
(a)在制备好的SOI片子上生长一层SiO2，在非漏区光刻生成掩模；
(b)除去未被保护的漏区SiO2，然后去胶；
(c)利用反应离子刻蚀，在未被SiO2保护的区域刻蚀出一定深度的沟槽；
(d)在裸露的表面形成SiNx；
(e)然后用反应离子刻蚀的方法将水平面的SiNx除去，而沟槽侧墙将留下SiNx，露出沟槽底部的硅；
(f)采用热氧化的方法，将沟槽中裸露的硅氧化；
(g)将沟道侧墙SiNx除去，在沟槽中填充满多晶硅；
(h)此时源区上方覆盖有SiO2，重复(a)-(c)步骤，但是沟槽的位置是位于源区远离沟道区的一侧，而且刻蚀到底部为SiO2为止；
(i)然后用稀释的HF除去表层的SiO2，沟槽中裸露的埋氧也同时被除去；
(j)将沟槽中填满多晶硅，用化学机械抛光法将表面抛平；
(k)利用常规CMOS工艺完成LDMOS器件的制作。
4、按权利要求3所述SOI LDMOS器件的实现方法，其特征在于SOI衬底中顶层硅厚度为20～300nm，埋氧层厚度20～100nm；SOI衬底或是注氧隔离方法或硅片链合方法制备。
5、按权利要求3所述SOI LDMOS器件的实现方法，其特征在于所述的利用常规CMOS工艺包括栅氧化层的生成、沟道互掺杂、多晶硅栅的生成、源漏掺杂、铝连线的生成。
6、按权利要求1所述的SOI LDMOS器件的结构，其特征在于可应用于金属—氧化物—半导体场效应晶体管，结型场效应晶体管及它们的变体。
CNB2003101089777A 2004-02-20 2004-02-20 局部绝缘体上的硅制作功率器件的结构及实现方法 Expired - Fee Related CN100342549C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2003101089777A CN100342549C (zh) 2004-02-20 2004-02-20 局部绝缘体上的硅制作功率器件的结构及实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2003101089777A CN100342549C (zh) 2004-02-20 2004-02-20 局部绝缘体上的硅制作功率器件的结构及实现方法

Publications (2)

Publication Number Publication Date
CN1560925A true CN1560925A (zh) 2005-01-05
CN100342549C CN100342549C (zh) 2007-10-10

Family

ID=34438476

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101089777A Expired - Fee Related CN100342549C (zh) 2004-02-20 2004-02-20 局部绝缘体上的硅制作功率器件的结构及实现方法

Country Status (1)

Country Link
CN (1) CN100342549C (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7791161B2 (en) 2005-08-25 2010-09-07 Freescale Semiconductor, Inc. Semiconductor devices employing poly-filled trenches
WO2012003659A1 (zh) * 2010-07-06 2012-01-12 中国科学院上海微系统与信息技术研究所 实现源体欧姆接触的soimos器件制作方法
WO2012003660A1 (zh) * 2010-07-06 2012-01-12 中国科学院上海微系统与信息技术研究所 抑制浮体效应的soimos器件结构的制作方法
CN102446959A (zh) * 2011-10-17 2012-05-09 上海华力微电子有限公司 基于埋层n型阱的异质结1t-dram结构及其制备方法
CN102637687A (zh) * 2011-10-17 2012-08-15 上海华力微电子有限公司 基于埋层n型阱的异质结1t-dram结构及其制备方法
CN102637730A (zh) * 2011-10-17 2012-08-15 上海华力微电子有限公司 基于埋层n型阱的异质结1t-dram结构及其形成方法
CN102856357A (zh) * 2011-10-17 2013-01-02 上海华力微电子有限公司 基于埋层n型阱的异质结1t-dram结构及其制备方法
CN102903640A (zh) * 2012-10-23 2013-01-30 哈尔滨工程大学 一种利用牺牲层的soi mosfet体接触形成方法
CN102916047A (zh) * 2012-10-23 2013-02-06 哈尔滨工程大学 一种利用埋氧腐蚀技术的soi体接触结构及形成方法
CN106024698A (zh) * 2015-03-27 2016-10-12 意法半导体(克洛尔2)公司 用于形成soi类型衬底的方法、对应衬底和集成电路
CN108873528A (zh) * 2018-07-27 2018-11-23 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板
CN116169171A (zh) * 2021-11-25 2023-05-26 苏州华太电子技术股份有限公司 Soi-ldmos器件及其制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101916784B (zh) * 2010-08-13 2012-03-14 四川长虹电器股份有限公司 Soi变埋氧层厚度器件及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461902B1 (en) * 2000-07-18 2002-10-08 Institute Of Microelectronics RF LDMOS on partial SOI substrate
US6551937B2 (en) * 2001-08-23 2003-04-22 Institute Of Microelectronics Process for device using partial SOI

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7791161B2 (en) 2005-08-25 2010-09-07 Freescale Semiconductor, Inc. Semiconductor devices employing poly-filled trenches
WO2012003659A1 (zh) * 2010-07-06 2012-01-12 中国科学院上海微系统与信息技术研究所 实现源体欧姆接触的soimos器件制作方法
WO2012003660A1 (zh) * 2010-07-06 2012-01-12 中国科学院上海微系统与信息技术研究所 抑制浮体效应的soimos器件结构的制作方法
CN102637687B (zh) * 2011-10-17 2015-06-17 上海华力微电子有限公司 基于埋层n型阱的异质结1t-dram结构及其制备方法
CN102637730B (zh) * 2011-10-17 2015-06-24 上海华力微电子有限公司 基于埋层n型阱的异质结1t-dram结构及其形成方法
CN102637730A (zh) * 2011-10-17 2012-08-15 上海华力微电子有限公司 基于埋层n型阱的异质结1t-dram结构及其形成方法
CN102856357A (zh) * 2011-10-17 2013-01-02 上海华力微电子有限公司 基于埋层n型阱的异质结1t-dram结构及其制备方法
CN102856357B (zh) * 2011-10-17 2015-07-22 上海华力微电子有限公司 基于埋层n型阱的异质结1t-dram结构及其制备方法
CN102637687A (zh) * 2011-10-17 2012-08-15 上海华力微电子有限公司 基于埋层n型阱的异质结1t-dram结构及其制备方法
CN102446959B (zh) * 2011-10-17 2014-09-03 上海华力微电子有限公司 基于埋层n型阱的异质结1t-dram的制备方法
CN102446959A (zh) * 2011-10-17 2012-05-09 上海华力微电子有限公司 基于埋层n型阱的异质结1t-dram结构及其制备方法
CN102916047A (zh) * 2012-10-23 2013-02-06 哈尔滨工程大学 一种利用埋氧腐蚀技术的soi体接触结构及形成方法
CN102903640A (zh) * 2012-10-23 2013-01-30 哈尔滨工程大学 一种利用牺牲层的soi mosfet体接触形成方法
CN102903640B (zh) * 2012-10-23 2015-09-30 哈尔滨工程大学 一种利用牺牲层的soi mosfet体接触形成方法
CN102916047B (zh) * 2012-10-23 2015-09-30 哈尔滨工程大学 一种利用埋氧腐蚀技术的soi体接触结构及形成方法
CN106024698A (zh) * 2015-03-27 2016-10-12 意法半导体(克洛尔2)公司 用于形成soi类型衬底的方法、对应衬底和集成电路
CN108873528A (zh) * 2018-07-27 2018-11-23 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板
CN108873528B (zh) * 2018-07-27 2021-03-30 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板
CN116169171A (zh) * 2021-11-25 2023-05-26 苏州华太电子技术股份有限公司 Soi-ldmos器件及其制作方法
CN116169171B (zh) * 2021-11-25 2024-05-14 苏州华太电子技术股份有限公司 Soi-ldmos器件及其制作方法

Also Published As

Publication number Publication date
CN100342549C (zh) 2007-10-10

Similar Documents

Publication Publication Date Title
CN100339952C (zh) 用于在soi晶片中产生不同厚度的有源半导体层的方法
US20070111423A1 (en) Method of fabricating semiconductor device
KR101378375B1 (ko) 초접합 트렌치 전력 모스펫 장치 제조
CN100342549C (zh) 局部绝缘体上的硅制作功率器件的结构及实现方法
US20120235229A1 (en) Inter-poly dielectric in a shielded gate mosfet device
CN1828908A (zh) 半导体结构及制造半导体结构的方法
KR20100084525A (ko) （１１０）-배향 실리콘을 포함하는 반도체 소자
KR20050044643A (ko) 접합 웨이퍼 및 접합 웨이퍼의 제조방법
JPH04154147A (ja) 半導体装置およびその製造方法
CN101065840A (zh) 半导体装置以及制造包括多堆栈混合定向层之半导体装置之方法
CN1516903A (zh) 减小结电容的soi器件
CN1523649A (zh) 双栅极场效应晶体管及其制造方法
KR20120138726A (ko) 초접합 트렌치 모스펫을 포함하는 반도체 장치들
CN1219329C (zh) 具有分离栅的自对准双栅金属氧化物半导体场效应晶体管
US11232975B2 (en) Semiconductor-on-insulator (SOI) substrate having dielectric structures that increase interface bonding strength
US11855201B2 (en) Semiconductor structure
KR20000077429A (ko) 선택적 에피택셜 성장에 의해 형성된 트렌치 벽을 갖는파워-게이트 디바이스 및 디바이스의 성형공정
CN117276347B (zh) 高可靠性双沟槽碳化硅mosfet器件及制造方法
CN1956214A (zh) 场效应晶体管及其制造方法
US6642536B1 (en) Hybrid silicon on insulator/bulk strained silicon technology
EP4270490A1 (en) Mosfet device and manufacturing method therefor
CN109698196B (zh) 功率半导体器件
CN111081778A (zh) 一种碳化硅沟槽型mosfet器件及其制造方法
TWI731714B (zh) 功率元件及其製造方法
CN210040206U (zh) 一种新形式的功率金属氧化物半导体场效晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071010

Termination date: 20120220