CN1532945A - 薄膜晶体管及其制造方法及显示装置 - Google Patents
薄膜晶体管及其制造方法及显示装置 Download PDFInfo
- Publication number
- CN1532945A CN1532945A CNA031140378A CN03114037A CN1532945A CN 1532945 A CN1532945 A CN 1532945A CN A031140378 A CNA031140378 A CN A031140378A CN 03114037 A CN03114037 A CN 03114037A CN 1532945 A CN1532945 A CN 1532945A
- Authority
- CN
- China
- Prior art keywords
- film transistor
- substrate
- layer
- grid
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
一种薄膜晶体管,包括一基底、一在该基底中形成的栅极、一在该基底和栅极上形成的栅极绝缘层、一在该栅极绝缘层上形成的通道层、在该通道层两侧上分立形成的源极欧姆层和漏极欧姆层、在该源极欧姆层和该基底上形成的源极、在该漏极欧姆层和该基底上形成的漏极。
Description
【技术领域】
本发明涉及一种薄膜晶体管及显示装置,特别指一种用在显示装置中的薄膜晶体管。
【背景技术】
请参阅图1,是1994年9月20日公告的美国专利第5,349,205号揭示的一种用于液晶显示装置的薄膜晶体管。该薄膜晶体管包括一基底10、一在基底10上形成的栅极20、一栅极保护层30、一在基底10和栅极保护层30上形成的栅极绝缘层40、一在栅极绝缘层40上形成的非晶硅层50、在非晶硅层50两侧上形成的掺磷非晶硅层60a和60b、在掺磷非晶硅层60a和栅极绝缘层40上形成的源极70a,以及在掺磷非晶硅层60b和栅极绝缘层40上形成的漏极70b。其中栅极20的截面为矩形,栅极绝缘层40的两侧、非晶硅层50的两侧、掺磷非晶硅层60a的一侧、掺磷非晶硅层60b的一侧、源极70a的一侧以及漏极70b的一侧,均对应有斜面(未标示)。
这些斜面,是制作栅极绝缘层40、非晶硅层50、掺磷非晶硅层60a和60b、源极70a以及漏极70b所需沉积或喷、镀工艺产生的必然结果,并且为保证达到良好的质量,这些斜面应尽可能平缓,如果太陡峭,则各层在斜面处的披覆性容易不良。
但是,为了降低栅极信号的RC延迟(电阻与电容构成的回路所产生的对信号的延迟效果),需要降低栅极20的电阻。可采用低阻抗的金属材料如铜、铝、钛、钼、铬、钕、钽或其合金等以降低电阻,也可增加栅极20的厚度与宽度以增大其截面积。由于增大栅极20宽度会降低开口率,从而降低显示器件的输出光效率,因此其使用受到限制。而增加栅极20的厚度,会导致栅极绝缘层40的两侧、非晶硅层50的两侧、掺磷非晶硅层60a的一侧、掺磷非晶硅层60b的一侧、源极70a的一侧以及漏极70b的一侧的斜面过于陡峭,而引发上述的各层制作易产生的披覆性不良的问题。
【发明内容】
为克服现有技术薄膜晶体管栅极信号的RC延迟难以降低的缺陷,本发明提供一种薄膜晶体管,其栅极信号的RC延迟的降低更为容易。
为克服现有技术显示装置的薄膜晶体管的栅极信号RC延迟较大的缺陷,本发明提供一种显示装置,其薄膜晶体管栅极信号的RC延迟的降低更为容易。
为克服现有技术薄膜晶体管的制造方法易产生制作披覆性不良的缺陷,本发明提供一种薄膜晶体管的制造方法,其制作的披覆性更好。
本发明解决技术问题的技术方案为:提供一种薄膜晶体管,其包括一基底、一在基底中形成的栅极、一在基底和栅极上形成的栅极绝缘层、一在栅极绝缘层上形成的通道层、在通道层两侧上分立形成的源极欧姆层和漏极欧姆层、在源极欧姆层和基底上形成的源极、在漏极欧姆层和基底上形成的漏极。
本发明解决技术问题的技术方案为:提供一种显示装置,其包括多个薄膜晶体管,该薄膜晶体管包括一基底、一在基底中形成的栅极、一在基底和栅极上形成的栅极绝缘层、一在栅极绝缘层上形成的通道层、在通道层两侧上分立形成的源极欧姆层和漏极欧姆层、在源极欧姆层和基底上形成的源极、在漏极欧姆层和基底上形成的漏极。
本发明解决技术问题的技术方案为:提供一种薄膜晶体管的制造方法,其包括:在基底中形成栅极;在基底和栅极上形成栅极绝缘层;在栅极绝缘层上形成通道层;在通道层两侧上分立形成源极欧姆层和漏极欧姆层;在源极欧姆层和基底上形成源极;在漏极欧姆层和基底上形成漏极。
和现有技术相比较,本发明薄膜晶体管的优点在于其栅极是在基底中形成,因此易于增加其厚度而降低阻抗;并可以避免栅极绝缘层、通道层、源极欧姆层、漏极欧姆层、源极以及漏极在制作时易产生的披覆性不良。
【附图说明】
图1是现有技术薄膜晶体管的截面图。
图2至图11是本发明薄膜晶体管的制作流程图。
图12是本发明薄膜晶体管的截面图。
图13是本发明显示装置的正视图。
图14是本发明显示装置的截面图。
【具体实施方式】
请参阅图2至图7,为本发明薄膜晶体管的栅极的制作流程图。参阅图2,先在基底1上涂上光阻剂,然后送到烤箱烘干,从而在基底1上形成一均匀光阻薄膜8;参阅图3,使用有合适图案的光罩用投影方式对光阻薄膜8曝光,形成所需要的栅极图形;参阅图4,用蚀刻液或干蚀刻等方式在基底1上蚀刻出深度合适的沟漕;参阅图5,用溶剂溶解或氧化或直接剥离等方式去除剩余的光阻薄膜8;参阅图6,在基底1上沉积一层金属层3,使基底1上蚀刻出的沟漕可被填满;参阅图7,用抛光等方式去除不需要的金属,并使栅极2和基底1平坦化。以上七个步骤为一次光罩制程,用以在基底1中形成栅极2。
上述过程,并非是实现如图7所示的栅极的唯一手段,可作的改变包括省略图5所示的清除光阻薄膜8的步骤,而直接在基底1和光阻薄膜8上沉积一层金属层3,再剥离光阻薄膜8而留下栅极2;以及保留图5所示的清除光阻薄膜8的步骤和图6所示的沉积一层金属层3的步骤,然后在金属层3上形成一层均匀光阻薄膜、使用光罩对该光阻薄膜曝光而形成栅极图形、用蚀刻工艺去除沟漕周围的金属层、剥离光阻薄膜而形成栅极2。
请参阅图8至图12,是本发明薄膜晶体管的后段制作流程图。请参阅图8,用化学气相沉积方法,反应气体为硅烷与氨气,形成氮化硅构成的栅极绝缘层4;再用化学气相沉积方法,反应气体为四氯化硅与氢气,在栅极绝缘层4上形成非晶硅层9;再用掺杂工艺,在非晶硅层9形成掺磷非晶硅层6;参阅图9,应用光罩制程将非晶硅层9和掺磷非晶硅层6的两侧区域蚀刻,直到露出栅极绝缘层4;参阅图10,在掺磷非晶硅层6与栅极绝缘层4上沉积SD(Source & Drain)金属层(形成源电极和漏电极的金属层)7;参阅图11,应用光罩制程将SD金属层7的中央区域蚀刻,直到露出掺磷非晶硅层6,以形成源电极7a和漏电极7b;参阅图12,使用图11步骤形成的光阻图形,对掺磷非晶硅层6的中央区域进行干蚀刻直到去除此中央区域,以形成源极欧姆层6a和漏极欧姆层6b和通道层5。
基底1可采用玻璃或二氧化硅制造,栅极材料可使用铜、铝、钛、钼、铬、钕、钽或其合金,栅极绝缘层4可采用氮化硅或二氧化硅制造,通道层5可使用非晶硅或多晶硅材料,欧姆层6a和6b则可使用掺磷非晶硅或掺磷多晶硅。后段的制作可以采用其它现有技术如用沉积、光罩、蚀刻、掺杂等工艺的其它组合完成。
再参阅图12,由于栅极2是在基底1中形成,其厚度可以通过对基底1蚀刻的深浅不同而调整,因此可以轻易的增加厚度而降低栅极2的阻抗,而有效降低栅极信号的RC延迟,同时又不产生其它不利的结果;其表面可以与基底1作平坦化处理而相平,也可以在采用其它制作方法时与基底1近似相平,即使略微高出基底1的表面,也不会出现图1中的栅极2在基底1上时,所造成的栅极绝缘层4、通道层5、掺磷非晶硅层6a和6b、源极7a以和漏极7b在制作时易产生的披覆性不良。
栅极2的截面形状,并非只能是如图7或图12所示的梯形,当采用其它技术或方法时,制作的栅极也可以是矩形或其它可能的形状。
请一并参阅图13和图14,分别是本发明显示装置的正视图和截面图,其中,栅极2与扫描线17连接,源极7a与数据线18连接,漏极7b与像素电极11连接。栅极2接受扫描线17传送的栅极信号而作开或关的动作,源极7a接受数据线18传送的数据信号并通过漏极7b施加信号到像素电极11上,像素电极11通过存储电容10保持此电位直到栅极2下一次开启。在薄膜晶体管上形成保护层9,在保护层9和漏极7b上形成像素电极11,存储电容10位于像素电极11与扫描线17之间,即以扫描线17与像素电极11之间的栅极绝缘层4和保护层9构成存储电容10,在基板16上形成滤光片14和黑矩阵15,在滤光片14和黑矩阵15上形成公共电极13,液晶层12位于像素电极11和公共电极13之间,其显示效果由像素电极11的电位决定,因此其开关受薄膜晶体管的驱动。
而由上述薄膜晶体管构成的薄膜晶体管阵列可以作为显示装置中的开关组件,如在现有技术中主动矩阵液晶显示器中的主动矩阵开关是由薄膜晶体管阵列所构成。
Claims (19)
1.一种薄膜晶体管,其包括:一基底,一栅极,一在该基底和栅极上形成的栅极绝缘层,一在该栅极绝缘层上形成的通道层,在该通道层两侧上分立形成的源极欧姆层和漏极欧姆层,在该源极欧姆层和该基底上形成的源极,在该漏极欧姆层和该基底上形成的漏极,其特征在于该栅极位于该基底中。
2.如权利要求1所述的薄膜晶体管,其特征在于该栅极的表面和该基底表面相平。
3.如权利要求1所述的薄膜晶体管,其特征在于该栅极材料为铜、铝、钛、钼、铬、钕、钽或其合金。
4.如权利要求1所述的薄膜晶体管,其特征在于该栅极截面为梯形或矩形。
5.如权利要求1所述的薄膜晶体管,其特征在于该基底材料为玻璃或二氧化硅。
6.如权利要求1所述的薄膜晶体管,其特征在于该栅极绝缘层材料为氮化硅或二氧化硅。
7.如权利要求1所述的薄膜晶体管,其特征在于该通道层材料为非晶硅或多晶硅。
8.一种显示装置,包括一薄膜晶体管阵列,构成该阵列的薄膜晶体管包括一基底、一栅极、一在基底和栅极上形成的栅极绝缘层、一在栅极绝缘层上形成的通道层、在通道层两侧上分立形成的源极欧姆层和漏极欧姆层、在源极欧姆层和基底上形成的源极、在漏极欧姆层和基底上形成的漏极,其特征在于该栅极位于该基底中。
9.一种薄膜晶体管制造方法,其特征在于包括以下步骤:用一次光罩制程在基底中形成栅极;形成栅极绝缘层、非晶硅层、掺磷非晶硅层;去除非晶硅层和掺磷非晶硅层的两侧区域;形成SD金属层;去除SD金属层的中央区域;去除非晶硅层的中央区域,并形成源极欧姆层和漏极欧姆层和通道层。
10.如权利要求9所述的薄膜晶体管制造方法,其特征在于形成栅极绝缘层、非晶硅层、掺磷非晶硅层的方法为沉积。
11.如权利要求9所述的薄膜晶体管制造方法,其特征在于去除非晶硅层和掺磷非晶硅层的两侧区域的方法为光罩和蚀刻。
12.如权利要求9所述的薄膜晶体管制造方法,其特征在于形成SD金属层的方法为沉积。
13.如权利要求9所述的薄膜晶体管制造方法,其特征在于去除SD金属层的中央区域的方法为光罩和蚀刻。
14.如权利要求9所述的薄膜晶体管制造方法,其特征在于去除非晶硅层的中央区域并形成源极欧姆层和漏极欧姆层和通道层的方法为蚀刻。
15.如权利要求9所述的薄膜晶体管制造方法,其特征在于该一次光罩制程在基底中形成栅极的方法包括在基底上形成均匀光阻薄膜、形成栅极图案、在基底上形成沟漕、在沟漕中沉积金属、形成栅极。
16.如权利要求15所述的薄膜晶体管制造方法,其特征在于在基底上形成均匀光阻薄膜的方法为涂覆和烘烤。
17.如权利要求15所述的薄膜晶体管制造方法,其特征在于形成栅极图案的方法为光罩投影。
18.如权利要求15所述的薄膜晶体管制造方法,其特征在于在基底上形成沟漕的方法为蚀刻。
19.如权利要求15所述的薄膜晶体管制造方法,其特征在于形成栅极的方法为对基底和其上沉积的金属作平坦化处理。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB031140378A CN1327530C (zh) | 2003-03-19 | 2003-03-19 | 薄膜晶体管及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB031140378A CN1327530C (zh) | 2003-03-19 | 2003-03-19 | 薄膜晶体管及显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1532945A true CN1532945A (zh) | 2004-09-29 |
CN1327530C CN1327530C (zh) | 2007-07-18 |
Family
ID=34283906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB031140378A Expired - Fee Related CN1327530C (zh) | 2003-03-19 | 2003-03-19 | 薄膜晶体管及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1327530C (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101064345B (zh) * | 2006-04-27 | 2010-12-01 | 三星电子株式会社 | 薄膜晶体管及其制造方法 |
CN105070724A (zh) * | 2015-07-16 | 2015-11-18 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及制得的tft基板 |
CN106298956A (zh) * | 2016-09-08 | 2017-01-04 | 武汉华星光电技术有限公司 | 氧化物薄膜晶体管的制备方法 |
CN107221503A (zh) * | 2017-06-02 | 2017-09-29 | 京东方科技集团股份有限公司 | 一种薄膜晶体管的制作方法、薄膜晶体管及显示基板 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5265040A (en) * | 1975-11-22 | 1977-05-30 | Kubota Ltd | Combine |
-
2003
- 2003-03-19 CN CNB031140378A patent/CN1327530C/zh not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101064345B (zh) * | 2006-04-27 | 2010-12-01 | 三星电子株式会社 | 薄膜晶体管及其制造方法 |
CN105070724A (zh) * | 2015-07-16 | 2015-11-18 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及制得的tft基板 |
CN106298956A (zh) * | 2016-09-08 | 2017-01-04 | 武汉华星光电技术有限公司 | 氧化物薄膜晶体管的制备方法 |
WO2018045612A1 (zh) * | 2016-09-08 | 2018-03-15 | 武汉华星光电技术有限公司 | 氧化物薄膜晶体管的制备方法 |
US10170631B2 (en) | 2016-09-08 | 2019-01-01 | Wuhan China Star Optoelectronics Technology Co., Ltd | Manufacturing methods of oxide thin film transistors |
CN107221503A (zh) * | 2017-06-02 | 2017-09-29 | 京东方科技集团股份有限公司 | 一种薄膜晶体管的制作方法、薄膜晶体管及显示基板 |
WO2018218986A1 (zh) * | 2017-06-02 | 2018-12-06 | 京东方科技集团股份有限公司 | 一种薄膜晶体管的制作方法、薄膜晶体管及显示基板 |
Also Published As
Publication number | Publication date |
---|---|
CN1327530C (zh) | 2007-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100583979B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
US7141180B2 (en) | Etchant for wire, method of manufacturing wire using etchant, thin film transistor array panel including wire and manufacturing method thereof | |
CN100399169C (zh) | 薄膜晶体管阵列面板及其制造方法 | |
KR101109623B1 (ko) | 박막트랜지스터와 그 제조방법. | |
US7317208B2 (en) | Semiconductor device with contact structure and manufacturing method thereof | |
TW200305287A (en) | Manufacturing method of thin film transistor array panel for display device | |
US6180438B1 (en) | Thin film transistors and electronic devices comprising such | |
US20030038903A1 (en) | Substrate having buried structure, display device including the substrate, method of making the substrate and method for fabricating the display device | |
KR20020001603A (ko) | 박막 트랜지스터 및 다층막 구조물 및 이들의 제조 방법 | |
CN1767175A (zh) | 薄膜晶体管阵列面板的制造方法 | |
EP0721215B1 (en) | Forming array with metal scan lines to control semiconductor gatelines | |
JP2006258923A (ja) | 液晶表示装置及びその製造方法 | |
KR20010038386A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
US7575945B2 (en) | Method of forming a metal line and method of manufacturing a display substrate by using the same including etching and undercutting the channel layer | |
KR101000451B1 (ko) | Tft lcd 기판의 알루미늄 배선 형성방법과 이에의한 tft lcd 기판 | |
CN1532945A (zh) | 薄膜晶体管及其制造方法及显示装置 | |
KR100905662B1 (ko) | 액정표시장치 제조 방법 및 배선 구조 | |
US6160598A (en) | Liquid crystal display and a method for fabricating thereof | |
KR20110072132A (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법 | |
KR100809750B1 (ko) | 박막 트랜지스터의 제조방법 | |
JP3216053B2 (ja) | 液晶表示装置 | |
KR100242946B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
KR100466387B1 (ko) | 5 마스크공정을 이용한 액정 디스플레이의 제조방법 | |
KR20020031765A (ko) | 액정표시장치용 어레이 기판 및 그의 제조방법 | |
KR100476049B1 (ko) | 액정표시소자의 스토리지 커패시터 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070718 Termination date: 20160319 |
|
CF01 | Termination of patent right due to non-payment of annual fee |