CN1527960A - 微结构的制造方法 - Google Patents

微结构的制造方法 Download PDF

Info

Publication number
CN1527960A
CN1527960A CNA018218091A CN01821809A CN1527960A CN 1527960 A CN1527960 A CN 1527960A CN A018218091 A CNA018218091 A CN A018218091A CN 01821809 A CN01821809 A CN 01821809A CN 1527960 A CN1527960 A CN 1527960A
Authority
CN
China
Prior art keywords
photoresist
polymerization
bonded
initiators
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA018218091A
Other languages
English (en)
Other versions
CN100418011C (zh
Inventor
ʷ
马克思·史密特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1527960A publication Critical patent/CN1527960A/zh
Application granted granted Critical
Publication of CN100418011C publication Critical patent/CN100418011C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00619—Forming high aspect ratio structures having deep steep walls
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Materials For Photolithography (AREA)
  • Drying Of Semiconductors (AREA)
  • Magnetic Heads (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

提供了一种具有高纵横比的金属微结构的制造方法，其中包括在基底上用光刻法产生沟槽。在上述沟槽的内表面形成聚合物链。这样，光刻工艺中的关键尺寸可被降至零以上的任何尺寸。此方法的应用十分广泛，可用于包括由光刻法来确定关键尺寸的任何工艺。它可直接应用于缩小薄膜磁头的读写尺寸，但该发明可被用于制造具有高纵横比的微结构的任何工艺。

Description

微结构的制造方法
技术领域
本发明涉及光刻工艺。本发明尤其涉及金属结构的制造方法，包括在基底上采用光刻工艺开槽的步骤。
背景技术
在半导体技术和微电子制造工艺中，结构的尺寸变得越来越小。例如在存储器的生产中，采用光刻工艺和掩模技术相结合，可生产出宽度小于400纳米的结构。光刻工艺是制造例如半导体器件过程中的关键步骤。在光刻工艺中，通常是紫外线(UV)的曝光光线被用来通过掩模(以后称为光罩)对涂有光致抗蚀剂的半导体晶片进行曝光处理。光刻工艺的目的是将代表电路层的一组图案转印在晶片上。光罩上的图案可确定晶片上的各种电路元件，如扩散区、金属连接、金属化层的位置、形状和尺寸。
在光刻工艺中，由于衍射效应，极限可在大约150纳米。然而，新的应用要求更小尺寸的结构，如单电子晶体管或分子电子元件。在传统电子学甚高频电路的情况下也是如此。也有缩小薄膜磁头读写尺寸的需求。除此之外，还需要具有大约为5到30甚至更大的极高纵横比的微结构。
今天的光刻技术在达到尽可能小的关键尺寸方面仍然受到所用曝光光线波长的制约。缩小关键尺寸的工作在大多数情况下是通过降低辐射波长，即从紫外线(UV)曝光开始，继续到DUV曝光，电子辐射和X光辐射来实现的。例如，X光光刻工艺可使小于100纳米尺寸的梦想成为现实。在电子和离子束光刻工艺中，使用高能量粒子可产生出10纳米尺寸的结构。然而，这需要昂贵的真空系统和导束系统。另外，由于高能量电子能够穿透蚀刻工艺所需的抗蚀层，所以基底上的辐射损伤可导致敏感元件产生问题。
US-A-5,137,426披露的光刻工艺可降低IC芯片上电路元件的线宽或元件间线间隔，使得IC芯片能够具有较高的集成度。此光刻工艺包括在同一晶片上的2次曝光工艺，具体是将同一光罩放置在两个不同的位置或使用2个光罩来进行。
在US-A-6,042,993中，披露了用于生产准200纳米范围结构的光刻结构生产工艺，其中，光能隙＜1eV的非晶质含氢碳层，或溅涂非晶质碳层被涂敷于基底上以作为底层抗蚀剂；底层抗蚀剂附有一层电子束敏含硅或可硅烷化(silylatable)的光致抗蚀剂作为顶层抗蚀剂；然后顶层抗蚀层通过电子能量≤80eV的扫描隧道显微法(STM)或扫描力显微法被结构化；接下来，该结构通过用非匀质氧等离子进行蚀刻被转印在底部抗蚀剂上，并且接着再通过等离子蚀刻工艺被转印在基底上。
然而，还需要产生厚度从纳米级到微米级的涂层。
发明内容
因此，本发明的目的是提供一种能够将光刻工艺产生的沟槽结构的宽度降低到衍射极限以下的方法。
本发明的另一个目的是提供具有极高纵横比的结构。
本发明的再一个目的是提供能够轻易集成到现有光刻流程中的工艺。
这些和其它目的以及优点可由权利要求1中所披露的方法而获取。
该发明的优选实施例在从属权利要求中披露。
附图说明
图1A-1I示意图解了根据发明的一个实施例的过程的工艺步骤；
图2A-2O示意图解了根据发明的第二实施例的过程的工艺步骤；
图3A-3O示意图解了根据发明的第三实施例的过程的工艺步骤；
图4A-4E示意图解了根据发明的第四实施例的过程的工艺步骤；
图5示意图解了根据本发明产生的沟槽的更低宽度。
具体实施方式
光刻工艺被典型地应用于半导体制造中，如为制成期望的半导体器件，根据各种功能和/或设计要求在要制作图案的层上形成掩模。
对于典型的光刻工艺，将光致抗蚀剂沉积在要制成图案的层上，并通过用来限定将在光致抗蚀剂上形成的图案的掩模将光致抗蚀剂在紫外光辐射下曝光。然后，光致抗蚀剂被显影以便在要形成图案的底层上形成具有图案的光致抗蚀剂层。底层中没有被光致抗蚀剂盖住的部分可采用合适的蚀刻技术和化学方法进行蚀刻。这样，光致抗蚀剂上的图案便被复制在底层上。
然而，典型的光刻工艺限制了可以制造的半导体的尺寸和密度。例如，光刻工艺的最低分辨能力决定了可以印制的图案层上的结构的最小间距。例如，图案形成工艺的最精细光刻分辨率取决于通过掩模将光致抗蚀剂在辐射下曝光时所使用的透镜。
本发明利用聚合物移接(polymer grafting)思路将光刻产生的沟槽的宽度降低到映象极限以下，并且增加这种沟槽以及其中产生的金属结构的纵横比。聚合物移接是对产生移接聚合物的聚合作用的定义。在“移接至”方法中，预制聚合物被固定在表面上，而在“移接自”方法中，聚合反应从表面启动并且当场形成聚合物。接下来只对“移接自”技术进行描述。“移接至”也是可行的，但受到吸收链的预制聚合链的扩散行为的限制。在这种情况下，具有与表面相容的功能前基(functional headgroup)的聚合物将被涂敷于预制的抗蚀结构上(见下文)。将发生吸收过程，从而留下具有化学键合聚合物的在抗蚀表面，并有效地降低光阻结构体的预制关键尺寸。
可以控制聚合作用，使得可以涂敷厚度为几纳米达到微米的层。这样，所产生的内部宽度没有下限，而可获取的纵横比没有上限。
通过使用发明的方法，可通过精细分辨率光刻设备来产生通常只有使用下一代设备才能获取的结构。
所述方法对薄膜磁头技术特别有用，然而并不局限于此，它还可被应用于任何涉及具有高纵横比的微结构制造的技术中。
本发明的方法能很容易地集成到传统光刻工艺中。标准光刻工艺的附加步骤是吸收沟槽结构的垂直表面上的聚合作用引发剂，和开始聚合使用处理以到达合适的聚合层厚度，即所谓的聚合物刷(polymer brushes)。
接下来描述4种使用本发明方法步骤降低光致抗蚀剂上光刻产生的沟槽结构的宽度的不同工艺。然而，发明不限于这些例子，因为本领域技术人员可使用本发明构思出其他不同的工艺过程。
方法1
图1A-1I示意图解了根据发明的一个实施例的过程的工艺步骤，但前提是所使用的光致抗蚀剂和产生聚合物刷所需的低分子材料(启动分子)具有相容的化学特性，以使低分子材料可以化学键合到抗蚀层上。
首先，使用例如基于标准P(t-BOC)苯乙烯的光刻结构产生沟槽。光致抗蚀剂10被涂敷于基底14的种子层上12上，接着，抗蚀剂10通过掩模18被辐射16曝光并被烘干(图1A)。经过烘干处理，抗蚀剂10被显影(图1B)。
为使启动分子的功能基(functional group)能够化学键合到所产生的光致抗蚀剂的垂直表面上，在这种表面或侧壁上有必要提供足够数量的定位点(anchor point)。每种能够引发自由基聚合的复合物均可作为启动分子来使用。然而浓缩也不失为一种可行的反应方法。功能基可以是任何通过化学反应进行键合或释放出足够强的键合能量来形成定位点的任何基团。例子为a)硅烷化/氧化表面，b)硫醇/金，或c)混合入光致抗蚀剂表面并包含启动剂的共聚合物。
这样，对于作为启动分子的偶氮单氯硅烷(azomonochlorosilane)(AMCS)，必须提供适量的OH-基。例如对于某些用于深层紫外线的光致抗蚀剂，就是这种情况。在将这些抗蚀剂进行深层紫外线辐射曝光之后，具有增加数量的OH-基的区域20出现在光致抗蚀剂10的垂直表面上。
接下来，在清洗步骤中使这样所产生的结构与启动分子AMCS接触。将发生对OH-基20上启动分子的化学吸收，并且将形成硅醇复合物，从而建立起单层22(图1C)。反应是在室温下进行的。
在涂敷启动分子后，再涂敷适当的单层24，如聚苯乙烯(PS)、聚乙烯(PE)、聚甲基丙烯酸甲脂(PMMA)、聚四氟乙烯(PTFE)(图1D)，并且接着将此结构放入聚合反应器(没有显示)中，聚合反应器能够进行自由基聚合。反应器须保持清洁状态并且不得与可能含有O2的环境气体接触。可应用标准工艺进行聚合。
当通过加热到大约60℃或将结构在紫外线辐射下曝光以启动聚合反应时，便产生键合到垂直侧壁的自由聚合物链26和聚合物链28。自由聚合物链26在启动分子周围形成，并且与键合链(28)相缠。由于周围没有启动剂与其发生反应，自由单体构成的层30仍将保留在结构顶部(图1E)。
聚合反应的程度可通过启动分子的衰减特性来控制。AMCS的光化学选择性是统计性的。根据光子通量和曝光时间，一定数量的AMCS分子将衰减并启动聚合链。衰减启动点(starter site)的数量将转化为键合聚合物的构造，并且进一步转化为一定的涂层厚度，该涂层厚度与衰减启动点的数量有关。这样，附加聚合物的层厚可以被调整。
聚合完成后，自由聚合物，即没有键合到结构的垂直侧壁的聚合物必须用合适的溶剂清除，这种溶剂将只能清除自由聚合物链26，让键合到垂直侧壁的聚合链28保持不变，这样就形成了能够降低表面粗糙程度的聚合物刷。这样，如图4所示，光致抗蚀剂上产生的沟槽结构的宽度d1被光致抗蚀剂垂直侧壁上聚合物刷的厚度降低至数值d2。
接着，微金属结构的制造采用已知的工艺步骤，如电镀、离子植入等继续进行。采用传统标准剥离工艺，如使用NMP作为溶剂来清除光致抗蚀剂结构。清除种子层12后，剩下微金属结构32，其中由于沟槽宽度降低至d2，结构32与不经形成聚合物刷28而得到的类似结构相比具有更高的纵横比。
须注意，本发明不限于微金属结构的制造，而是也可被应用于其它方面，例如在半导体工业中形成通孔或类似结构。
方法2
在图2A至2O中示出了根据发明第二实施例的处理的工艺流程。
该工艺独立于所使用的光致抗蚀剂的特性，因为有另一个涂敷与启动分子化学性质相容的附加氧化层的步骤。此举的优点在于该工艺完全独立于所使用的抗蚀剂。此方法可消除能否使用所选抗蚀材料完成此工艺流程的疑问。
如图2A和2B所示，通过向带有种子层40的基底38上涂敷抗蚀剂36，将此结构进行辐射曝光，烘干并显影抗蚀剂，在光致抗蚀剂36上产生沟槽34。与图1A中所示工艺的唯一不同点为：基于标准双氮基酚醌(diazonaphtoquinone)(DNQ)-酚醛的光刻结构(photostructure)被作为范例来使用，而不是使用基于P(t-BOC)苯乙烯的结构。
相应地，有必要涂敷一个由氧化材料，例如SiOx或Al2O3构成的附加层42，该层的化学性质与启动分子的化学性质相容。根据功能，它也可以是具有硫醇键合的薄金膜。采用已知方法，如溅射法将附加层42涂敷于结构的垂直和水平表面上(图2C)。
在下一步骤中(图2D)，通过各向异性蚀刻方法，例如以CF4为蚀刻剂的反应离子蚀刻(RIE)，从结构的水平表面清除此附加层，使得只在结构的将要键合聚合物的垂直表面上存留氧化层42。
下面的工艺步骤，即聚合物刷，电镀，离子移植等等的应用(图2E-2I)与方法1中执行并如图1C-1G所示的步骤相同。
在电镀步骤(图2I)之后，采用传统的NMP剥离工艺将光致抗蚀剂36清除。然而，这种NMP剥离工艺不能清除附加的氧化层42。在这种情况下，通过磁电管蚀刻工艺或雪净(snowclean)工艺清除残留物，其中CO2被导向结构(图2L)。
清除种子层40后(图2M)，由于沟槽宽度d2被降低，微结构44仍将存在，并且与没有形成聚合物刷而得到的类似结构相比，具有更高的纵横比。
方法3
图3A-3O示出了根据本发明第三实施例的处理的工艺流程。
该过程描述的方法是：从薄光刻层将光刻结构转印在蚀刻掩模上，然后采用RIE，即所谓的映象转印工艺将此结构转印在底层抗蚀层上。
首先，在基底46上形成三层结构(图3A)，其中包括在种子层50上形成的光致抗蚀剂层48(底层抗蚀剂)，由金属或金属氧化物构成的硬掩模52，以及由光敏上层抗蚀剂构成的成象层54。
在对抗蚀剂进行辐射曝光和显影之后，成像层54中存在的结构体被转印到硬掩模52上，并随后通过RIE方法被转印在光致抗蚀剂48上(图3B-3D)。
接下来，如在上述方法2中描述的那样，氧化层56被涂敷结构垂直和水平表面上(图3E)。
通过RIE方法，该层随后被从结构的水平表面上清除。
清除氧化层56后，按照在上述方法1和2中描述的步骤形成聚合物刷图(3G-3I)。
接下来，用合适的溶剂清除自由聚合物，并且成像层54被剥离(图3K)。
象在方法1和2中描述的那样，通过电镀和离子植入等方法形成最终的结构(图3L)。
在接下来的步骤中，硬掩模52和底层抗蚀剂48通过RIE方法被清除(图3M)，其中可以一步完成，也可以通过两个分离的步骤完成。
最后，存留的氧化材料和种子层通过离子研磨被清除，并且微金属结构58将保留，其中由于沟槽宽度d2的降低，与没有通过形成聚合物刷而得到的类似结构相比，结构58具有更高的纵横比。
方法4
图4A-4E示出了根据发明第三实施例的方法的工艺流程。
此过程结合方法3的映象转印工艺描述了使用本发明的聚合物刷来降低成像层宽度的方法。
首先，在基底60上形成三层结构体，其中包括形成于种子层64上的光致抗蚀剂层62(底层抗蚀剂)，由金属或金属氧化物构成的硬掩模66，以及由光敏上层抗蚀剂构成的成像层68(图4A)。
接着，涂上启动分子，从而增加侧壁上OH-基的数量并形成单层70(图4B)。
在下一步骤中，涂敷合适的单体72(图4C)，并且启动聚合反应(图4D)。
在用优质溶剂冲洗掉自由聚合物之后，成像层抗蚀剂68仍将保留(图4E)。
后续工艺步骤为标准的映象转印步骤，即通过RIE方法清除硬掩模，电镀，清除底层抗蚀层，以及采用溅射蚀刻工艺清除种子层。
通过“移接自”-聚合反应的附加步骤，光刻工艺中的关键尺寸可被降至0以上的任何尺寸。那就意味着光刻工艺可在工艺成本最低的波长下进行。该方法对于任何工艺都是通用的，其中包括用光刻工艺确定关键尺寸。现成的应用是降低薄膜磁头的读写尺寸，但本发明可应用于涉及制造具有高纵横比的微结构的任何技术。
附图标记清单
10光致抗蚀剂
12种子层
14基底
16辐射
18掩模
20OH-基区
24单体
26自由聚合物链
28键合聚合物链
30自由聚合物层
32金属结构
34沟槽
36光致抗蚀剂
38基底
40种子层
42附加层
44金属结构
46基底
48光致抗蚀剂层
50种子层
52硬掩模
54成象层
56氧化层
58金属结构
60基底
62光致抗蚀剂
64种子层
66硬掩模
68成象层
70单层
72单体

Claims (21)

1.微结构(32、44、58)的制造方法，包括在光致抗蚀剂上光刻产生沟槽的步骤，该方法包括在所述沟槽(34)的内表面上采用聚合物移接技术形成聚合物刷(28)的步骤。
2.根据权利要求1的方法，其特征在于所述聚合物刷(28)是由“移接至”技术形成的。
3.根据权利要求1的方法，其特征在于所述聚合物刷(28)是由“移接自”技术形成的。
4.根据权利要求1-3中的任何一项的方法，其特征在于形成所述聚合物刷(28)包括下列步骤：
a)在所述内表面上吸收聚合反应引发剂。
b)启动聚合反应过程直至所述聚合物链(28)达到适合的长度。
5.根据权利要求4的方法，其特征在于聚合反应引发剂表现出的化学特性与所述光刻步骤中使用的光致抗蚀剂(10)相容。
6.根据权利要求4或5的方法，其特征在于所述聚合反应引发剂能够与功能OH-基键合。
7.根据权利要求6的方法，其特征在于所述聚合反应引发剂为偶氮单氯硅烷。
8.根据前面权利要求中任何一项的方法，其特征在于它独立于所述光刻步骤中所使用的光致抗蚀剂(10、36、48)的特性。
9.根据权利要求1的方法，其特征在于所述聚合物链(28)被直接键合到所述光刻步骤中所使用的光致抗蚀剂(10)的垂直表面上。
10.根据权利要求1的方法，其特征在于所述聚合物链(28)被键合到氧化层(42、56)上，该氧化层被键合到所述光刻步骤中所使用的光致抗蚀剂(36、48)的垂直表面上。
11.根据前面权利要求中任何一项的方法，其特征在于所述微结构的纵横比为5和更高。
12.根据权利要求4-11中的任何一项的方法，其特征在于通过将所述聚合反应引发剂涂敷在所述沟槽结构的垂直壁，从而应用所述聚合反应引发剂。
13.根据权利要求12的方法，还包括下列步骤：
-涂敷一个由适当单体构成的层；
-启动所述单体的聚合反应过程，从而产生键合到所述沟槽结构的垂直壁的聚合物链，以及没有键合到所述垂直壁的自由聚合物链；
-清除没有键合到所述垂直壁的所述自由聚合物链；
-形成金属结构；和
-清除残留的光致抗蚀剂结构。
14.根据权利要求12或13的方法，其特征在于在一清洗步骤涂敷所述聚合反应引发剂。
15.根据权利要求12-14中的任何一项的方法，其特征在于所述光致抗蚀剂是基于P(t-BOC)苯乙烯的光致抗蚀剂。
16.根据权利要求12-15中的任何一项的方法，其特征在于所述残余光致抗蚀剂结构的清除是通过使用NMP作为剥离剂来完成的。
17.根据权利要求12或13的方法，还包括下列步骤：
a1)在步骤b)之前向所述沟槽结构的所述垂直壁涂敷氧化层(42)；
a2)在步骤g)将所述氧化层(42)与残余光致抗蚀剂结构(36)一起清除。
18.根据权利要求17的方法，其特征在于所述光致抗蚀剂为基于双氮基酚醌(DNQ)酚醛的光致抗蚀剂。
19.根据权利要求17或18的方法，其特征在于所述氧化层(42、56)是从SiOx和Al2O3构成的组中选取的。
20.根据权利要求17-19中的任何一项的方法，其特征在于所述残余光致抗蚀剂结构的清除是通过反应离子蚀刻(RIE)完成的。
21.根据权利要求12-20中的任何一项的方法，其特征在于所述微结构的纵横比为5和更高。
CNB018218091A 2001-01-08 2001-12-21 微结构的制造方法 Expired - Fee Related CN100418011C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP01100436 2001-01-08
EP01100436.3 2001-01-08

Publications (2)

Publication Number Publication Date
CN1527960A true CN1527960A (zh) 2004-09-08
CN100418011C CN100418011C (zh) 2008-09-10

Family

ID=8176164

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018218091A Expired - Fee Related CN100418011C (zh) 2001-01-08 2001-12-21 微结构的制造方法

Country Status (6)

Country Link
US (1) US6946390B2 (zh)
JP (1) JP3506248B2 (zh)
CN (1) CN100418011C (zh)
AU (1) AU2002234603A1 (zh)
DE (1) DE10197137B4 (zh)
WO (1) WO2002054458A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101578232B (zh) * 2007-02-08 2012-05-30 美光科技公司 使用嵌段共聚物自组装进行亚光刻图案化的方法
CN104332163A (zh) * 2013-06-19 2015-02-04 希捷科技有限公司 磁介质中的可变的位纵横比

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7270940B2 (en) * 2002-12-18 2007-09-18 International Business Machines Corporation Method of structuring of a substrate
US7090967B2 (en) * 2002-12-30 2006-08-15 Infineon Technologies Ag Pattern transfer in device fabrication
US8414908B2 (en) * 2005-04-28 2013-04-09 The Regents Of The University Of California Compositions comprising nanostructures for cell, tissue and artificial organ growth, and methods for making and using same
US7573683B1 (en) 2005-07-08 2009-08-11 Maxtor Corporation Write heads with floating side shields and manufacturing methods
US7587811B2 (en) 2006-04-25 2009-09-15 Hitachi Global Storage Technologies Netherlands B.V. Method for manufacturing a magnetic write head for perpendicular magnetic data recording
US20070298601A1 (en) * 2006-06-22 2007-12-27 Booth Roger A Method and System for Controlled Plating of Vias
CN101517793B (zh) * 2006-07-18 2011-08-24 西姆贝特公司 用于固态微电池光刻制造、切单和钝化的方法和设备
US7833695B2 (en) * 2007-05-31 2010-11-16 Corning Incorporated Methods of fabricating metal contact structures for laser diodes using backside UV exposure
JP5227818B2 (ja) * 2009-01-22 2013-07-03 東京応化工業株式会社 被覆パターン形成方法、レジスト被覆膜形成用材料、レジスト組成物、パターン形成方法
US20110085968A1 (en) * 2009-10-13 2011-04-14 The Regents Of The University Of California Articles comprising nano-materials for geometry-guided stem cell differentiation and enhanced bone growth
CN103839770B (zh) * 2012-11-21 2016-08-17 上海华虹宏力半导体制造有限公司 一种同时在深沟槽底部和顶部形成图形的工艺方法
TWI632437B (zh) * 2014-11-07 2018-08-11 羅門哈斯電子材料有限公司 用於形成凸紋影像的方法
US20170255096A1 (en) * 2016-03-02 2017-09-07 Jsr Corporation Pattern-forming method
US20190101829A1 (en) * 2017-09-29 2019-04-04 International Business Machines Corporation Photoresist patterning on silicon nitride
US10256320B1 (en) 2017-10-06 2019-04-09 International Business Machines Corporation Vertical field-effect-transistors having a silicon oxide layer with controlled thickness
US10475905B2 (en) 2018-02-01 2019-11-12 International Business Machines Corporation Techniques for vertical FET gate length control

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4707218A (en) * 1986-10-28 1987-11-17 International Business Machines Corporation Lithographic image size reduction
FR2607600A1 (fr) * 1986-11-28 1988-06-03 Commissariat Energie Atomique Procede de realisation sur un substrat d'elements espaces les uns des autres
JPH02257624A (ja) * 1989-03-30 1990-10-18 Toshiba Corp レジストパターン形成方法
US5110760A (en) * 1990-09-28 1992-05-05 The United States Of America As Represented By The Secretary Of The Navy Method of nanometer lithography
TW302507B (zh) 1995-02-10 1997-04-11 Siemens Ag
US5837426A (en) 1996-07-29 1998-11-17 United Microelectronics Corp. Photolithographic process for mask programming of read-only memory devices
US5895740A (en) * 1996-11-13 1999-04-20 Vanguard International Semiconductor Corp. Method of forming contact holes of reduced dimensions by using in-situ formed polymeric sidewall spacers
EP1045291A3 (en) * 1999-02-17 2001-01-10 Infineon Technologies North America Corp. Method of improving the etch resistance of photoresists
US6187684B1 (en) * 1999-12-09 2001-02-13 Lam Research Corporation Methods for cleaning substrate surfaces after etch operations
US6794704B2 (en) * 2002-01-16 2004-09-21 Micron Technology, Inc. Method for enhancing electrode surface area in DRAM cell capacitors
US6566280B1 (en) * 2002-08-26 2003-05-20 Intel Corporation Forming polymer features on a substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101578232B (zh) * 2007-02-08 2012-05-30 美光科技公司 使用嵌段共聚物自组装进行亚光刻图案化的方法
TWI469183B (zh) * 2007-02-08 2015-01-11 Micron Technology Inc 用於次微影圖樣化之使用嵌塊共聚合物自我組裝的方法
CN104332163A (zh) * 2013-06-19 2015-02-04 希捷科技有限公司 磁介质中的可变的位纵横比
CN104332163B (zh) * 2013-06-19 2017-12-05 希捷科技有限公司 磁介质中的可变的位纵横比

Also Published As

Publication number Publication date
DE10197137B4 (de) 2008-07-31
US20040132290A1 (en) 2004-07-08
JP3506248B2 (ja) 2004-03-15
WO2002054458A3 (en) 2003-03-27
AU2002234603A1 (en) 2002-07-16
WO2002054458A2 (en) 2002-07-11
CN100418011C (zh) 2008-09-10
JP2002303992A (ja) 2002-10-18
DE10197137T1 (de) 2003-12-24
US6946390B2 (en) 2005-09-20

Similar Documents

Publication Publication Date Title
CN1527960A (zh) 微结构的制造方法
JP4990479B2 (ja) 多層リソグラフィープロセスに関する新規な平坦化方法
JP6993982B2 (ja) 予めパターン形成されたリソグラフィ・テンプレート、該テンプレートを使用した放射線パターニングに基づくプロセス、及び該テンプレートを形成するためのプロセス
CN100339213C (zh) 作为硬掩模层的抗反射含硅组合物
JP6788668B2 (ja) ブロックコポリマーの自己組織化のための組成物及び方法
US7790350B2 (en) Method and materials for patterning a neutral surface
JP5300799B2 (ja) パターン形成方法及びポリマーアロイ下地材料
KR101438384B1 (ko) 규소 함유 미세 패턴 형성용 조성물 및 이를 사용한 미세 패턴 형성 방법
CN1276500C (zh) 半导体器件及其制造方法
CN1619415A (zh) 用于旋涂抗反射涂层/硬掩膜材料的含硅组合物
TWI632437B (zh) 用於形成凸紋影像的方法
JP2007535172A (ja) Ｕｖインプリンティングのためのコンプライアントなハード・テンプレート
CN1731280A (zh) 基于湿法刻蚀mems压印模板制造工艺
CN1677233A (zh) 抗蚀材料以及利用该材料形成图案的方法
CN1773377A (zh) 抗蚀剂组合物及成形方法
US5525192A (en) Method for forming a submicron resist pattern
CN103941313B (zh) 光学元件结构及用于其的光学元件制造工艺
JP2003332310A (ja) 有機膜パターンの形成方法及び固体撮像素子の製造方法
CN1254944A (zh) 抗蚀剂图案,形成抗蚀剂图案的工艺以及形成布线图案的工艺
US7064075B2 (en) Method for manufacturing semiconductor electronics devices
JP2007313814A (ja) モールドおよびその製造方法
CN1534760A (zh) 一种利用重复曝光形成双镶嵌结构的方法
KR100578229B1 (ko) 반도체 소자의 미세 콘택 홀 형성 방법
CN1212645C (zh) 图形形成方法
JPH0544019B2 (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080910

Termination date: 20181221

CF01 Termination of patent right due to non-payment of annual fee