CN1510837A - 动态cmos的伪结算器电路和启动方法 - Google Patents

动态cmos的伪结算器电路和启动方法 Download PDF

Info

Publication number
CN1510837A
CN1510837A CNA2003101195634A CN200310119563A CN1510837A CN 1510837 A CN1510837 A CN 1510837A CN A2003101195634 A CNA2003101195634 A CN A2003101195634A CN 200310119563 A CN200310119563 A CN 200310119563A CN 1510837 A CN1510837 A CN 1510837A
Authority
CN
China
Prior art keywords
fet
signal
grid
clearing device
pseudo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003101195634A
Other languages
English (en)
Other versions
CN1251410C (zh
Inventor
乔斯・A・蒂尔诺
乔斯·A·蒂尔诺
・瑟格・V
赖尔沃·瑟格·V
大・V・莱尔约科夫
亚历山大·V·莱尔约科夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1510837A publication Critical patent/CN1510837A/zh
Application granted granted Critical
Publication of CN1251410C publication Critical patent/CN1251410C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/096—Synchronous circuits, i.e. using clock signals
    • H03K19/0963—Synchronous circuits, i.e. using clock signals using transistors of complementary type

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

公开了一种动态CMOS的内结算器电路和启动方法。一个逻辑电路所用的一种伪结算器电路包括一个第一FET(场效应晶体管)，它具有第一源极、第一漏极和第一栅极，以及一个第二FET，它具有第二源极、第二漏极和第二栅极。第一源极连接到第二漏极，以形成第一信号节点。第一信号节点连接到逻辑电路中一个FET的至少一个栅极。第一栅极连接到第二栅极，以形成第二信号节点，它接收第二信号作为输入信号。第二源极接地。第一漏极变为第三信号节点，它接收第三信号作为输入信号。

Description

动态CMOS的伪结算器电路和启动方法
技术领域
一般而言，本发明涉及的工艺是，通过从逻辑电路堆，比如NMOS(N沟道金属氧化物半导体)逻辑电路堆或PMOS(P沟道金属氧化物半导体)逻辑电路堆中去除常规的结算器电路以及使用堆叠的参数之一来启动移位后的结算器，以便使逻辑电路堆提高速度和降低高度。
背景技术
动态CMOS(互补金属氧化物半导体)逻辑电路，在要计算的逻辑函数需要时，通过使栅极的输出节点预充电然后再放电，实现了比传统的CMOS逻辑电路更高的性能。按照这种方案，仅仅需要N型FET(场效应晶体管)来计算逻辑函数。由于N型FET的固有性质，它比P型FET速度快，所以具有速度优势。不过，这种速度优势是有代价的，因为必须为逻辑函数增加额外的晶体管，以便对预充电和计算操作进行正确的定时。
图1显示了一个动态栅极，它使用输入A、B和C来计算逻辑函数A*(B+C)。FET 101用于使输出节点预充电至一个低电压。FET102用于防止对输出节点在预充电期间计算，所以被称为“结算器器件”。
图2显示了一个类似的电路，它具有分开的计算和预充电信号。在多相的多米诺逻辑电路和异步逻辑设计结构中，分开这两种信号有益处。
只要能够在每个栅极中实现复杂的布尔函数，动态逻辑电路的效率就很高。栅极的复杂程度取决于保证安全的情况下，下拉网络(图2中的FET 108、109、110和111)中最高的N型FET堆。对于当前的CMOS技术，这种高度大约是三个或四个FET，其中一个是计算FET(即结算器)。通过栅极的延迟也随着下拉堆的高度极快地增加。这就是问题所在。
发明内容
鉴于常规系统的上述问题、缺点和不足，本发明的目的是降低动态栅极中下拉堆的高度而不改变栅极的功能，由此提高这种栅极的速度。
本发明的另一个目的是教导动态逻辑电路所用的一种伪结算器电路，其中动态逻辑电路的输入参数之一用于启动一个FET，该FET的栅极由一个COMPUTE(计算)信号控制，该信号用于启动动态逻辑电路的计算。
本发明的另一个目的是教导伪结算器电路的多种配置，包括以下情况：在输入参数具有LOW(低)值和COMPUTE信号为HIGH(高)的条件下，伪结算器电路的输出信号是可预测的。
本发明的另一个目的是教导伪结算器电路的多种配置，包括以下情况：COMPUTE信号与逻辑电路的PRECHARGE(预充电)信号极性相同。
所以，按照本发明的第一方面，一个逻辑电路所用的一种伪结算器电路包括一个第一FET(场效应晶体管)，它具有第一源极、第一漏极和第一栅极，以及一个第二FET，它具有第二源极、第二漏极和第二栅极。第一源极连接到第二漏极，以形成第一信号节点。第一信号节点连接到逻辑电路中一个FET的至少一个栅极。第一栅极连接到第二栅极，以形成第二信号节点，它接收第二信号作为输入信号。第二源极接地。第一漏极变为第三信号节点，它接收第三信号作为输入信号。
按照本发明的第二方面，本文介绍了一种动态CMOS(互补金属氧化物半导体)逻辑电路，它包括一个预充电电路，带有第一节点(连接到一个电源)，一个逻辑电路输出节点(连接到预充电电路的第二节点)，一个逻辑电路，该逻辑电路根据多个输入参数信号通过计算一个逻辑函数，控制着逻辑电路输出节点，每个输入参数信号都控制着该逻辑电路中一个FET(场效应晶体管)各自的栅极，以及一个伪结算器电路。伪结算器电路包括一个第一FET(场效应晶体管)，它具有第一源极、第一漏极和第一栅极，以及一个第二FET，它具有第二源极、第二漏极和第二栅极。第一源极连接到第二漏极，以形成第一信号节点。第一信号节点连接到选定的层，以成为该选定层的至少一个输入参数。第一栅极连接到第二栅极，以形成第二信号节点，它接收第二信号作为输入信号。第二源极接地。第一漏极变为第三信号节点，它接收第三信号作为输入信号。
按照本发明的第三方面，本文介绍了具有单一类型FET(场效应晶体管)之逻辑电路的一种启动方法，该逻辑电路根据多个输入参数信号计算一种逻辑函数，该逻辑电路具有至少两层的叠合逻辑电路，该方法包括选择这至少两层中的一层，用作该逻辑电路的启动函数，其中选定的层具有所述逻辑电路的至少一个输入参数。一种伪结算器电路为选定的层提供了至少一个输入参数，而且该伪结算器电路包括一个第一FET(场效应晶体管)，它具有第一源极、第一漏极和第一栅极，以及一个第二FET，它具有第二源极、第二漏极和第二栅极。第一源极连接到第二漏极，以形成第一信号节点。第一信号节点连接到选定的层，以成为该选定层的至少一个输入参数。第一栅极连接到第二栅极，以形成第二信号节点，它接收第二信号作为输入信号。第二源极接地。第一漏极变为第三信号节点，它接收第三信号作为输入信号。
附图简要说明
参考附图，根据本发明的一个优选实施例的以下详细说明，将会更好地理解上述的和其它的目的、方面和优点，其中：
图1显示了现有技术的一个动态栅极；
图2显示了现有技术的一个动态栅极，带有一个分开的预充电电路；
图3显示了本发明的第一个实施例；
图4显示了本发明的第二个实施例；以及
图5显示了本发明的第三个实施例。
具体实施方式
现在参看附图，更具体地说是参看图3，其中显示了本方法的优选实施例和依据本发明的结构。本文介绍了三种不同的特定电路，但是本领域的任何一个普通的技术人员都会立即明白，一旦阅读和理解了这份公开资料，可以有许多的变种。
也应当注意，虽然在所示电路中使用的是NMOS晶体管，但是本领域的任何一个普通的技术人员都能够把本文介绍的技术转用在对应的PMOS逻辑电路中。也应当注意，教授本发明所用的特定逻辑电路，仅仅是一种可能的逻辑电路的一个实例。十分明显，在一个NMOS晶体管堆或一个PMOS晶体管堆中能够实现的任何逻辑函数，都能够很容易地修改为适用本发明。
图3所示的示范性的第一个实施例，是包括FET 124和125的伪结算器器件的第一个实例。伪结算器器件的操作如下。
当COMPUTE’为高时，节点Ai被拉低，因而FET 121作为一个结算器器件。当COMPUTE’为低时，FET 124把输入值A传送到Ai，因而栅极正常运算。注意，通过从堆叠中去除常规的结算器，以及使用输入参数A启动移位后的结算器以产生伪结算器，下拉堆叠的高度已经降低了一个FET。
如果COMPUTE’在输入A之前已经就绪，伪结算器对栅极延迟的影响就非常小，因为FET 124正工作在导通门的模式下。如果在输入A就绪之后COMPUTE’才就绪，因为FET 124和125形成的反相器造成的延迟，对栅极的延迟就有某些影响。所以图3中的电路对于三个或更多的堆叠，运行效果会更优。
图3所示电路的一个优点是，当COMPUTE为高且A为低时，节点Ai不会受到强烈的拉动。要是这种状态长时间延续，节点Ai会上漂至P型FET的阈值电压。在这些条件下，FET 121会微弱地变为ON，因而计算结果是不可预测的。为了防止这种情况，如图4所示，增加了FET 136和反相器137。
换句话说，当COMPUTE’为低时，反相器137提供了一个强信号，使FET 136转为ON，从而使A上的LOW连接到Ai。
注意，图3和图4中电路产生的一个问题在于，信号COMPUTE’和PRECHARGE’具有不同的极性。换句话说，它们不能像图1那样连接在一起。
图5显示了一种示范性的解决方案，其中已经改变了伪结算器的位置，所以两种信号具有了相同的极性。在计算阶段，COMPUTE从低到高，这种示范性的伪结算器最快。但是在预充电阶段，在FET141关断之前，通过反相器147传送的信号存在着一个时间延迟，所以它就要慢一些。
以上讨论的三个实例，为推广这种技术(如图6所示)提供了充分的基础。如上所述，没有理由把逻辑电路限制为NMOS，如同在这三个实例中那样，因为很容易修改为PMOS逻辑电路堆。
为了推广以上的技术，一个关键步骤是选择逻辑电路堆中的整体级别，其中的输入参数将用于以图3至图5之一中所示的方式启动移位后的结算器。在本发明的实例中，最容易从堆叠中提取的参数将会是“A”，因为它与(B+C)是“与”的关系。换句话说，具有单一参数“A”的堆叠级别显然是效率更高的选择。
作为逻辑电路A*(B+C)的替代者，也可以选择执行OR函数(B+C)的级别。不过，在这个替代者中，OR函数中包括了B和C这两个参数。所以，有两种方案：或者是必须并行地实施两个伪结算器，一个使用参数B启动，另一个使用参数C启动，或者是可以由(A+B)启动一个伪结算器。
根据以上的讨论，对图3至图5所示技术的推广就是顺理成章的。换句话说，选择逻辑电路堆的一层，它具有启动伪结算器器件所用的参数，优选情况下，该层的选择将是根据哪一层效率最高而确定的。为了提高计算效率，所选定的一层将会提供控制堆叠的AND函数，或者是堆叠的该层中参数最少的OR函数层。
本发明提供了许多益处。首先，它提供了更快的动态栅极。本发明也容许构建更多的复杂动态栅极。换句话说，如果堆叠高度的实际限度为n，那么使用本发明的技术，就能够构建n个AND项的栅极，而不是n-1项。第三，本发明容许功耗更低的动态栅极，因为堆叠高度降低，使得所有晶体管都能够稍微小一些。
本发明可以在多种环境中应用。例如，它能够用于完全定制的数字设计，为数字门的设计者提供更多的实施选择。它也对ASIC(专用集成电路)的数字设计提供了益处，其中以本发明的方式延伸的栅极可以加入设计库中，并且在使用时所需的维护与动态逻辑设计相同。
虽然已经以几个优选实施例介绍了本发明，但是本领域的技术人员将会理解，实施本发明时能够进行附带之权利要求书的实质和范围之内的修改。
另外应当注意，申请人的意图是包括所有权利要求要素的等价内容，即使在今后诉讼期间的修改也不例外。

Claims (20)

1.一种逻辑电路的伪结算器电路，包括：
一个第一FET(场效应晶体管)，它具有第一源极、第一漏极和第一栅极，以及
一个第二FET，它具有第二源极、第二漏极和第二栅极，
其特征在于，所述第一源极连接到所述第二漏极，以构成第一信号节点，所述第一信号节点连接到所述逻辑电路中一个FET的至少一个栅极，所述第一栅极连接到所述第二栅极，以构成第二信号节点，它接收第二信号作为输入信号，所述第二源极接地，所述第一漏极构成第三信号节点，它接收第三信号作为输入信号。
2.根据权利要求1的伪结算器电路，其特征在于，所述第二信号包括一个逻辑电路COMPUTE启动信号，所述第三信号包括所述逻辑电路中用作逻辑参数的一个信号。
3.根据权利要求1的伪结算器电路，其特征在于，所述第一FET包括一个P沟道FET，所述第二FET包括一个N沟道FET。
4.根据权利要求1的伪结算器电路，进一步包括：
一个第三FET，它的一个漏极连接到所述第一漏极，它的一个源极连接到所述第一源极；以及
一个反相器，连接到所述第三FET的一个栅极。
5.根据权利要求4的伪结算器电路，其特征在于，所述反相器的一个输入节点连接到所述第一栅极和所述第二栅极，所述反相器的一个输出节点连接到所述第三FET的一个栅极。
6.根据权利要求4的伪结算器电路，其特征在于，所述反相器的一个输入节点连接到所述第三FET的一个栅极，所述反相器的所述输入节点接收所述第二信号，所述反相器的一个输出节点连接到所述第一栅极和所述第二栅极。
7.一种动态CMOS(互补金属氧化物半导体)逻辑电路，包括：
一个预充电电路，带有连接到一个电源的第一节点；
一个逻辑电路输出节点，所述输出节点连接到所述预充电电路的第二节点；
一个逻辑电路，根据多个输入参数信号通过计算一个逻辑函数，控制所述逻辑电路输出节点，每个信号都控制着所述逻辑电路中一个FET(场效应晶体管)各自的栅极；以及
一个伪结算器电路，包括：
一个第一FET(场效应晶体管)，它具有第一源极、第一漏极和第一栅极；以及
一个第二FET，它具有第二源极、第二漏极和第二栅极，
其特征在于，所述第一源极连接到所述第二漏极，以构成第一信号节点，所述第一信号节点进行连接以变为所述逻辑电路的所述多个输入参数信号之一，所述第一栅极连接到所述第二栅极，以构成第二信号节点，它接收第二信号作为输入信号，所述第二源极接地，所述第一漏极构成第三信号节点，它接收第三信号作为输入信号。
8.根据权利要求7的动态CMOS逻辑电路，其特征在于，所述第二信号包括所述逻辑电路的一个COMPUTE启动信号，所述第三信号包括所述多个输入参数信号之一。
9.根据权利要求7的动态CMOS逻辑电路，其特征在于，所述逻辑电路包括若干NMOS(N沟道金属氧化物半导体)FET，所述预充电电路包括一个PMOS(P沟道金属氧化物半导体)FET，所述伪结算器电路中的所述第一FET包括一个PMOS FET，所述伪结算器电路中的所述第二FET包括一个NMOS FET。
10.根据权利要求9的动态CMOS电路，进一步包括：
一个反相器，连接到所述逻辑电路输出节点。
11.根据权利要求9的动态CMOS电路，所述伪结算器电路进一步包括：
一个第二NMOS FET，它的一个漏极连接到所述伪结算器电路PMOS FET的所述漏极，它的一个源极连接到所述伪结算器电路PMOS FET的所述源极；以及
一个反相器。
12.根据权利要求11的动态CMOS电路，其特征在于，连接了所述伪结算器反相器，以接收所述第二信号，所述伪结算器反相器的一个输出连接到所述伪结算器电路中所述第二NMOS FET的一个栅极。
13.根据权利要求11的动态CMOS电路，其特征在于，所述伪结算器电路中所述第二NMOS FET的一个栅极和所述伪结算器反相器接收一个输入信号，连接了所述伪结算器反相器的一个输出以提供所述第二信号。
14.包括单一类型FET(场效应晶体管)之逻辑电路的一种启动方法，所述逻辑电路根据多个输入参数信号计算一种逻辑函数，所述逻辑电路具有至少两层的叠合逻辑电路，所述方法包括：
选择所述至少两层中的一层，用作所述逻辑电路的启动函数，所述选定的层具有所述逻辑电路的至少一个输入参数；以及
提供一种伪结算器电路，以便为所述选定的层提供所述至少一个输入参数，所述伪结算器电路包括：
一个第一FET(场效应晶体管)，它具有第一源极、第一漏极和第一栅极；以及
一个第二FET，它具有第二源极、第二漏极和第二栅极，
其特征在于，所述第一源极连接到所述第二漏极，以构成第一信号节点，所述第一信号节点连接到所述选定的层，以便为所述选定的层构成所述至少一个输入参数，所述第一栅极连接到所述第二栅极，以构成第二信号节点，它接收第二信号作为输入信号，所述第二源极接地，所述第一漏极构成第三信号节点，它接收第三信号作为输入信号。
15.根据权利要求14的方法，其特征在于，所述第二信号包括所述逻辑电路的一个COMPUTE启动信号，所述第三信号包括对所述选定的层用作所述至少一个输入参数的一个输入信号。
16.根据权利要求14的方法，其特征在于，所述单一类型FET包括若干NMOS FET，所述伪结算器电路中的所述第一FET包括一个PMOS FET，所述伪结算器电路中的所述第二FET包括一个NMOS FET。
17.根据权利要求16的方法，其特征在于，所述伪结算器电路进一步包括：
一个第二NMOS FET，它的一个漏极连接到所述伪结算器电路PMOS FET的所述漏极，它的一个源极连接到所述伪结算器电路PMOS FET的所述源极；以及
一个反相器。
18.根据权利要求17的方法，其特征在于，连接了所述伪结算器反相器，以接收所述第一信号，所述伪结算器反相器的一个输出连接到所述伪结算器电路中所述第二NMOS FET的一个栅极。
19.根据权利要求17的方法，其特征在于，所述伪结算器电路中所述第二NMOS FET的一个栅极和所述伪结算器反相器接收一个输入信号，连接了所述伪结算器反相器的一个输出以提供所述第二信号。
20.根据权利要求14的方法，其特征在于，所述选择一层是根据哪一层包括一个AND逻辑函数的判断结果进行的。
CNB2003101195634A 2002-12-10 2003-12-04 动态cmos的伪结算器电路和启动方法 Expired - Fee Related CN1251410C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/314,962 2002-12-10
US10/314,962 US6859071B2 (en) 2002-12-10 2002-12-10 Pseudofooter circuit for dynamic CMOS (Complementary metal-oxide-semiconductor) logic

Publications (2)

Publication Number Publication Date
CN1510837A true CN1510837A (zh) 2004-07-07
CN1251410C CN1251410C (zh) 2006-04-12

Family

ID=32468603

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101195634A Expired - Fee Related CN1251410C (zh) 2002-12-10 2003-12-04 动态cmos的伪结算器电路和启动方法

Country Status (3)

Country Link
US (1) US6859071B2 (zh)
KR (1) KR100554826B1 (zh)
CN (1) CN1251410C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106357263A (zh) * 2015-07-17 2017-01-25 英飞凌科技股份有限公司 用于制造数字电路的方法以及数字电路
CN106464245A (zh) * 2014-05-16 2017-02-22 夏普株式会社 复合型半导体装置
US11437330B2 (en) 2019-09-03 2022-09-06 Infineon Technologies Ag Physically obfuscated circuit

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8941180B2 (en) 2011-03-10 2015-01-27 International Business Machines Corporation Integrated circuit structure incorporating one or more asymmetric field effect transistors as power gates for an electronic circuit with stacked symmetric field effect transistors
RU2693685C1 (ru) * 2018-11-06 2019-07-03 Федеральное государственное учреждение "Федеральный научный центр Научно-исследовательский институт системных исследований Российской академии наук" (ФГУ ФНЦ НИИСИ РАН) Асинхронный логический элемент комплементарной металл-оксид-полупроводниковой структуры
RU2733263C1 (ru) * 2020-03-06 2020-10-01 Федеральное государственное учреждение "Федеральный исследовательский центр "Информатика и управление" Российской академии наук" (ФИЦ ИУ РАН) Устройство сбоеустойчивого разряда самосинхронного регистра хранения

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4843261A (en) * 1988-02-29 1989-06-27 International Business Machines Corporation Complementary output, high-density CMOS decoder/driver circuit for semiconductor memories
US5440243A (en) * 1993-09-21 1995-08-08 Apple Computer, Inc. Apparatus and method for allowing a dynamic logic gate to operation statically using subthreshold conduction precharging
US5719818A (en) * 1996-04-18 1998-02-17 Waferscale Integration Inc. Row decoder having triple transistor word line drivers

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106464245A (zh) * 2014-05-16 2017-02-22 夏普株式会社 复合型半导体装置
CN106464245B (zh) * 2014-05-16 2019-10-25 夏普株式会社 复合型半导体装置
CN106357263A (zh) * 2015-07-17 2017-01-25 英飞凌科技股份有限公司 用于制造数字电路的方法以及数字电路
CN106357263B (zh) * 2015-07-17 2019-05-31 英飞凌科技股份有限公司 用于制造数字电路的方法以及数字电路
US11437330B2 (en) 2019-09-03 2022-09-06 Infineon Technologies Ag Physically obfuscated circuit

Also Published As

Publication number Publication date
KR100554826B1 (ko) 2006-02-22
CN1251410C (zh) 2006-04-12
US20040108873A1 (en) 2004-06-10
KR20040050840A (ko) 2004-06-17
US6859071B2 (en) 2005-02-22

Similar Documents

Publication Publication Date Title
US6407579B1 (en) Fast high voltage level shifter with gate oxide protection
CN1134107C (zh) 用于瞬时信号的分立的设置/复位通路
EP0410473B1 (en) Semiconductor integrated circuit
US7397278B2 (en) Level shifting circuit and display element driving circuit using same
US20040150447A1 (en) Duty-cycle adjustable buffer and method and method for operating same
US20020084803A1 (en) Boosted multiplexer transmission gate
CN102708926A (zh) 一种移位寄存器单元、移位寄存器、显示装置和驱动方法
CN1018416B (zh) 用于互补金属氧化物场效应晶体管半导体动态存贮器的字线升压电路
JP2004046085A (ja) レベルシフタ回路およびそれを備えた表示装置
CN1251410C (zh) 动态cmos的伪结算器电路和启动方法
US5646571A (en) Output buffer circuits
US5471150A (en) Buffer with high and low speed input buffers
CN1166248A (zh) Cmos驱动电路
JP3864243B2 (ja) Ｓｏｉドミノ回路内の寄生バイポーラ動作を除去する方法及びｓｏｉドミノ回路
US6204721B1 (en) Method and apparatus for switching a well potential in response to an output voltage
WO1995004403A1 (en) High-speed tristate inverter
GB2246919A (en) Mos driver circuits
EP0778674A2 (en) Logic level shifter with power on control
US7154293B2 (en) High-speed transmitter circuit
CN1160859C (zh) 输出驱动电路
EP0552941B1 (en) Signal line pulse enhancing circuit for integrated circuits
JP3310796B2 (ja) 昇圧回路装置
EP0619652A2 (en) Data output circuit
US20070069785A1 (en) Reduced voltage pre-charge multiplexer
US5175705A (en) Semiconductor memory device having circuit for prevention of overcharge of column line

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060412

Termination date: 20100104