CN1491434A - 控制蚀刻选择性的方法和装置 - Google Patents

控制蚀刻选择性的方法和装置 Download PDF

Info

Publication number
CN1491434A
CN1491434A CNA028049462A CN02804946A CN1491434A CN 1491434 A CN1491434 A CN 1491434A CN A028049462 A CNA028049462 A CN A028049462A CN 02804946 A CN02804946 A CN 02804946A CN 1491434 A CN1491434 A CN 1491434A
Authority
CN
China
Prior art keywords
thickness
etching
layer
etch
ground floor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028049462A
Other languages
English (en)
Other versions
CN1258811C (zh
Inventor
Js
J·S·兰斯福德
L·福尔克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of CN1491434A publication Critical patent/CN1491434A/zh
Application granted granted Critical
Publication of CN1258811C publication Critical patent/CN1258811C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67253Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种用以控制一蚀刻处理的方法。该方法包括:提供一具有至少一个第一层和一形成于该第一层上的第二层的晶圆。测量该第二层的厚度。根据该第二层的测量厚度确定蚀刻选择性参数。根据该蚀刻选择性参数修正蚀刻工具(130)的操作方法。本发明另提供具有蚀刻工具(130)、第一计量工具(120)与处理控制器(150)的处理生产线。根据操作方法,该蚀刻工具(130)用以蚀刻多个晶圆(110),每一个晶圆(110)都具有至少一个第一层和形成于该第一层上的第二层。该第一计量工具(120)用以测量第二层的预蚀刻厚度。该处理控制器(150)根据第二层测量的预蚀刻厚度确定蚀刻选择性参数并根据蚀刻选择性参数修正蚀刻工具的操作方法。

Description

控制蚀刻选择性的方法和装置
技术领域
广泛而言,本发明涉及半导体装置制造的领域,更具体地,涉及一种控制蚀刻选择性的方法和装置。
背景技术
现今的潮流不断地致力于减少半导体装置,例如晶体管的尺寸或比例以增加集成这种晶体管的整体速度。一种传统的集成电路装置,如微处理器,一般由形成于半导体基片表面上的数百万晶体管所构成。
许多现代集成电路装置均被高密度地封装,换言之,在基片上形成的晶体管彼此之间留有很少的空间。半导体装置的制造需要一些分离的处理步骤以由半导体原始材料形成一封装半导体装置。不同的处理包括半导体材料的初期生长、将半导体结晶切成薄片以形成单个的晶圆、制造阶段(蚀刻、掺杂质、离子植入等)和完成装置的封装和最后测验。
在半导体装置制造过程中的重要方面是快速热退火(rapid thermalannealing,RTA)控制、化学机械抛光(chemical-mechanical polishing,CMP)控制、蚀刻控制和覆盖层(overlay)控制。由于技术的进展,使得半导体装置的更小关健尺寸更为容易达成,然而对于错误减少的需要却也同时急剧地增加。适当形成半导体装置内的次-部分(sbu-sections)是确保制造良好性能的半导体装置的一个重要因素。次-部分的关健尺寸通常必须在半导体装置预定的可接受误差幅度范围内以在可接受的制造品质范围内。
一般而言,半导体装置上的多数细微结构由材料沉积层(如传导或绝缘层)并利用微影和蚀刻处理图案化沉积层所形成。有许多变量可影响用以形成细微结构的蚀刻处理的精确度和重复性。一种特定的蚀刻处理包括移除形成于该晶圆上的顶层部分的等离子体蚀刻。虽然等离子体蚀刻主要是各向异性蚀刻,但是它确具有一各向同性成分。在蚀刻期间,等离子体中的反应物形成沉积于暴露在等离子体中的表面上的聚合物副产物,该聚合物副产物包含有将被蚀刻的细微结构。在将被蚀刻细微结构的侧壁上所形成的聚合物不会被具有各向异性成分的蚀刻所移除。一般而言,蚀刻处理中会使用卤化碳气体(即含有卤素例如氯或氟和烃基)。烃基的离子产生于等离子体中并经加速朝向晶圆的表面以完成各向异性蚀刻。该各向异性蚀刻部分也移除表面上与对离子流出相互垂直的聚合物累积。
卤化基团同样也产生于等离子体中,并具有各向同性化学蚀刻作用以移除聚合物已被″溅镀″的表面薄膜。各向同性蚀刻成分同样也对侧壁表面产生作用,但比更“平”的表面产生的作用的程度低。
在已移除所欲移除的沉积层后,等离子体蚀刻处理一般会蚀刻位于下方的沉积层至某种程度。举例而言,在晶体管的形成期间,多晶硅层形成于二氧化硅层上。接着,利用各向异性等离子体蚀刻对该多晶硅进行蚀刻以形成晶体管门电极。在多晶硅的蚀刻期间也同时蚀刻部分的二氧化硅。例如,对位于下方的沉积层的类似蚀刻也出现在用于二氧化硅上方的氮化硅的等离子体蚀刻中。然而,上层和下层的引入厚度和上层和下层对等离子体蚀刻处理的选择性的变化(即上层和下层中的不同材料的蚀刻速率是不同的)导致下层的后蚀刻(post-etch)厚度产生偏差而与目标后蚀刻厚度不相符合。后蚀刻厚度偏差本身可能在装置的性能和其特性中造成相对应的变化。在如多晶硅门电极细微结构与局部内联结构的形成中,使后蚀刻厚度的变化减到最少更显得特别重要。
本发明涉及克服或至少减少上述问题的一种或更多的影响。
发明内容
本发明的一个方面是一种用以控制蚀刻处理的方法。该方法包括:提供具有至少一个第一层和一形成于该第一层上的第二层的晶圆。测量该第二层的厚度。根据该第二层的测量厚度确定蚀刻选择性参数。根据该蚀刻选择性参数修正蚀刻工具的操作方法。
本发明的另一个方面是包括蚀刻工具、第一计量工具与处理控制器的处理生产线。根据操作方法,该蚀刻工具用以蚀刻多个晶圆,每一个晶圆都具有至少一个第一层和形成于该第一层上的一第二层。该第一计量工具用以测量该第二层的预蚀刻厚度。该处理控制器根据第二层的测量预蚀刻厚度确定蚀刻选择性参数并根据蚀刻选择性参数修正蚀刻工具的操作方法。
附图的简要说明
可以通过下面的详述描述,结合所附附图来理解本发明,其中类似的参考编号用以表示类似的元件。
图1为本发明说明实施方案的处理生产线的简化方块图。
图2为本发明实施方案的神经网络模型化系统的简化图。
图3为本发明一个说明实施方案中减少门电极长度变化的简化流程图。
尽管本发明有各种变化和另外的形式,在此通过附图中的实施例来描述一些具体的实施方案,并详细说明。然而,应当理解,本文的具体实施方式的描述不以特定的方式限制本发明,相反,本发明由所附权利要求书的限定覆盖本发明构思和范围内的所有变量,等同物和替换形式。
具体实施方式
下面将说明本发明的说明性实施方案。为达简单易懂的目的,本说明书并未描述在实际执行时的所有细微结构。然而应理解的是任何如此实际的实施方案、多种特定执行决定的进展均必须完成以达成研发者的特定目标,如遵守随着不同执行而改变的系统相关与企业相关的限制。此外,也应理解的是如此的研制计划可能颇为复杂与费时,但对于可因此受益的那些本领域的技术人员而言却可成为一例行工作。
请参考图1,依据本发明,用以处理晶圆110的处理生产线100的一部分系显示于图中。处理生产线100包括预蚀刻的计量工具120、蚀刻工具130、后蚀刻计量工具140和处理控制器150。处理控制器150从计量工具120、140获得资料,并调整蚀刻工具130的操作方法,以控制蚀刻选择性,因而减少经处理的晶圆110在后蚀刻细微结构中的变化。
举例而言,适合用以执行蚀刻工具130的功能的示范工具是由LamResearch所提供的Rainbow 9400等离子体蚀刻工具。计量工具120、140是测量厚度工具,例如由Thermawave公司所提供的Optiprobe厚度测量工具。尽管,举例说明了两种不同的计量工具120、140,但也可以仅使用单一工具进行预蚀刻和后蚀刻测量。计量工具120、140可以与蚀刻工具130相结合。处理控制器150含有蚀刻工具130的蚀刻选择性模型。该模型可根据来自经蚀刻的上层和形成于此上层下方的一下层的实际预蚀刻和后蚀刻厚度的计量工具120、140的输入而产生和/或更新。上层和下层可具有许多可能的材料结合。范例中的上层和下层的材料组成为多晶硅和二氧化硅,二氧化硅和氮化硅,氮化硅和二氧化硅等等。
在说明性的实施方案中,处理控制器150是用执行上述功能的软件编程的计算机。然而,本领域普通技术人员所应理解的是,也可以使用为执行特定功能而设计的硬件控制器。此外,由如本文所描述的处理控制器150所执行的功能也可以分布于整个系统的多个控制器装置执行。另外,处理控制器150也可是一独立的控制器,它可以设置于蚀刻工具130上,或是集成电路制造设备中的系统控制操作的一部分。本发明的部分和相应的细节系以计算机内存内的资料位上的软件或操作的算法和符号代表而描述。这些描述与代表是通过本领域技术人员有效地传送他们的工作主旨给其它的本领域普通技术人员的那些。此处所提到的术语,算法与一般所指的意思相同,系设计产生步骤自我一致的顺序,以导引出所求的结果。这些步骤是物理量所需的物理操纵。通常,虽然并非一定需要,但是这些物理量系利用光学、电学、或可被储存、传送、结合、比较与其它不同操作方式的磁性信号的形式。为了共同使用的原因,将这些信号称作位、数值、元素,符号、字符、术语、数字等被证明是方便的。
然而,应该牢记的是,其中所有类似的术语都与适当物理量相联系,并且仅是应用于使这些物理量的方便标记。若无特别指定或是具有明显不同的外观时,如″处理″或″计算″或″计算″或″确定″或″显示″或此等术语均视为计算机系统或类似电子计算设备的动作与处理,并在计算机系统的寄存器与内存中操作与转换以物理量或电子量所代表的资料成为其它同样地在计算机系统的寄存器或内存或其它资料储存、传送或显示装置中以物理量所代表的资料。
可被用来执行上述处理控制器150的功能的范例软件系统是由KLA-Tencor公司所提供的Catalyst系统。Catalyst系统使用半导体设备和材料国际(Semiconductor Equipment and Materials International,SEMI)计算机综合制造(Computer Integrated Manufacturing,CIM)架构可容系统技术并根据先进处理控制(Advanced Process Control,APC)架构。计算机综合制造(CIM架构的范围结构的SEMI E81-0699暂订规格)和APC(CIM架构的先进处理控制零件的SEMI E93-0999规格)详细说明系由SEMI所提供。
预蚀刻的计量工具120测量上层和下层的引入厚度,并对处理控制器150提供预蚀刻厚度的测量值。以预蚀刻厚度的测量值为基础,处理控制器150产生操作方法参数以控制蚀刻工具130的蚀刻选择性。控制该蚀刻选择性便控制蚀刻工具130对于上层和下层的材料的蚀刻速率,从而影响它们的后蚀刻厚度。由后蚀刻计量工具140所提供的后蚀刻厚度的测量值可用以更新由处理控制器150所使用的蚀刻选择性模型,以确定蚀刻工具130的操作方法。
影响蚀刻选择性的典型因素是温度、压力和反应物气体的成份。一般而言,当温度增高时,等离子体反应物形成较少的聚合物副产物。副产物形成的减少可增加等离子体的各向同性蚀刻速率。随着压力减小,离子的能量增加,而使得在表面上形成与蚀刻相垂直的聚合物可被更迅速地移除。而其结果为增加各向异性蚀刻的速率。
常见的等离子体反应气体混合物包含一或多种卤化碳气体,如C2F8、C4F8、CHF3、CF4、CCl4等。通常也会使用许多其它的卤化碳气体。通过改变等离子体中卤化碳气体浓度的比例可控制蚀刻选择性,举例而言,等离子体包含CHF3和CF4。在一实例应用中,将由TEOS沉积处理形成二氧化硅层,接续进行在玻璃上旋涂(spin-on-glass,SOG)沉积和固化。所形成的电解质受到平坦化蚀刻,此处的TEOS和SOG均暴露于蚀刻等离子体中。这些薄膜的相关蚀刻速率确定所得结构的平坦化程度。使CHF3和CF4的总流动速率维持相等并改变两气体的比例,便可使选择性最佳化。增进CF4对CHF3的流动比率,以增加TEOS相对于SOG的蚀刻速率。同样地,减少流动比率以增加相关的SOG蚀刻速率。在具有更高的CHF3浓度的蚀刻过程中,聚合物形成的速率将增加。
在改变蚀刻工具130的操作方法时,处理控制器150可以改变参数或基准线方法的参数,再或者处理控制器150提供一完全新的方法。处理控制器150可在晶圆-对-晶圆的基础、多-对-多的基础,或对在单一负载中同时处理的多个小组的每一个小组上更新操作方法。
处理控制器150可以在回馈模式或在操作的前馈(feedforward)模式中改变蚀刻工具130的操作方法。在回馈模式中,来自计量工具120、140测量的厚度可与目标后蚀刻厚度一起使用,以为后续处理的晶圆确定新操作方法。在前馈模式中,处理控制器150可以从预蚀刻的计量工具120获得引入厚度测量值,并预测用以控制蚀刻选择性的操作方法参数。后续的后蚀刻测量值可用以更新后续的晶圆预测模型。
蚀刻选择性模型可由处理控制器150产生,或者也可由不同的处理来源(未显示)产生并在形成后储存于处理控制器150上。蚀刻选择性模型可利用蚀刻工具130,或是利用具有类似操作特征的不同工具(未显示)予以形成。为达说明性的目的,假设是由处理控制器150或其它处理来源根据由计量工具120、140测量的蚀刻工具130的实际性能产生和更新蚀刻选择性模型。蚀刻选择性模型以蚀刻工具130的多个处理运作所收集的历史资料为基准。蚀刻选择性模型可以是一个相当简单的方程式基础模型(如线性、指数、重量的平均值等等),或是一个较复杂的模型如一神经网络模型、主成分分析(principal component analysis,PCA)模型或是潜在结构估计(projection to latents tructures,PLS)模型。模型的特定执行可随着所选择模型设定的技术而变化,而且这些特定的执行对本领域普通技术人员而言均为熟知技术。
下面的范例将就如何产生蚀刻工具130的蚀刻选择性模型提供更详细的描述。该蚀刻选择性模型的特定执行会依照所选择的模型技术而改变,且这种特定执行为本领域技术人员所知悉。因此为使说明清晰简单,此处将不详细地描述如此特殊细节。
请参考图2,其中显示一神经网络200的简化图。神经网络200包含输入层210、隐藏层220和输出层230。输入层210接收认为用于模型化蚀刻工具130的蚀刻选择性适当的输入值。在说明性的实施例中,由计量工具120、140测量得到的上层和下层的引入厚度测量值是作为输入而接收,然而也可以使用其它输入。隐藏层220″记住″蚀刻工具130的操作方法中已安排要确定在一个训练程序(training procedure)期间中下层的后蚀刻厚度的方法参数的影响,而神经网络200受到蚀刻工具130或类似蚀刻工具的历史性能资料(未显示)的影响。隐藏层220加重每一个输入和/或输入的结合,以预测将来的性能。透过分析历史资料,将加重值转换而尝试增加模型预设将来性能的成功。输出层230提取隐藏层220的操作以产生例如温度、压力和/或用以执行蚀刻的反应物气体成份的预测,使下层达成后蚀刻目标厚度。
当模型已确实地达成时,便可将它使用于产生环境,而以现有输入测量值为基础来预测蚀刻工具130的操作。根据神经网络200所预测的结果,将可进一步预测沉积控制参数,并对照地修正蚀刻工具130的操作方法。在生产环境中,来自后蚀刻计量工具140的周期性测量值以回馈的方式提供给处理控制器150,以更新蚀刻选择性模型。
请参考图3,其中系显示用以在蚀刻工具中控制蚀刻选择性的方法的流程图。在方块300中,提供一具有第一层和第二层的晶圆。该第二层系形成于该第一层上。在方块310中,该晶圆被图案化成至少暴露一部份第二层。在方块320中,测量该第二层的厚度。在一实施例中,也可以测量该第一层的厚度。在方块330中,根据该第二层的厚度确定蚀刻选择性参数(即也可根据该第一层的厚度,如果是测量第一层的话)。确定蚀刻选择性参数可利用前馈预测成型技术而完成,或也可以使用回馈技术。在方块340中,至少第一层是根据蚀刻选择性参数进行蚀刻。在前馈模式中,系对于现有的晶圆执行蚀刻。在回馈模式中,系在后续的晶圆上执行蚀刻。
如上述方法而控制蚀刻选择性将可减少下层后蚀刻厚度的变化,因此将产生一更稳定、可重复的处理。通过利用实时控制模型减少变化,将可提升处理生产线100的生产能力和最终产品的品质。增加的生产能力和变化的减少将直接地造成利益率增加。
上述特定实施例所揭示的仅供说明之用。显而易见,对可从本文的教示而获得利益的本领域的普通技术人员来说,本发明可经修正且可于不同但本质上相等的方法加以实行。再者,不欲将本发明限制于本文所示的结构或设计上的细节,除非为下列权利要求书所述。可显见,上述所揭示的特定实施例可加以改变或修正且所有此等变化皆视同落于本发明的精神与范畴内。因此,将本文所请求的保护范围列于下列权利要求中。

Claims (10)

1.一种控制蚀刻处理的方法,包括:
提供一具有至少第一层和形成于该第一层上的第二层的晶圆;
测量该第二层的厚度;
根据该第二层测量的厚度确定蚀刻选择性参数;以及
根据该蚀刻选择性参数修正蚀刻工具(130)的操作方法。
2.如权利要求1所述的方法,还包括测量该第一层的厚度,其中确定蚀刻选择性参数包括根据该第一层测量的厚度确定蚀刻选择性参数。
3.如权利要求1所述的方法,还包括根据该操作方法蚀刻至少第二层。
4.如权利要求1所述的方法,其中确定蚀刻选择性参数包括确定温度、压力、和两种反应气体的浓度比的至少一种。
5.如权利要求3所述的方法,还包括:
根据该操作方法,蚀刻该第一层的至少一部分;
测量该第一层的残留部分的厚度;
将该残留部分的测量厚度与目标厚度相比较;以及
根据该残留部分的测量厚度与目标厚度间的差别,修正该蚀刻工具(130)的操作方法。
6.一种处理生产线(100),包括:
根据操作方法,用以蚀刻多个晶圆(110)的蚀刻工具(130),各晶圆(110)具有至少第一层和形成于该第一层上的第二层;
用以测量该第二层的预蚀刻厚度的第一计量工具(120);以及
处理控制器(150),用以根据该第二层的测量的预蚀刻厚度,确定蚀刻选择性参数,并根据该蚀刻选择性参数修正蚀刻工具(130)的操作方法。
7.如权利要求6所述的处理生产线(100),其中该第一计量工具(120)进一步用以测量该第一层的预蚀刻厚度,而该处理控制器(150)用以根据该第一层的测量的预蚀刻厚度确定蚀刻选择性参数。
8.如权利要求6所述的处理生产线(100),其中该蚀刻工具(130)根据该操作方法蚀刻至少第二层。
9.如权利要求6所述的处理生产线(100),其中该蚀刻选择性参数包括温度、压力、和两种反应气体的浓度比的至少一种。
10.如权利要求8所述的处理生产线(100),其中该蚀刻工具(130)根据该操作方法,蚀刻该第一层的至少一部分,该处理生产线(100)进一步包括第二计量工具(140),用以测量该第一层的残留部分的厚度,并且该处理控制器(150)将该残留部分的测量厚度与目标厚度相比较,并根据该残留部分的测量厚度与目标厚度间的差别,修正该蚀刻工具(130)的操作方法。
CNB028049462A 2001-02-14 2002-01-25 控制蚀刻选择性的方法和装置 Expired - Fee Related CN1258811C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US78342301A 2001-02-14 2001-02-14
US09/783,423 2001-02-14

Publications (2)

Publication Number Publication Date
CN1491434A true CN1491434A (zh) 2004-04-21
CN1258811C CN1258811C (zh) 2006-06-07

Family

ID=25129200

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028049462A Expired - Fee Related CN1258811C (zh) 2001-02-14 2002-01-25 控制蚀刻选择性的方法和装置

Country Status (9)

Country Link
US (1) US7456110B2 (zh)
JP (1) JP4191484B2 (zh)
KR (1) KR100847368B1 (zh)
CN (1) CN1258811C (zh)
AU (1) AU2002240097A1 (zh)
DE (1) DE10296328B4 (zh)
GB (1) GB2393852B (zh)
TW (1) TWI247332B (zh)
WO (1) WO2002065511A2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102479670A (zh) * 2010-11-30 2012-05-30 中芯国际集成电路制造(北京)有限公司 一种半导体装置及使用方法
CN106444365A (zh) * 2015-08-12 2017-02-22 中芯国际集成电路制造(上海)有限公司 晶圆刻蚀的控制方法及晶圆制造方法
CN107148661A (zh) * 2014-10-17 2017-09-08 朗姆研究公司 包括用于可调气流控制的气体分流器的气体供应输送装置
CN107924855A (zh) * 2015-09-18 2018-04-17 科磊股份有限公司 用于控制蚀刻工艺的系统及方法
CN111128781A (zh) * 2019-12-27 2020-05-08 Tcl华星光电技术有限公司 测量金属完全蚀刻时间的方法及系统、存储介质

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1546876A4 (en) * 2002-08-28 2008-11-19 Tokyo Electron Ltd METHOD AND SYSTEM FOR DYNAMICALLY MODELING AND RECOVERY OPTIMIZATION OF SEMICONDUCTOR ENGRAVING PROCESS
JP4694150B2 (ja) * 2003-06-20 2011-06-08 東京エレクトロン株式会社 処理方法及び処理システム
CN101256945B (zh) * 2003-06-20 2011-08-03 东京毅力科创株式会社 处理方法和处理系统
US7158851B2 (en) * 2003-06-30 2007-01-02 Tokyo Electron Limited Feedforward, feedback wafer to wafer control method for an etch process
US8014991B2 (en) 2003-09-30 2011-09-06 Tokyo Electron Limited System and method for using first-principles simulation to characterize a semiconductor manufacturing process
US8073667B2 (en) * 2003-09-30 2011-12-06 Tokyo Electron Limited System and method for using first-principles simulation to control a semiconductor manufacturing process
US8036869B2 (en) 2003-09-30 2011-10-11 Tokyo Electron Limited System and method for using first-principles simulation to control a semiconductor manufacturing process via a simulation result or a derived empirical model
US7479454B2 (en) 2003-09-30 2009-01-20 Tokyo Electron Limited Method and processing system for monitoring status of system components
US8032348B2 (en) 2003-09-30 2011-10-04 Tokyo Electron Limited System and method for using first-principles simulation to facilitate a semiconductor manufacturing process
US8296687B2 (en) 2003-09-30 2012-10-23 Tokyo Electron Limited System and method for using first-principles simulation to analyze a process performed by a semiconductor processing tool
DE102006004430B4 (de) * 2006-01-31 2010-06-10 Advanced Micro Devices, Inc., Sunnyvale Verfahren und System für eine fortschrittliche Prozesssteuerung in einem Ätzsystem durch Gasflusssteuerung auf der Grundlage von CD-Messungen
US8227339B2 (en) 2009-11-02 2012-07-24 International Business Machines Corporation Creation of vias and trenches with different depths
DE102010040869A1 (de) * 2010-09-16 2012-03-22 Robert Bosch Gmbh Vorrichtung zum Ätzen von Halbleiter-Wafern mit einer Inline-Prozesskontrolle
US8429569B2 (en) * 2011-04-14 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for feed-forward advanced process control
US20130203188A1 (en) * 2012-02-03 2013-08-08 Globalfoundries Inc. Hybrid metrology for semiconductor devices
KR101644732B1 (ko) * 2012-04-11 2016-08-01 도쿄엘렉트론가부시키가이샤 Finfet 방식용 게이트 스페이서 프로파일, 핀 손실 및 하드 마스크 손실 개선을 위한 종횡비 종속 성막
US10840102B2 (en) * 2013-11-27 2020-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated system, integrated system operation method and film treatment method
US9378975B2 (en) * 2014-02-10 2016-06-28 Tokyo Electron Limited Etching method to form spacers having multiple film layers
US11209804B2 (en) * 2014-11-11 2021-12-28 Applied Materials, Inc. Intelligent processing tools
US10381248B2 (en) 2015-06-22 2019-08-13 Lam Research Corporation Auto-correction of electrostatic chuck temperature non-uniformity
US10763142B2 (en) * 2015-06-22 2020-09-01 Lam Research Corporation System and method for determining field non-uniformities of a wafer processing chamber using a wafer processing parameter
US10386821B2 (en) 2015-06-22 2019-08-20 Lam Research Corporation Systems and methods for calibrating scalar field contribution values for a limited number of sensors including a temperature value of an electrostatic chuck and estimating temperature distribution profiles based on calibrated values
JP6739376B2 (ja) * 2017-03-06 2020-08-12 東京エレクトロン株式会社 基板処理システム、制御装置及び基板処理方法
US11011351B2 (en) 2018-07-13 2021-05-18 Lam Research Corporation Monoenergetic ion generation for controlled etch
NL2021938B1 (en) * 2018-11-05 2020-05-15 Suss Microtec Lithography Gmbh Method for measuring a thickness of a layer, method for controlling a substrate processing device as well as substrate processing device
JP7348640B2 (ja) * 2019-11-29 2023-09-21 スピードファム株式会社 エッチング装置、およびエッチング方法
US20220165541A1 (en) * 2020-11-24 2022-05-26 Applied Materials, Inc. Etch feedback for control of upstream process

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4687543A (en) * 1986-02-21 1987-08-18 Tegal Corporation Selective plasma etching during formation of integrated circuitry
US5425839A (en) * 1992-05-14 1995-06-20 Texas Instruments Incorporated Method for rapidly etching material on a semiconductor device
US5372673A (en) * 1993-01-25 1994-12-13 Motorola, Inc. Method for processing a layer of material while using insitu monitoring and control
US5770098A (en) * 1993-03-19 1998-06-23 Tokyo Electron Kabushiki Kaisha Etching process
US5526293A (en) * 1993-12-17 1996-06-11 Texas Instruments Inc. System and method for controlling semiconductor wafer processing
US5741396A (en) * 1994-04-29 1998-04-21 Texas Instruments Incorporated Isotropic nitride stripping
US5795493A (en) * 1995-05-01 1998-08-18 Motorola, Inc. Laser assisted plasma chemical etching method
JPH10209117A (ja) 1997-01-24 1998-08-07 Matsushita Electric Ind Co Ltd ドライエッチングによる平坦化方法
US6074959A (en) * 1997-09-19 2000-06-13 Applied Materials, Inc. Method manifesting a wide process window and using hexafluoropropane or other hydrofluoropropanes to selectively etch oxide
US6148239A (en) * 1997-12-12 2000-11-14 Advanced Micro Devices, Inc. Process control system using feed forward control threads based on material groups
US6635185B2 (en) * 1997-12-31 2003-10-21 Alliedsignal Inc. Method of etching and cleaning using fluorinated carbonyl compounds
US6136712A (en) * 1998-09-30 2000-10-24 Lam Research Corporation Method and apparatus for improving accuracy of plasma etching process
KR20000025581A (ko) * 1998-10-13 2000-05-06 윤종용 유니폴라형 척을 갖춘 건식 식각장치의 냉각 시스템 및 그 제어방법
TW405204B (en) 1998-12-22 2000-09-11 United Microelectronics Corp Method to control the etching process
KR100649387B1 (ko) * 1999-06-22 2006-11-27 브룩스 오토메이션 인코퍼레이티드 초소형전자 제조에 사용하기 위한 공정수행 간 제어기
US6133132A (en) * 2000-01-20 2000-10-17 Advanced Micro Devices, Inc. Method for controlling transistor spacer width
US6333271B1 (en) * 2001-03-29 2001-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-step plasma etch method for plasma etch processing a microelectronic layer
US6500681B1 (en) * 2002-01-11 2002-12-31 Advanced Micro Devices, Inc. Run-to-run etch control by feeding forward measured metal thickness

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102479670A (zh) * 2010-11-30 2012-05-30 中芯国际集成电路制造(北京)有限公司 一种半导体装置及使用方法
CN102479670B (zh) * 2010-11-30 2015-11-25 中芯国际集成电路制造(北京)有限公司 一种半导体装置及使用方法
CN107148661A (zh) * 2014-10-17 2017-09-08 朗姆研究公司 包括用于可调气流控制的气体分流器的气体供应输送装置
CN107148661B (zh) * 2014-10-17 2019-10-18 朗姆研究公司 包括用于可调气流控制的气体分流器的气体供应输送装置
CN106444365A (zh) * 2015-08-12 2017-02-22 中芯国际集成电路制造(上海)有限公司 晶圆刻蚀的控制方法及晶圆制造方法
CN106444365B (zh) * 2015-08-12 2020-03-10 中芯国际集成电路制造(上海)有限公司 晶圆刻蚀的控制方法及晶圆制造方法
CN107924855A (zh) * 2015-09-18 2018-04-17 科磊股份有限公司 用于控制蚀刻工艺的系统及方法
CN107924855B (zh) * 2015-09-18 2022-04-05 科磊股份有限公司 用于控制蚀刻工艺的系统及方法
CN111128781A (zh) * 2019-12-27 2020-05-08 Tcl华星光电技术有限公司 测量金属完全蚀刻时间的方法及系统、存储介质

Also Published As

Publication number Publication date
WO2002065511A2 (en) 2002-08-22
KR100847368B1 (ko) 2008-07-21
AU2002240097A1 (en) 2002-08-28
WO2002065511A3 (en) 2003-03-20
JP2004524685A (ja) 2004-08-12
GB2393852A (en) 2004-04-07
US20050098535A1 (en) 2005-05-12
DE10296328B4 (de) 2010-04-08
CN1258811C (zh) 2006-06-07
US7456110B2 (en) 2008-11-25
KR20030076672A (ko) 2003-09-26
GB0319682D0 (en) 2003-09-24
GB2393852B (en) 2005-04-13
TWI247332B (en) 2006-01-11
DE10296328T5 (de) 2004-04-15
JP4191484B2 (ja) 2008-12-03

Similar Documents

Publication Publication Date Title
CN1258811C (zh) 控制蚀刻选择性的方法和装置
Butler et al. Supervisory run-to-run control of polysilicon gate etch using in situ ellipsometry
CN101288163B (zh) 用于处理控制之产品相关之反馈
Qin et al. Semiconductor manufacturing process control and monitoring: A fab-wide framework
KR101530098B1 (ko) 금속 게이트 구조에 대한 다층/다중입력/다중출력(mlmimo) 모델의 이용 방법
US6859746B1 (en) Methods of using adaptive sampling techniques based upon categorization of process variations, and system for performing same
KR100299635B1 (ko) 반도체웨이퍼제조를모니터하고평가하기위한시스템및방법
CN100352030C (zh) 使用集成度量数据作为前馈数据的方法与装置
US20100228370A1 (en) Method and system for tuning advanced process control parameters
WO2006083919A1 (en) Iso/nested control for soft mask processing
US8429569B2 (en) Method and system for feed-forward advanced process control
CN103715114A (zh) 用于可适性自对准双图案成型的基于序列内测量的过程调谐
JP2008516447A (ja) 利用可能なメトロロジーキャパシティに基づいてメトロロジーサンプリングを動的に調整する方法およびシステム
TWI400740B (zh) 有關未被抽樣的工件之資料表示
US6895295B1 (en) Method and apparatus for controlling a multi-chamber processing tool
CN1196186C (zh) 剥除时间反馈控制以减少剥除后晶体管栅极临界尺寸变化
US7035696B1 (en) Method and apparatus for poly gate CD control
CN1623086A (zh) 使用高产率频谱散射量测法以控制半导体工艺的方法以及执行该方法的系统
US7200459B1 (en) Method for determining optimal photolithography overlay targets based on process performance and yield in microelectronic fabrication
CN107924855B (zh) 用于控制蚀刻工艺的系统及方法
Kurihara et al. Gate CD control considering variation of gate and STI structure
US7473566B1 (en) Method and apparatus for controlling a film formation process with multiple objectives
Rietman Neural Networks in CMOS Manufacturing: Some Examples
CN116848626A (zh) 处理前与处理后衬底样本的匹配

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: GLOBALFOUNDRIES

Free format text: FORMER OWNER: ADVANCED MICRO DEVICES INC.

Effective date: 20100705

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: CALIFORNIA, THE UNITED STATES TO: CAYMAN ISLANDS, BRITISH

TR01 Transfer of patent right

Effective date of registration: 20100705

Address after: Grand Cayman, Cayman Islands

Patentee after: Globalfoundries Semiconductor Inc.

Address before: American California

Patentee before: Advanced Micro Devices Inc.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060607

Termination date: 20190125

CF01 Termination of patent right due to non-payment of annual fee