CN1485853A

CN1485853A - 磁阻式随机存取存储单元的编程方法与编程电路

Info

Publication number: CN1485853A
Application number: CNA021428948A
Authority: CN
Inventors: 邓端理
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2002-09-23
Filing date: 2002-09-23
Publication date: 2004-03-31
Anticipated expiration: 2022-09-23
Also published as: CN1321421C

Abstract

本发明涉及一种磁阻式随机存取存储单元的编程方法，首先提供具有一第一阻抗区以及一第二阻抗区的编程线，第二阻抗区的阻抗值小于第一阻抗区，且磁阻式随机存取存储单元与第一阻抗区的距离小于第二阻抗区。接着，提供编程电流流经编程线以产生磁场，并于第一阻抗区产生热量以加热磁阻式随机存取存储单元而降低磁阻式随机存取存储单元转换导通状态时所需的磁场。最后，利用磁场改变磁阻式随机存取存储单元的导通状态。

Description

磁阻式随机存取存储单元的编程方法与编程电路

技术领域

本发明涉及一种磁阻式随机存取存储器电路，特别涉及一种磁阻式随机存取存储单元的编程方法与编程电路，利用升高磁阻式随机存取存储单元的温度以降低编程时所需的磁场。

背景技术

磁阻式随机存取存储器(Magnetic Random Access Memory，以下简称为MRAM)是一种金属磁性材料，其抗辐射性比半导体材料要高出许多，属于非挥发性存储器(Non-volatile Random Access Memory)，与动态随机存取存储器(DRAM)或者静态随机存取存储器(SRAM)材料不同，当电脑断电、关机的时候，仍然可以保持记忆性。

MRAM属于非挥发性存储器，是以磁电阻特性储存已录信息，具有低耗能、非挥发、永久特性。其运作的基本原理与在硬盘上存储数据一样，数据以磁性的方向为依据，存储为0或1，所储存的数据具有永久性，直到被外界的磁场影响之后，才会改变这个磁性数据。

图1是显示传统MRAM阵列的架构图。MRAM单元10A及10B的顶部耦接于位元线B_n，而其底部耦接于数据线12。晶体管14的栅极耦接于字元线(W_m，W_m+1)，源极接地，而其漏极分别耦接于对应的数据线12。用以写入数据的编程线(16A、16B)与数据线12之间具有一绝缘层13，用以隔离编程线16A、16B与数据线12。

图2A及图2B显示MRAM单元10的详细结构图。电流可垂直由一电磁层102通过绝缘层104流过(或穿过)另一电磁层106。电磁层102的磁轴方向可受其他磁场的影响而变化，而电磁层106的磁轴方向固定，其磁轴方向分别如图2A及图2B的标号108A及108B所示。当电磁层102与电磁层106的磁轴方向为同一方向时(如图2A所示)，MRAM单元会有低电阻的情况，而当电磁层102与电磁层106为不同方向时，则MRAM单元便会有具有高电阻的特质。参阅图1，电磁层104的磁轴方向是利用编程线10A、16B所产生的磁场、并结合位元线产生的磁场而改变。

各MRAM单元的自旋反转磁场是由流经位元线B_n与编程线的电流磁场所共同合成的。经由此动作则只有被选择的MRAM单元的磁轴会进行反转，而得以顺利进行记录的动作。至于未被选择的存储单元部分，则只有位元线或是编程线的其中之一者会被施加电流磁场，因此无法形成足够的反转磁场，所以无法进行信息写入动作。

上述位元线与编程线的电流所产生的总磁场强度必须够大才能够使得MRAM阵列正常执行编程动作。参见图3，图3是显示位元线与编程线所提供的磁场与MRAM切换条件的关系图。横向磁场H_t是由位元线的电流所提供，而纵向磁场H₁是由编程线的电流所提供，而在没有横向，磁场H_t的情况下，纵向磁场H₁为H₀时，将导致MRAM单元切换其导通程度。若有横向磁场H_t的存在，此时使MRAM单元切换的临界值将降低，因此，施加较H₀小的纵向磁场H₁即可使MRAM单元切换其导通状态。

在虚线所形成的区域A中，MRAM单元呈第一导通状态(以高阻抗为例)，而在区域A以外的部分，MRAM单元将受到磁场的影响而切换为另一导通状态(以低阻抗为例)。

在读取MRAM数据时，以MRAM单元10A为例，此时字元线W_m导通晶体管14，而根据MRAM单元10A的导通状态，即可决定位元线所提供的电流是否能够经由MRAM单元10A、晶体管14而流至接地点，从而读取MRAM单元10A所储存的数据。

在写入步骤中，与电流截面中心的距离以及电流量决定了磁场的强度，位于MRAM单元的磁场强度是否足够，将影响整个MRAM阵列编程的正确性。然而，在集成电路的尺寸缩小以及操作电流降低的趋势下，要在较小尺寸的MRAM单元以较低编程电流来写入数据时，显得相当的困难，再者，较小线宽的导线将限制其传导的电流量，使得所产生的磁场强度不够，显示传统的MRAM架构需要改进以增加编程电流所产生磁场的编程效能。

发明内容

有鉴于此，为了解决上述问题，本发明主要目的在于提供一种磁阻式随机存取存储单元的编程方法与电路，能够有效提高编程电流于MRAM单元处所产生的磁场。

本发明的另一目的在于提供一种磁阻式随机存取存储单元的编程方法与电路，当执行编程程序时，通过用以产生磁场的编程电流流经编程线时所产生的热能加热磁阻式随机存取存储单元，借以降低切换磁阻式随机存取存储单元导通状态时所需的外加磁场。

为达到上述的目的，本发明提出一种磁阻式随机存取存储单元的编程方法，首先提供具有一第一阻抗区以及一第二阻抗区的编程线，第二阻抗区的阻抗值小于第一阻抗区，且磁阻式随机存取存储单元与第一阻抗区的距离小于第二阻抗区。接着，提供编程电流流经编程线以产生磁场，并于第一阻抗区产生热量以加热磁阻式随机存取存储单元而降低磁阻式随机存取存储单元转换导通状态时所需的磁场。最后，利用磁场改变磁阻式随机存取存储单元的导通状态。

再者，本发明提出一种磁阻式随机存取存储器电路，包括以下元件。磁阻式存储单元具有固定磁轴层、自由磁轴层，以及设置于固定磁轴层以及自由磁轴层之间的绝缘层。位元线是以一既定方向配置并耦接于自由磁轴层，用以产生第一磁场。数据线是耦接于固定磁轴层。开关装置是耦接于数据线以及接地点之间，并具有控制栅。编程线是用以产生第二磁场，具有第一阻抗区以及第二阻抗区，第二阻抗区的阻抗值小于第一阻抗区，且第一阻抗区与磁阻式存储单元的距离小于第二阻抗区。第二绝缘层是设置于贾料线以及编程线之间。字元线是耦接于控制栅，用以提供信号以导通开关装置，使得第一磁场以及第二磁场改变自由磁轴层的磁轴方向，致使磁阻式存储单元的导通状态改变。

再者，本发明提出一种磁阻式随机存取存储器电路，包括以下元件。磁阻式存储单元具有固定磁轴层、自由磁轴层，以及设置于固定磁轴层以及自由磁轴层之间的绝缘层。位元线是耦接自由磁轴层。数据线是耦接于同定磁轴层，具有第一端点、第二端点、第一阻抗区以及第二阻抗区，第二阻抗区的阻抗值小于第一阻抗区，且第一阻抗区与磁阻式存储单元的距离小于第二阻抗区。开关装置是耦接于第一端点以及一接地点之间，并具有控制栅。字元线是耦接于控制栅，用以提供信号以导通开关装置。编程线是耦接于第二端点，用以提供编程电流。当开关装置导通时，编程电流流经数据线，并经由开关装置而流至接地点，而编程电流流经上述数据线时所产生的磁场改变自由磁轴层的磁轴方向，使得磁阻式存储单元的导通状态由第一导通状态改变为第二导通状态。

附图说明

为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合附图作详细说明如下：

图1是显示传统MRAM阵列的架构图；

图2A及图2B是显示MRAM单元10的详细结构图；

图3是显示位元线与编程线所提供的磁场与MRAM切换条件的关系图；

图4是显示根据本发明第一实施例所述的磁阻式随机存取存储器(MRAM)电路的架构图；

图5是显示编程线46A的平面图；

图6A是显示编程线46A的高阻抗区沿线段AA’的顶视剖面图；

图6B是显示编程线46A的高阻抗区沿线段BB’的侧视剖面图；

图7是显示编程线46A的高阻抗区沿线段AA’的顶视剖面图；

图8是显示编程线46A与编程线的高阻抗区沿线段BB’的侧视剖面图；

图9是显示根据本发明第二实施例所述的磁阻式随机存取存储器(MRAM)电路的架构图；

图10是显示数据线64的平面图；

图11A是显示数据线64的高阻抗区66沿线段CC’的顶视剖面图；

图11B是显示数据线64的高阻抗区66沿线段DD’的侧视图；

图12是显示数据线64的高阻抗区66沿线段CC’的顶视剖面图；

图13是显示数据线64的高阻抗区66沿线段DD’的侧视图。

具体实施方式

根据本发明实施例所述的磁阻式随机存取存储器电路，其增进磁场效能的方式是通过用以产生磁场的编程电流流经编程线时所产生的热能加热磁阻式随机存取存储单元，从而降低切换磁阻武随机存取存储单元导通状态时所需的外加磁场。

当电流流经导线时会产生热，另外，较高的环境温度能够提高磁阻式随机存取存储单元的活化能，因此以较小的磁场即可改变其导通状态，此为本发明所运用的原理。以下将介绍本发明将上述原理应用于磁阻式随机存取存储器电路的实际例子。

第一实施例

图4是显示根据本发明第一实施例所述的磁阻式随机存取存储器(MRAM)电路的架构图。磁阻式存储单元40A及40B(或称磁性通道接面单元)的内部结构如图2A所示，具有固定磁轴层106、一自由磁轴层102，以及设置于固定磁轴层106以及自由磁轴层102之间的绝缘层(magnetictunneling junction)104，而磁阻式存储单元40A及40B的磁阻(magneto-resistance)是由固定磁轴层106以及自由磁轴层102的磁轴方向所决定。当自由磁轴层102与固定磁轴层106的磁轴方向为同一方向时，MRAM单元会有低电阻的情况，而当自由磁轴层102与固定磁轴层106为不同方向时，则MRAM单元便会有具有高电阻的特质。

MRAM单元40A及40B的自由磁轴层102是电性连接于以一既定方向配置的位元线Bn，而MRAM单元40A及40B的固定磁轴层106是分别电性连接于数据线42A及42B。数据线42A及42B与MRAM单元40A及40B的固定磁轴层106接触的区域为抗强磁(anti-ferromagnetic)层，其材质可为铂锰合金(PtMn)或镍锰合金(NiMn)，用以固定上述固定磁轴层106的磁轴方向。而用以写入数据的编程线(46A、46B)与数据线42A及42B之间具有一绝缘层43，利用绝缘层43，可隔离编程线46A、46B与数据线42A及42B。晶体管44A及44B的栅极耦接于字元线(W_m，W_m+1)，源极接地，而其漏极分别耦接于对应的数据线42A及42B。

另外，根据本发明实施例，位元线B_n包括一高阻抗区50，其阻抗高于位元线Bn其他部分的阻抗，因此电流流经此区域时将产生较高的热能。再者，编程线46A、46B同样具有一高阻抗区52，其阻抗高于编程线其他部分的阻抗，因此电流流经此区域时将产生较高的热能。高阻抗区50与高阻抗区52分别位于位元线B_n，与编程线46A、46B最接近MRAM单元的处附近，约为投影位置。

图5是显示编程线46A的平面图。在此以编程线46A为例，而位元线B_n与编程线46B的高阻抗区结构可同理通用上述图示所公开的结构。以下分别以图6A至图6B、图7以及图8显示上述高阻抗区的结构，其中图6A至图6B是利用特定的材质形成上述高阻抗区；图7与第8图是利用改变上述高阻抗区的形状以产生高阻抗的效果。

第一例

图6A是显示编程线46A的高阻抗区沿线段AA’的顶视剖面图。如图6A所示，高阻抗区50的材料采阻抗相对于位元线BN其他部位较高的材料，例如铂锰合金(PtMn)、铱锰合金(IrMn)、钨(W)、氮化钽(TaN)或钛等。标号54所标示的区域为不良导热层，其材质可为氧化铝(AlOx)，硅气化物(SiOx)，氮硅化物(SiNx)或聚合物等。在此设置不良导热层54的目的在于防止电流所产生的热能经由导线的两侧散逸而降低加热MRAM单元的效果。

图6B是显示编程线46A的高阻抗区50沿线段BB’的侧视剖面图。同样的，不良导热层54是设置于高阻抗区50的顶部，而高阻抗区50未设置不良导热层54的面是朝向MRAM单元。因此，大部分电流所产生的热能皆朝MRAM单元传导。因此提高加热的效果。

第二例

图7是显示编程线46A的高阻抗区沿线段AA’的顶视剖面图。如图7所示，编程线46A于高阻抗区5，内的线宽明显变小，并于其两侧填满不良导热层54。由于导线的阻抗与其截面积成反比，因此编程线46A于高阻抗区50内的阻抗明显增加。

另外，于高阻抗区50的顶合同样设置不良导热层54，而高阻抗区50未设置不良导热层54的面是朝向MRAM单元。

因此，大部分电流所产生的热能皆朝MRAM单元传导。因此提高加热的效果。

第三例

图8是显示编程线46A与编程线的高阻抗区沿线段BB’的侧视剖面图。如图8所示，导线46A于高阻抗区50内的厚度明显变小，并于因为厚度变小所产生的空间填满不良导热层54。由于导线阻抗与截面积成反比，因此导线46A于高阻抗区50内的阻抗明显增加。高阻抗区50未设置不良导热层54的面是朝向MRAM单元。因此，大部分电流所产生的热能皆朝MRAM单元传导。因此提高加热的效果。

上述第一例至第三例所公开的提高电阻方法可依实际需求而合并使用，使得高阻抗区50阻抗增加的效果更为明显，例如于高阻抗区50的导线采高阻抗的材质，并设计成较薄且较窄的导线。而不良导热层54配置的原则为环绕于高阻抗区5。未朝向MRAM单元之处，使得导线所产生的热能仅能朝MRAM单元传导或对流。

参阅图4，当要于MRAM单元40A写入数据时，此时存储阵列的周边电路选取位元线Bn以及编程线46A。由于此时流经位元线Bn以及编程线46A的电流所产生的热将加热MRAM单元40A，使其活化能提高，因此于MRAM单元40A所产生的总磁场较容易导致MRAM单元40A的自由磁轴层102反转，使得此时MRAM单元40A的导通状态由高阻抗状态改变为低阻抗状态，或由低阻抗状态改变为高阻抗状态，而不同的阻抗状态将影响磁阻式随机存取存储单元的读取结果，达到写入数据的目的。

第二实施例

图9是显示根据本发明第二实施例所述的磁阻式随机存取存储器(MRAM)电路的架构图，磁阻式存储单元60的内部，具有固定磁轴层106、自由磁轴层102，以及设置于固定磁轴层106与自由磁轴层102之间的绝缘层104。其动作及特性与第一实施例相同，在此不予赘述。固定磁轴层106设置于抗强磁层(anti-ferromagnetic)62上，利用固定磁轴层106与抗强磁层62接触面的作用，使得上述固定磁轴层106的磁轴方向得以固定。

MRAM单元60的自由磁轴层102电性连接于以一既定方向配置的位元线Bn。MRAM单元60的固定磁轴层106是电性连接于抗强磁层62，而抗强磁层62是设置于数据线64的导电基板642上，用以固定上述固定磁轴层106的磁轴方向。导电基板642是设置于抗强磁层62以及高导磁元件66之间以避免导磁元件66的磁轴被抗强磁层62所固定，导电基板642的材料可为铝、铜或镍铁铬合金。

再者，数据线64可为MRAM单元的一部分，例如与抗强磁层62一体成型，或者是位于固定磁轴层、抗强磁层或其他金属材料之下。数据线64的尺寸相较于磁阻式随机存取存储单元最宽的部分米说，并不会太大。当电流流经数据线64时，会产生磁场。由于自由磁轴层102与数据线64的距离仅为几个埃(angstrom)，因此能够接收到很大的磁场。

再者，数据线64包括一高阻抗区66，其阻抗高于数据线64其他部分的阻抗，因此电流流经此区域时将产生较高的热能。高阻抗区66是位于数据线64最接近MRAM单元的处附近，约为投影位置。

图10是显示数据线64的平面图。以下分别以图11A至图11B、图12以及图13显示上述高阻抗区的结构，其中图11A至图11B是利用特定的材质形成上述高阻抗区；图12与图13是利用改变上述高阻抗区的形状以产生高阻抗的效果。

第一例

图11A是显示数据线64的高阻抗区66沿线段CC’的顶视剖面图。如图11A所示，高阻抗区66的材料采阻抗相对于数据线64其他部位较高的材料，例如铂锰合金(PtMn)、铱锰合金(IrMn)、钨(W)、氮化钽(TaN)或钛等。标号68所标示的区域为不良导热层，其材质可为氧化铝(AlOx)，硅氧化物(SiOx)，氮硅化物(SiNx)或聚合物等。在此设置不良导热层68的目的在于防止所产生的热能由导线的两侧散逸而降低加热MRAM单元的效果。

图11B是显示数据线64的高阻抗区66沿线段DD’的侧视剖面图。同样的，不良导热层68是设置于高阻抗区66的顶部，而高阻抗区66未设置不良导热层68的面是朝向MRAM单元。因此，大部分电流所产生的热能皆朝MRAM单元传导，以提高加热的效果。

第二例

图12是显示数据线64的高阻抗区66沿线段CC’的顶视剖面图。如图12所示，数据线64于高阻抗区66内的线宽明显变小，并于其两侧填满不良导热层68。由于导线阻抗与截面积成反比，固此数据线64于高阻抗区66内的阻抗明显增加。

另外，于高阻抗区66的顶部同样设置不良导热层68，而高阻抗区66未设置不良导热层68的面是朝向MRAM单元。大部分电流所产生的热能皆朝MRAM单元传导，因此提高加热的效果。

第三例

图13是显示数据线64的高阻抗区沿线段DD’的侧视剖面图。如图13所示，数据线64于高阻抗区66内的厚度明显变小，并于因为厚度变小所产生的空间填满不良导热层68。由于导线阻抗与截面积成反比，因此数据线64于高阻抗区66内的阻抗明显增加。高阻抗区66未设置不良导热层68的面是朝向MRAM单元。因此，大部分电流所产生的热能皆朝MRAM单元传导。所以，提高加热的效果。

上述第一例至第三例所公开的提高电阻方法可依实际需求而合并使用，使得高阻抗区66阻抗增加的效果更为明显，例如于高阻抗区66的导线采高阻抗的材质，并设计成较薄且较窄的导线。而不良导热层68配置的原则为环绕于高阻抗区66未朝向MRAM单元之处，使得导线所产生的热能仅能朝MRAM单元传导或对流。

由于电流流经贸料线时对MRAM单元加热的效果，相较于常见技术，在本发明的架构下，仅需少量的编程电流I_W即可改变自由磁轴层102的磁轴方向，因此达到省电的效果。

参阅图9，晶体管69的栅极是分别耦接于以垂直上述既定方向配置的字元线W_m，源极耦接于接地点。晶体管68的漏极耦接于数据线64的一端620。编程线PL耦接于数据线62的一端622，用以提供编程电流I_W。

当要于MRAM单元60写入数据时，此时存储阵列的周边电路选取编程线PL以及字元线W_m，因此晶体管69导通，编程线PL所提供的编程电流I_W流经数据线64，并经由导通的晶体管68而流至接地点。此时，编程电流I_W流经数据线64时所产生的磁场改变自由磁轴层102的磁轴方向，使得MRAM单元60的导通状态由高阻抗状态改变为低阻抗状态，或由低阻抗状态改变为高阻抗状态，而不同的阻抗状态将影响磁阻式随机存取存储单元的读取结果，达到写入数据的目的。在此，位元线B_n为浮接(floating)，因为由编程线PL所提供的编程电流I_W在根据本实施例所公开的架构下，已足够产生够大的磁场以改变MRAM单元的导通状态。

根据本发明实施例所述的磁阻式随机存取存储单元的编程方法与编程电路，是利用执行编程步骤时编程电流所产生的热来加温磁阻式随机存取存储单元，使其较容易切换导通状态，因此可适度减少编程时所需的编程电流，达到省电的效果。再者，加热的效果仅于执行编程步骤时才会发生，因此在读取磁阻式随机存取存储单元所储存的数据时，不会因为磁阻式随机存取存储单元过热而导致数据流失，巧妙的利用令人头痛的热减少于磁阻式随机存取存储单元写入数据时所需的电流量。

虽然本发明已以较佳实施例公开如上，然其并非用于限定本发明，任何本领域的普通技术人员，在不脱离本发明的精神和范围内，可作一些等效变化和变动，因此本发明的保护范围以权利要求为准。

Claims

1.一种磁阻式随机存取存储单元的编程方法，其特征在于，上述磁阻式随机存取存储单元具有一固定磁轴层、一自由磁轴层、以及设置于上述固定磁轴层以及自由磁轴层之间的一第一绝缘层，上述方法包括下列步骤：

提供一编程线，具有一第一阻抗区以及一第二阻抗区，其中上述第二阻抗区的阻抗值小于上述第一阻抗区，且上述磁阻式随机存取记，隐单元与上述第一阻抗区的距离小于上述第二阻抗区；

提供一编程电流流经上述编程线以产生磁场，并于上述第一阻抗区产生热量以加热上述磁阻式随机存取存储单元而降低上述磁阻式随机有取记，隐单元转换导通状态时所需的磁场；以及

利用上述磁场改变上述磁阻式随机存取存储单元的导通状态。

2.如权利要求1所述的磁阻式随机存取存储单元的编程方法，其特征在于构成上述第一阻抗区材料的阻抗大于构成上述第二阻抗区材料的阻抗。

3.一种磁阻式随机存取存储单元编程电路，具特征在于，它包括：

一磁阻式存储单元，具有一固定磁轴层、一自由磁轴层，以及设置于上述固定磁轴层以及自由磁轴层之间的一第一绝缘层，上述磁阻式存储单元具有一第一导通状态；

一位元线，以一既定方向配置并耦接于上述自由磁轴层，用以产生一第一磁场；

一数据线，耦接于上述固定磁轴层；

一开关装置，耦接于上述数据线以及一接地点之间，并具有一控制栅；

一编程线，用以产生一第二磁场，上述编程线具有一第一阻抗区以及一第二阻抗区，其中上述第二阻抗区的阻抗值小于上述第一阻抗区，且上述第一阻抗区与上述磁阻式存储单元的距离小于上述第二阻抗区；

一第二绝缘层，设置于上述数据线以及编程线之间；以技

一字元线，以垂直上述既定方向配置，并耦接于上述控制栅，用以提供一信号以导通上述开关装置，使得上述第一磁场以及第二磁场改变上述自由磁轴层的磁轴方向，致使上述磁阻式存储单元的导通状态由上述第一导通状态改变为一第二导通状态。

4.如权利要求3所述的磁阻式随机存取存储单元编程电路，其特征在于所述的第一阻抗区的厚度小于上述第二阻抗区。

5.如权利要求3所述的磁阻式随机存取存储单元编程电路，其特征在于所述的第一阻抗区的宽度小于上述第二阻抗区。

6.如权利要求3所述的磁阻式随机存取存储单元编程电路，其特征在于所述的构成上述第一阻抗区材料的阻抗大于构成上述第二阻抗区材料的阻抗。

7.如权利要求3所述的磁阻式随机存取存储单元编程电路，其特征在于所述的位元线还包括上述第一阻抗区以及第二阻抗区，且上述第一阻抗区与上述磁阻式存储单元的距离小于上述第二阻抗区。

8.如权利要求7所述的磁阻式随机存取存储单元编程电路，其特征在于所述的编程线与位元线还包括一非导热层，设置于未正对于上述磁阻式随机存取存储单元的表面。