CN1482676A - 具备过电压保护功能的集成电路承载基板及其制造方法 - Google Patents

具备过电压保护功能的集成电路承载基板及其制造方法 Download PDF

Info

Publication number
CN1482676A
CN1482676A CNA021431329A CN02143132A CN1482676A CN 1482676 A CN1482676 A CN 1482676A CN A021431329 A CNA021431329 A CN A021431329A CN 02143132 A CN02143132 A CN 02143132A CN 1482676 A CN1482676 A CN 1482676A
Authority
CN
China
Prior art keywords
substrate
variable
resistance material
conductor layer
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA021431329A
Other languages
English (en)
Inventor
李俊远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inpaq Technology Co Ltd
Original Assignee
Inpaq Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inpaq Technology Co Ltd filed Critical Inpaq Technology Co Ltd
Priority to CNA021431329A priority Critical patent/CN1482676A/zh
Publication of CN1482676A publication Critical patent/CN1482676A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种具备过电压保护功能之集成电路承载基板，使得在一基板上便可以同时提供多个过电压保护组件，直接对集成电路芯片提供保护，而不需如同以往必须在印刷电路板上分别对各I/O端口装设保护装置，以保护集成电路不受过电压干扰或破坏，使得设计电路的成本降低、节省有限的空间，也使得设置保护装置之单位成本下降。

Description

具备过电压保护功能的集成电路承载基板及其制造方法
发明领域
本发明涉及一种具备过电压保护功能的集成电路承载基板，特别是在一基板上同时提供多个过电压保护装置的结构。
背景技术
现有技术的过电压保护组件，是在印刷电路板中，针对集成电路组件的需要，个别设置过电压保护组件于I/O端口附近，以提供对于IC内部电路的保护，只是这种设计必须对于每一需要保护的集成电路组件设置适当过电压保护组件，因此必须从电路的需求设计保护电路，以避免因为出现浪涌脉冲，使得集成电路组件受到破坏。
请参照图1a，该图为现有技术的IC基板的俯视图，其中在基板(12)上配置有多个电极端(11)以及一接地端(13)，再以焊锡焊接的方式将集成电路组件(10)焊接在该多个电极端与接地端上。图1b则是现有技术的IC基板的剖面图，从该图中我们可以清楚地了解各导线之间的关系。由于这种结构并无法提供过电压之保护功能，使得该集成电路组件可能无法有效地承受浪涌脉冲能量，造成集成电路组件不可恢复之损害。
为了保护集成电路组件，许多过电压保护组件装置不断地被提出。但是该过电压保护装置都必须在集成电路组件制造完成并配置到印刷电路板后，依据实际之需要，而分别在印刷电路板上之I/O端口附近设置，以对集成电路组件提供过电压保护。因此，这种设计具有设计成本高、占据印刷电路板空间、以及不能提供集成电路组件全面保护之缺点。
因此，有需要研究出一种具有过电压保护功能的集成电路承载基板，可以同时提供多个或全面性过电压保护装置，以解决现有技术无法提供过电压保护或者必须在印刷电路板上装设过电压保护装置之不便。本发明提供一种具有过电压保护功能的集成电路承载基板，以满足此一需求。
发明概述
本发明的一个目的，在于提供一种具有过电压保护功能的集成电路承载基板及其制造方法，使得集成电路组件在出现过电压浪涌脉冲之情形下可以受到保护。
本发明的另一目的，在于提供一种具有过电压保护功能的集成电路承载基板及其制造方法，其中地线设置在底部，可以节省空间并降低成本。
本发明的又一目的，在于使一基板可以同时提供多个过电压保护装置，如此可以节省设计成本、节省有限空间，以及降低IC电路设置保护装置所需的单位成本。
本发明的又一目的，在于提供一种具有过电压保护功能的集成电路承载基板及其制造方法，该基板可以设计成各种IC封装方式，如双列直插式(DIP)及表面安装式(SMD)等。
本发明的又一目的，在于提供一种具有过电压保护功能的集成电路承载基板及其制造方法，其中，在IC封装完成后，再加入保护电路。
为实现本发明之上述目的，本发明提出一种具有过电压保护功能的集成电路承载基板，包含：一基板；一接地导体层，用以形成接地端，该接地端配置于该基板下表面，贯穿延伸至该基板之上表面，其中在该基板之上表面露出一个或多个端点；一个或多个可变电阻材料层，该可变电阻材料层配置在该接地导体层所露出的各端点上，并与各接地导体层彼此相连接；以及多个导体层，用以形成电极端，各导体层配置在该基板上，并延伸覆盖各可变电阻材料层，与各可变电阻材料层彼此相连接。在实际的应用上基板可以是陶瓷基板或印刷电路板(PCB)。
本发明提供另一种具备过电压保护功能的集成电路承载基板，包含：一基板；一个或多个可变电阻材料层，该可变电阻材料层是配置在该基板之下表面；一接地导体层，用以形成接地端，该接地端是配置于该基板下表面，延伸覆盖各可变电阻材料层，并与各可变电阻材料层连接；以及多个导体层，用以形成电极端，各导体层是配置在基板上表面，并贯穿基板而延伸至其下表面，以与各可变电阻材料层彼此相连接。
本发明提供又一种具备过电压保护功能的集成电路承载基板，包含：一基板；一接地导体层，用以形成接地端，该接地端是配置于该基板下表面；一个或多个可变电阻材料层，该可变电阻材料层贯穿该基板并与该接地导体层彼此相连接；以及多个导体层，用以形成电极端，各导体层是配置在该基板上表面，并覆盖各可变电阻材料层上以与各可变电阻材料层彼此相连接。
本发明提供又一种具备过电压保护功能之集成电路承载基板，包含：一第一基板；一个或多个接地导体层，用以形成接地端，该接地端是配置于该第一基板下表面，并贯穿该第一基板而延伸至其上表面，由此在该第一基板之上表面露出一个或多个端点；一个或多个可变电阻材料层，该可变电阻材料层是配置在该接地导体层所露出之各端点上，并与各接地导体层彼此相连接；多个第一导体层，各导体层是配置在该基板上，并覆盖各可变电阻材料层以与各可变电阻材料层彼此相连接，而该多个第一导体层贯穿该第一基板，并于该第一基板之上下表面露出端点；一第二基板，该第二基板是配置在第一基板上表面；以及多个第二导体层，用以形成电极端，其贯穿第二基板，并与第一基板之第一导体层彼此相连接，且于第二基板之上表面露出端点。
本发明提供又一种具备过电压保护功能的集成电路承载基板，包含：一第一基板；多个第一导体层，各第一导体层是配置在该第一基板上，并贯穿该第一基板而在该第一基板上表面及下表面露出端点；一第二基板，该第二基板是配置在第一基板上方；多个第二导体层，各第二导体层贯穿第二基板，在该第二基板之上表面及下表面露出端点，其下表面端点与第一基板之上表面端点彼此相连接；一接地导体层，用以形成接地端，该接地端是配置于该第二基板下表面；一个或多个可变电阻材料层，各可变电阻材料层贯穿第二基板，以便其下部与该接地导体层相连接，其上部是在第二基板上表面露出端点；一第三基板，该第三基板配置在第二基板上表面；以及多个第三导体层，用以形成电极端，其贯穿该第三基板使其下部端点分别与该第二基板之第二导体层与该接地导体层彼此相连接，且在第三基板之上表面露出端点。
在本发明之具备过电压保护功能的集成电路承载基板中。该可变电阻材料层可以是非线性电阻材料层。
在本发明之具备过电压保护功能的集成电路承载基板中，该基板的材料可以是陶瓷材料或高分子材料。
在本发明之具备过电压保护功能的集成电路承载基板的一实施例中，该电极端与一芯片连接，其连接是以焊锡球之方式或是以引线焊接之方式实现的。
在本发明之具备过电压保护功能的集成电路承载基板实施例中，进一步包含一保护层，用以减少外界环境所造成之影响。
本发明提供一种具备过电压保护功能的球格阵列式集成电路封装，包含：一球格阵列式集成电路封装；多个接地导体层，用以形成接地端，各接地端是配置在该球格阵列式集成电路封装之表面；一个或多个可变电阻材料层，各可变电阻材料层覆盖在该接地导体层上，并与各接地导体层彼此相连接；以及多个电极端，其中该可变电阻材料层是连接该多个电极端与该多个接地导体层。
本发明还提供一种制造具备过电压保护功能的集成电路承载基板之方法，包含下列步骤：
在一基板上形成一第一导体层以作为接地导体层，其中该第一导体层形成于该基板之下表面并贯穿该基板而延伸至其上表面，由此在该基板之上表面形成一个或多个端点；
在该基板上形成一个或多个可变电阻材料层，其中各可变电阻材料层覆盖在该接地导体层所露出之各端点上，并与各接地导体层彼此相连接；以及
在基板上表面上形成多个第二导体层，以作为上电极，该第二导体层延伸覆盖各可变电阻材料层，与各可变电阻材料层彼此相连接。
本发明还提供一种制造具备过电压保护功能的集成电路承载基板之方法，包含下列步骤：
在一基板上形成一第一导体层以作为上电极，其中该第一导体层形成于该基板之上表面并贯穿至该基板而延伸至其下表面，由此在该基板之下表面形成一个或多个端点；
在该基板形成一个或多个可变电阻材料层，其中各可变电阻材料层配置在该接地导体层所露出之各端点上，并与各接地导体层彼此相连接；以及
在基板上表面形成多个第二导体层，以作为接地导体层，该第二导体层延伸覆盖各可变电阻材料层，与各可变电阻材料层彼此相连接。
本发明还提供一种制造具备过电压保护功能的集成电路承载基板之方法，包含下列步骤：
在一基板上形成一导体层；
蚀刻该导体层，使之形成所需要之形状，以作为接地导体层；
将该基板挖出一个或多个所需要的孔洞；
将该基板反转，并于该孔洞中置入可变电阻材料层；以及
在该导体层之相对侧的基板表面上形成多个上电极，各上电极覆盖各可变电阻材料层。
本发明还提供一种制造具备过电压保护功能的集成电路承载基板之方法，包含下列步骤：
在一第一基板上形成一个或多个接地导体层，以便形成接地端，该接地端贯穿延伸至该第一基板之上表面而配置于该第一基板下表面，由此在该第一基板之上表面露出一个或多个端点；
在该第一基板之上表面上形成一个或多个可变电阻材料层，该可变电阻材料层配置在该接地导体层所露出于该基板之各端点上，并与各接地导体层彼此相连接；
在该第一基板的上表面上形成多个第一导体层，各导体层配置在该基板上，并覆盖各可变电阻材料层，以与各可变电阻材料层彼此相连接，且该多个第一导体层贯穿该第一基板，并在该第一基板之上下表面露出端点；
在一第二基板形成多个第二导体层，用以形成电极端，其贯穿第二基板，并在该第二基板之上表面露出端点；以及
将该第二基板配置在第一基板上表面，其中该第一导体层与第二导体层彼此相互连接。
本发明还提供一种制造具备过电压保护功能的集成电路承载基板之方法，包含下列步骤：
在一第一基板上形成多个第一导体层，各导体层贯穿该第一基板，在该第一基板上表面及下表面露出端点；
在一第二基板形成多个第二导体层，各导体层贯穿第二基板，在该第二基板之上表面及下表面露出端点；
在该第二基板挖孔并置入一个或多个可变电阻材料层，各可变电阻材料层贯穿配置在第二基板，其上部是在第二基板上表面露出端点；
在该第二基板上形成一接地导体层，用以形成接地端，该接地端配置于该基板下表面；
将该第二基板配置于第一基板上，其中该可变电阻材料层之下部与该接地导体层相连接，其下表面端点与该第一基板之上表面端点彼此相连接；
在一第三基板形成多个第三导体层，用以形成电极端，其贯穿第三基板，且在第三基板之上、下表面露出端点；以及
将该第三基板配置于第二基板上，其中各第三导体层分别与可变电阻材料层及第二导体层之上表面端点彼此相连接。
本发明还提供一种制造具备过电压保护功能的球格阵列式集成电路封装之方法，包含：
在一球格阵列式集成电路封装中形成多个接地导体层，用以形成接地端，各接地端配置于该球格阵列式集成电路封装之表面；
在该多个接地导电层上形成一个或多个可变电阻材料层，各可变电阻材料层配置在各接地导体层所露出之各端点上，并与各接地导体层彼此相连接；以及
多个电极端，其中该可变电阻材料层连接该多个电极端与该多个接地导体层。
在本发明上述之方法中的导体层之形成步骤中，可包含下列步骤：于该基板上旋涂光阻剂；以光刻术蚀刻出所需要之形状。
其中光阻剂可以是以清洗之方式除去。
其中基板中孔洞的蚀刻可以是以激光或冲孔之方式实现的。
其中各可变电阻材料层可以填入各孔洞。
其中，该电极端可以是以印刷或金属箔压合之方式形成于该基板上。
本发明上述之方法可进一步包含该电极端与一芯片之连接，其连接是以焊锡球之方式或是以引线焊接之方式实现。
为使本发明的技术内容及特点更易于了解，以下通过较佳实施例并配合附图说明如下。
附图简述
图1a是一现有的集成电路组件配置于基板上之俯视图；
图1b是一现有集成电路组件配置于基板上之剖面图；
图2a、2b及2c是根据本发明一实施例之具备过电压保护功能的集成电路承载基板形成过程之剖面图，图2d及图2e为根据前述实施例之具备过电压保护功能的集成电路承载基板形成过程之俯视图；
图3、图4及图5是根据本发明不同实施例之具备过电压保护功能的集成电路承载基板之剖面图；
图6a、6b及6c是根据本发明一实施例之多层型具备过电压保护功能的集成电路承载基板形成过程之剖面图；
图7a、7b、7c、7d及7e是根据本发明一实施例之具备过电压保护功能之球格阵列式集成电路封装形成过程之剖面图；
图7f是根据本发明一实施例之具备过电压保护功能之球格阵列式集成电路封装之俯视图；
图8a及8b是根据本发明一实施例之多层型具备过电压保护功能的集成电路承载基板形成过程之剖面图；
图9a及图9b是根据本发明之一实施例之具备过电压保护功能的集成电路承载基板之剖面图；以及
图10a、10b、10c、10d、10e及10f是根据本发明一实施例之具备过电压保护功能的集成电路承载基板形成过程之剖面图。
主要组件符号说明
10        集成电路芯片(IC Chip)
11        电极端
12        基板
13        接地端
20，30，40，50，60，70，80，90，100  集成电路芯片(IC Chip)
21，31，41，51，71，91，101          导体层
22，32，42，52，72，92，102          基板
23，33，43，53，63，83，93，103      接地导体层
24，34，44，54，64，74，84，94，104  可变电阻材料层
25，35，45，55，65，75，85，95       保护层
76                第二保护层
611，811          第一导体层
612，812          第二导体层
613               第三导体层
621，821          第一基板
622，822          第二基板
623               第三基板
731，732，733     导体层
本发明的具体实施例说明
以下将参考附图说明本发明的实施例。附图中相同的组件具有相同的参考符号。
图2a、2b及2c是根据本发明一实施例之具备过电压保护功能的集成电路承载基板形成过程之剖面图。如图2a所示，在一基板(22)上形成一第一导体层以作为接地导体层(23)，其中该第一导体层是形成于该基板之下表面并贯穿延伸至该基板之上表面，其中在该基板之上表面形成一或多个端点。如图2b所示，再在该基板形成一或多个可变电阻材料层(24)，其中各可变电阻材料层是配置在该接地导体层所露出之各端点上，并与各接地导体层彼此相连接。另外在基板上表面形成多个第二导体层(21)，以作为上电极。该第二导体层延伸覆盖各可变电阻材料层，与各可变电阻材料层彼此相连接。图2c所示为将集成电路芯片(20)放置在该基板上之剖面图，该芯片以焊锡球与上电极相连接，并加上保护层(25)以防止灰尘及水气进入。为便于理解，图2d是图2a之俯视图，而图2e是图2b之俯视图。
图3则是将集成电路芯片以焊线与上电极相连接的另一种实施例。
图4是根据本发明不同实施例之具备过电压保护功能的集成电路承载基板之剖面图，其包含在一基板(42)上形成一或多个可变电阻材料层(44)，该可变电阻材料层配置在该基板之下表面。一接地导体层(43)是用以形成接地端。该接地端配置在该基板下表面，延伸覆盖各可变电阻材料层，并与各可变电阻材料层连接。多个导体层(41)是用以形成电极端。各导体层是配置在基板上表面，贯穿延伸至基板下表面，并与各可变电阻材料层彼此相连接。
图5显示根据本发明另一种实施例之具备过电压保护功能的集成电路承载基板，其包含在一基板(52)上具有一接地导体层(53)，用以形成接地端，该接地端是配置于该基板下表面。一个或多个可变电阻材料层(54)，该可变电阻材料层是贯穿配置在该基板中，并与该接地导体层彼此相连接。多个导体层(51)是用以形成电极端，各导体层是配置在该基板上表面，覆盖在各可变电阻材料层上，并与各可变电阻材料层彼此相连接。
当出现一浪涌脉冲(surge pulse)时，该浪涌脉冲的能量将会由电极端进入，通过可变电阻材料层到地线。因为该可变电阻材料层是非线性电阻材料及其结构之特性，该能量将可以释放到地线中，而不致对集成电路组件造成破坏，因此达到保护集成电路组件之目的。
图8a及8b是根据本发明一实施例之多层型具备过电压保护功能的集成电路承载基板形成过程之剖面图。如图8a所示，一第一基板(821)上形成有一个或多个接地导体层(83)，用以形成接地端。该接地端是配置于该第一基板下表面，贯穿延伸至该第一基板之上表面，其中在该第一基板之上表面露出一或多个端点。该第一基板(821)之上表面上形成一个或多个可变电阻材料层(84)。该可变电阻材料层是配置在该接地导体层所露出之各端点上，并与各接地导体层彼此相连接；并于该第一基板(821)之上表面上尚形成有多个第一导体层(811)，各导体层(811)是配置在该基板上，并延伸覆盖各可变电阻材料层(84)，与各可变电阻材料层彼此相连接。该多个第一导体层(811)贯穿该第一基板(821)，并在该第一基板(821)之上、下表面露出端点。
如图8b所示，一第二基板(822)上形成多个第二导体层(812)，用以形成电极端，其贯穿第二基板(822)，并在该第二基板(822)之上表面露出端点。该第二基板(822)覆盖在第一基板(821)上表面上。该第一导体层(811)与第二导体层(812)彼此相互连接。而该图将集成电路芯片(80)放置在该基板之配置情形与加上一保护层(85)之情形显示出来。
图6a、6b及6c是根据本发明一实施例之多层型具备过电压保护功能的集成电路承载基板形成过程之剖面图。如图6a所示，在一第一基板(621)形成多个第一导体层(611)。各导体层(611)是配置在该第一基板上，并贯穿该第一基板，在该第一基板上表面及下表面露出端点。一第二基板(622)上形成多个第二导体层(612)。各导体层(612)贯穿第二基板，在该第二基板之上表面及下表面露出端点。接着，在该第二基板(622)上挖孔并置入一个或多个可变电阻材料层(64)。各可变电阻材料层(64)是贯穿配置在第二基板，其上部是在第二基板上表面露出端点。该第二基板(622)上形成一接地导体层(63)，用以形成接地端，该接地端是配置在该基板(622)下表面。在一第三基板(623)上形成多个第三导体层(613)，用以形成电极端，其贯穿第三基板，且在第三基板之上、下表面露出端点。
如图6b所示，该第二基板(622)覆盖于第一基板上，其中该可变电阻材料层之下部是与该接地导体层(63)相连接，其下表面端点与该第一基板(621)之上表面端点彼此相连接。该第三基板(623)覆盖于第二基板(622)上。该第三导体层(613)分别与可变电阻材料层(64)及第二导体层(612)之上表面端点彼此相连接。
图6c所示，集成电路芯片(60)是放置在该第三基板(623)上。该芯片以焊锡球与上电极相连接，并加上保护层(65)以防止灰尘及水气进入。
请注意该可变电阻材料可以是非线性电阻材料。
图7a、7b、7c、7d及7e是根据本发明一实施例之具备过电压保护功能的球格阵列式集成电路封装形成过程之剖面图。图7f是根据本发明一实施例之具备过电压保护功能的球格阵列式集成电路封装之俯视图。
如图7a所示，在一球格阵列式集成电路封装中形成多个接地导体层(731，732，733)，用以形成接地端。这些接地端是配置于该球格阵列式集成电路封装之表面。如图7b所示，在这些接地导电层上形成一个或多个可变电阻材料层(74)。该可变电阻材料层是配置在该接地导体层所露出之各端点上，并与各接地导体层彼此相连接。如图7c所示，多个可变电阻材料层(74)是用以连接电极端(71)与接地导体层(731，732，733)  图7d所示，一第二保护层(76)是配置于该上电极及可变电阻材料层。图7e显示加上焊锡球后之本发明的剖面图。
图9a及图9b是根据本发明之一种具备过电压保护功能的集成电路承载基板之制造过程中之剖面图。
图10a、10b、10c、10d、10e及10f显示根据本发明一实施例之形成过程中、具备过电压保护功能的集成电路承载基板之剖面图。
根据本发明的一个实施例，形成该一具备过电压保护功能的集成电路承载基板包含下列步骤：如图10a所示，首先在一基板(102)，如图10b所示，在该基板以激光或冲孔之方式挖出一个或多个所需要之孔洞。如图10c所示，在该孔洞中置入可变电阻材料层(104)，如图10d所示，在该基板上表面形成多个下电极(103)，这些下电极覆盖各可变电阻材料层(104)，并彼此连接。如图10e所示，在该基板上表面形成多个上电极(101)，这些上电极是覆盖各可变电阻材料层(104)，并彼此连接。该形成上电极及下电极之方法可用印刷之方式或是以金属箔压合之方式。如图10f所示，集成电路芯片(100)形成在该基板(102)后之剖面图。
以上充分说明了本发明之特点及技术内容已，任何本领域技术人员可依据本发明之揭示及教示而作各种不背离本发明精神之替换或修饰。因此本发明之保护范围不应限于所揭示之实施例，而应涵盖这些替换及修饰。

Claims (25)

1.一种具备过电压保护功能的集成电路承载基板，包含：
一基板(22，32)；
一接地导体层(23，33)，用以形成接地端，该接地端是配置于该基板下表面并贯穿该基板而延伸至其上表面，由此在该基板之上表面露出一个或多个端点；
一个或多个可变电阻材料层(24，34)，该可变电阻材料层是配置在该接地导体层所露出之各端点上，并与各接地导体层彼此相连接；以及
多个导体层(21，31)，用以形成电极端，各导体层是配置在该基板上，并覆盖各可变电阻材料层，以与各可变电阻材料层彼此相连接。
2.一种具备过电压保护功能的集成电路承载基板，包含：
一基板(42)；
一个或多个可变电阻材料层(44)，该可变电阻材料层是配置在该基板之下表面；
一接地导体层(43)，用以形成接地端，该接地端是配置于该基板下表面，延伸覆盖各可变电阻材料层，并与各可变电阻材料层连接；以及
多个导体层(41)，用以形成电极端，各导体层是配置在基板上表面，并贯穿基板而延伸至其下表面，以与各可变电阻材料层彼此相连接。
3.一种具备过电压保护功能的集成电路承载基板，包含：
一基板(52)；
一接地导体层(53)，用以形成接地端，该接地端是配置于该基板下表面；
一个或多个可变电阻材料层(54)，该可变电阻材料层贯穿该基板并与该接地导体层彼此相连接；以及
多个导体层(51)，用以形成电极端，各导体层是配置在该基板上表面，并覆盖各可变电阻材料层上以与各可变电阻材料层彼此相连接。
4.一种具备过电压保护功能之集成电路承载基板，包含：
一第一基板(821)；
一个或多个接地导体层(83)，用以形成接地端，该接地端是配置于该第一基板下表面，并贯穿该第一基板而延伸至其上表面，由此在该第一基板之上表面露出一个或多个端点；
一个或多个可变电阻材料层(84)，该可变电阻材料层是配置在该接地导体层所露出之各端点上，并与各接地导体层彼此相连接；
多个第一导体层(811)，各导体层是配置在该基板上，并覆盖各可变电阻材料层以与各可变电阻材料层彼此相连接，而该多个第一导体层贯穿该第一基板，并于该第一基板之上下表面露出端点；
一第二基板(822)，该第二基板是配置在第一基板上表面；以及
多个第二导体层(812)，用以形成电极端，其贯穿第二基板，并与第一基板之第一导体层彼此相连接，且于第二基板之上表面露出端点。
5.一种具备过电压保护功能的集成电路承载基板，包含：
一第一基板(621)；
多个第一导体层(611)，各第一导体层(611)是配置在该第一基板(621)上，并贯穿该第一基板而在该第一基板上表面及下表面露出端点；
一第二基板(622)，该第二基板是配置在第一基板上方；
多个第二导体层(612)，各第二导体层(612)贯穿第二基板，在该第二基板之上表面及下表面露出端点，其下表面端点与第一基板之上表面端点彼此相连接；
一接地导体层(63)，用以形成接地端，该接地端是配置于该第二基板下表面；
一个或多个可变电阻材料层(64)，各可变电阻材料层贯穿第二基板，以便其下部与该接地导体层(63)相连接，其上部是在第二基板上表面露出端点；
一第三基板(623)，该第三基板配置在第二基板上表面；以及
多个第三导体层(613)，用以形成电极端，其贯穿该第三基板使其下部端点分别与该第二基板之第二导体层与该接地导体层彼此相连接，且在第三基板之上表面露出端点。
6.如权利要求1至5中任一项之具备过电压保护功能的集成电路承载基板，其中该可变电阻材料层是非线性电阻材料层。
7.如权利要求1至5中任一项之具备过电压保护功能的集成电路承载基板，其中该基板的材料是陶瓷材料或高分子材料。
8.如权利要求1至5中任一项之具备过电压保护功能的集成电路承载基板，其中该电极端与一芯片连接，其连接是以焊锡球之方式或是以引线焊接之方式实现的。
9.如权利要求1至5中任一项之具备过电压保护功能的集成电路承载基板，进一步包含一保护层，用以减少外界环境所造成之影响。
10.一种具备过电压保护功能的球格阵列式集成电路封装，包含：
一球格阵列式集成电路封装；
多个接地导体层(731，732，733)，用以形成接地端，各接地端是配置在该球格阵列式集成电路封装之表面；
一个或多个可变电阻材料层(74)，各可变电阻材料层覆盖在该接地导体层上，并与各接地导体层彼此相连接；以及
多个电极端(71)，其中该可变电阻材料层是连接该多个电极端(71)与该多个接地导体层(731，732，733)。
11.如权利要求10的具备过电压保护功能的球格阵列式集成电路封装，其中该基板的材料是陶瓷材料或高分子材料。
12.如权利要求10的具备过电压保护功能的球格阵列式集成电路封装，其中该电极端与一芯片连接，其连接是以焊锡球之方式或是以引线焊接之方式实现的。
13.如权利要求10的具备过电压保护功能的球格阵列式集成电路封装，进一步包含一保护层，用以减少外界环境所造成之影响。
14.一种制造具备过电压保护功能的集成电路承载基板之方法，包含下列步骤：
在一基板(22)上形成一第一导体层以作为接地导体层(23)，其中该第一导体层形成于该基板之下表面并贯穿该基板而延伸至其上表面，由此在该基板之上表面形成一个或多个端点；
在该基板上形成一个或多个可变电阻材料层(24)，其中各可变电阻材料层覆盖在该接地导体层所露出之各端点上，并与各接地导体层彼此相连接；以及
在基板上表面上形成多个第二导体层(21)，以作为上电极，该第二导体层延伸覆盖各可变电阻材料层，与各可变电阻材料层彼此相连接。
15.一种制造具备过电压保护功能的集成电路承载基板之方法，包含下列步骤：
在一基板上形成一第一导体层(41)以作为上电极，其中该第一导体层形成于该基板之上表面并贯穿至该基板而延伸至其下表面，由此在该基板之下表面形成一个或多个端点；
在该基板形成一个或多个可变电阻材料层(44)，其中各可变电阻材料层配置在该接地导体层所露出之各端点上，并与各接地导体层彼此相连接；以及
在基板上表面形成多个第二导体层(43)，以作为接地导体层，该第二导体层延伸覆盖各可变电阻材料层，与各可变电阻材料层彼此相连接。
16.一种制造具备过电压保护功能的集成电路承载基板之方法，包含下列步骤：
在一基板(102)上形成一导体层(103)；
蚀刻该导体层(103)，使之形成所需要之形状，以作为接地导体层(103)；
将该基板挖出一个或多个所需要的孔洞；
将该基板反转，并于该孔洞中置入可变电阻材料层(104)；以及
在该导体层之相对侧的基板表面上形成多个上电极(101)，各上电极覆盖各可变电阻材料层(104)。
17.一种制造具备过电压保护功能的集成电路承载基板之方法，包含下列步骤：
在一第一基板(821)上形成一个或多个接地导体层(83)，以便形成接地端，该接地端贯穿延伸至该第一基板之上表面而配置于该第一基板下表面，由此在该第一基板之上表面露出一个或多个端点；
在该第一基板(821)之上表面上形成一个或多个可变电阻材料层(84)，该可变电阻材料层配置在该接地导体层所露出于该基板之各端点上，并与各接地导体层彼此相连接；
在该第一基板(821)的上表面上形成多个第一导体层(811)，各导体层配置在该基板上，并覆盖各可变电阻材料层(84)，以与各可变电阻材料层彼此相连接，且该多个第一导体层(811)贯穿该第一基板(821)，并在该第一基板(821)之上下表面露出端点；
在一第二基板(822)形成多个第二导体层(812)，用以形成电极端，其贯穿第二基板(822)，并在该第二基板(822)之上表面露出端点；以及
将该第二基板(822)配置在第一基板(821)上表面，其中该第一导体层(811)与第二导体层(812)彼此相互连接。
18.一种制造具备过电压保护功能的集成电路承载基板之方法，包含下列步骤：
在一第一基板(621)上形成多个第一导体层(611)，各导体层贯穿该第一基板，在该第一基板上表面及下表面露出端点；
在一第二基板(622)形成多个第二导体层(612)，各导体层贯穿第二基板，在该第二基板之上表面及下表面露出端点；
在该第二基板(622)挖孔并置入一个或多个可变电阻材料层(64)，各可变电阻材料层贯穿配置在第二基板，其上部是在第二基板上表面露出端点；
在该第二基板(622)上形成一接地导体层(63)，用以形成接地端，该接地端配置于该基板下表面；
将该第二基板(622)配置于第一基板上，其中该可变电阻材料层(64)之下部与该接地导体层(63)相连接，其下表面端点与该第一基板之上表面端点彼此相连接；
在一第三基板(623)形成多个第三导体层(613)，用以形成电极端，其贯穿第三基板，且在第三基板之上、下表面露出端点；以及
将该第三基板(623)配置于第二基板(622)上，其中各第三导体层(613)分别与可变电阻材料层(64)及第二导体层之上表面端点彼此相连接。
19.一种制造具备过电压保护功能的球格阵列式集成电路封装之方法，包含：
在一球格阵列式集成电路封装中形成多个接地导体层(731，732，733)，用以形成接地端，各接地端配置于该球格阵列式集成电路封装之表面；
在该多个接地导电层上形成一个或多个可变电阻材料层(74)，各可变电阻材料层配置在各接地导体层所露出之各端点上，并与各接地导体层彼此相连接；以及
多个电极端(71)，其中该可变电阻材料层连接该多个电极端(71)与该多个接地导体层(731，732，733)。
20.如权利要求14至18中任一项之方法，其中导体层之形成步骤中，包含下列步骤：
于该基板上旋涂光阻剂；
以光刻术蚀刻出所需要之形状。
21.如权利要求14至18中任一项之方法，其中光阻剂是以清洗之方式除去。
22.如权利要求14至18中任一项之方法，其中基板中孔洞的蚀刻是以激光或冲孔之方式实现的。
23.如权利要求16或18之方法，其中各可变电阻材料层填入各孔洞。
24.如权利要求14至18中任一项之方法，其中该电极端是以印刷或金属箔压合之方式形成于该基板上。
25.如权利要求14至18中任一项之方法，进一步包含该电极端与一芯片之连接，其连接是以焊锡球之方式或是以引线焊接之方式实现。
CNA021431329A 2002-09-13 2002-09-13 具备过电压保护功能的集成电路承载基板及其制造方法 Pending CN1482676A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA021431329A CN1482676A (zh) 2002-09-13 2002-09-13 具备过电压保护功能的集成电路承载基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA021431329A CN1482676A (zh) 2002-09-13 2002-09-13 具备过电压保护功能的集成电路承载基板及其制造方法

Publications (1)

Publication Number Publication Date
CN1482676A true CN1482676A (zh) 2004-03-17

Family

ID=34148202

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA021431329A Pending CN1482676A (zh) 2002-09-13 2002-09-13 具备过电压保护功能的集成电路承载基板及其制造方法

Country Status (1)

Country Link
CN (1) CN1482676A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100449932C (zh) * 2004-04-28 2009-01-07 雅马哈发动机株式会社 电源组件和使用该组件的电动输送机
CN103680784A (zh) * 2012-09-14 2014-03-26 友望科技有限公司 过电压保护元件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100449932C (zh) * 2004-04-28 2009-01-07 雅马哈发动机株式会社 电源组件和使用该组件的电动输送机
CN103680784A (zh) * 2012-09-14 2014-03-26 友望科技有限公司 过电压保护元件

Similar Documents

Publication Publication Date Title
CN1062377C (zh) 多层穿心式电容器阵列
CN1294651C (zh) 半导体器件
CN1264214C (zh) 具有埋置电容器的电子封装及其制造方法
CN1199268C (zh) 半导体装置及其制造方法
CN1976028A (zh) Esd保护元件
CN1610971A (zh) 具有垂直连接电容器的电子装置及其制造方法
CN1183593C (zh) 半导体装置
CN100337327C (zh) 半导体器件及其制造方法
CN101080958A (zh) 部件内置模块及其制造方法
US20060138610A1 (en) Ball grid array IC substrate with over voltage protection function
CN1497717A (zh) 电路装置及其制造方法
CN1767177A (zh) 半导体器件以及电子设备
CN1512578A (zh) 半导体模块
CN101065842A (zh) 电子元器件及其制造方法
CN1405867A (zh) 半导体片、半导体装置及其制造方法
CN1685509A (zh) 具有背侧面空穴安装电容器的电子封装及其加工方法
CN1531069A (zh) 电子装置及其制造方法
CN1893046A (zh) 半导体器件
CN1428930A (zh) 声表面波装置
CN1479330A (zh) 固体电解电容器及其制造方法
CN1763933A (zh) 印刷电路板与引入其的电路单元
CN1462175A (zh) 分立元件阵列
CN1734757A (zh) 电子回路装置
CN101043793A (zh) 连接装置
CN1805136A (zh) 电路装置及携带设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned