CN1476080A - 动态随机存取存储器单元的形成方法 - Google Patents

动态随机存取存储器单元的形成方法 Download PDF

Info

Publication number
CN1476080A
CN1476080A CNA031786081A CN03178608A CN1476080A CN 1476080 A CN1476080 A CN 1476080A CN A031786081 A CNA031786081 A CN A031786081A CN 03178608 A CN03178608 A CN 03178608A CN 1476080 A CN1476080 A CN 1476080A
Authority
CN
China
Prior art keywords
insulating film
drain region
electrode
intermediate layer
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031786081A
Other languages
English (en)
Other versions
CN1270373C (zh
Inventor
ܥ�ڷ���
徐在范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1476080A publication Critical patent/CN1476080A/zh
Application granted granted Critical
Publication of CN1270373C publication Critical patent/CN1270373C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H10B12/377—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate having a storage electrode extension located over the transistor

Landscapes

  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

公开了一种DRAM(动态随机存取存储器)单元的形成方法，其中蚀刻具有n+掩埋层的半导体衬底以形成用于存储电极的接触孔，并在其内形成具有作为掺杂区的n+掩埋层的垂直结构的MOS晶体管。

Description

动态随机存取存储器单元的形成方法
技术领域
本发明主要涉及一种动态随机存取存储器单元(DRAM cell)的形成方法，更具体地，涉及蚀刻具有n+掩埋层的半导体衬底以形成用于存储电极的接触孔，以及在其中形成具有作为掺杂区的n+掩埋层的垂直结构的MOS晶体管，以进行读和写操作而不会由于漏电流损失电荷的DRAM单元的形成方法。
背景技术
图1a～1e是形成DRAM单元现有方法的剖面图。
参照图1a，在包括定义有源区的器件隔离膜13的半导体衬底11上形成具有栅极电极17的MOS晶体管15。该栅极电极17上面具有硬掩模层19，且其下面具有栅极氧化膜(未示出)。该栅极电极17的侧壁上设置有绝缘膜间隔壁21。
参照图1b，在整个表面上形成第一中间层绝缘膜23然后平面化。
其后，使用存储电极接触掩模通过光刻工艺蚀刻第一中间层绝缘膜23、栅极氧化膜和半导体衬底11，以形成沟槽25。
参照图1c，在整个表面上形成多晶硅衬层(未示出)，然后通过化学机械抛光工艺平面化该多晶硅衬层(liner layer)，以暴露第一中间层绝缘膜23，由此在沟槽25内壁上形成存储电极27。
参照图1d，在整个表面上顺序形成介电膜29和用于平板电极(plateelectrode)的多晶硅层。使用平板电极掩模通过光刻工艺蚀刻用于平板电极的多晶硅层和介电膜29，以形成平板电极31。
参照图1e，在整个表面上形成第二中间层绝缘膜33然后平面化。
其后，使用位线接触掩模通过光刻工艺蚀刻第二中间层绝缘膜33、第一中间层绝缘膜23和栅极氧化膜，以形成位线接触孔。通过填满位线接触孔形成位线35。
根据上面描述的形成DRAM单元的现有方法，漏电流(例如电容器中的漏电流和器件隔离膜间的漏电流)使存储在单元中的数据丢失，导致刷新特性的退化和需要大容量的电容器。
发明内容
本发明的目的是提供一种DRAM单元的形成方法。其中，在用于存储电极的接触孔里形成具有位于半导体衬底上作为掺杂区的n+掩埋层的垂直结构的MOS晶体管，以进行读写操作而不会由于漏电流损失电荷。
为实现上述发明目的，DRAM单元的形成方法包括下列步骤：通过向半导体衬底中注入高浓度杂质形成掩埋层；形成具有第一栅极氧化膜、第一栅极电极、源极区和漏极区的MOS晶体管；在整个表面上形成平整的第一中间层绝缘膜；蚀刻在漏极区上的第一中间层绝缘膜部分、漏极区、和在漏极区下面的半导体衬底部分，以暴露掩埋层，由此形成用于存储电极的接触孔；通过形成其两端分别叠放在漏极区上的第二栅极氧化膜图形以及叠放在第二栅极氧化膜上的第二栅极电极，在该接触孔里形成垂直MOS晶体管；在第二栅极电极上形成存储电极，使其两端分别在漏极区上延伸；在存储电极上形成介电层和平板电极；在整个表面上形成平整的第二中间层绝缘膜；顺序蚀刻第二中间层绝缘膜和在源极区上的第一中间层绝缘膜，以暴露源极区，从而形成位线接触孔；形成通过位线接触孔接触源极区的位线。
附图说明
图1a～1e是形成DRAM单元现有方法的剖面图；
图2a～2g是根据本发明DRAM单元的形成方法的剖面图；
图3是根据本发明的DRAM单元的线路图。
具体实施方式
将参照附图详细解释本发明。
图2a～2g是根据本发明DRAM单元的形成方法的剖面图。
参照图2a，一种高浓度的杂质离子(优选是n-型杂质)被离子-注入到半导体衬底41(优选是p-型衬底)中，以形成n+掩埋层43。n+掩埋层43可以通过外延工艺形成。
参照图2b，对半导体衬底41进行STI(Shallow Trench Isolation，浅沟槽隔离)工艺，以形成定义有源区的器件隔离膜。
其后，在半导体衬底41的有源区上形成具有第一栅极电极47和源极/漏极区的主单元MOS晶体管45。第一栅极电极47上面具有硬掩模层49，且其下面具有栅极氧化膜(未示出)。栅极电极47的侧壁上具有绝缘膜间隔壁51。
现在参照图2c，在整个表面上形成第一中间层绝缘膜53并平面化。
其后，使用存储电极掩模通过光刻工艺蚀刻在主单元MOS晶体管45的漏极区上的第一中间层绝缘膜53部分和半导体衬底41，以形成暴露半导体衬底41和n+掩埋层43的、用于存储电极的接触孔55。
参照图2d，对包括接触孔55的整个表面进行倾斜离子注入，以注入用于控制阈值电压的离子，例如B或者BF2。
其后，通过热氧化工艺在经接触孔55暴露的半导体衬底41和n+掩埋层43的表面上形成氧化膜57。
参照图2e，使用导电层，例如多晶硅层或者金属层，在包括氧化膜57的整个表面上形成第一衬层(未示出)。然后蚀刻第一衬层以暴露第一中间层绝缘膜。其后，蚀刻从接触孔55上部分到漏极区下部分的第一衬层部分，以形成第二栅极电极59。随后蚀刻氧化膜57的暴露部分，以形成第二栅极氧化膜57。
这样完成了包括n+掩埋层43、第二栅极电极59和主单元MOS晶体管45的漏极区的垂直结构的MOS晶体管60的形成过程。
参照图2f，使用多晶硅层在包括第二栅极电极59的整个表面上形成第二衬层(未示出)。然后蚀刻第二衬层，以在接触孔55和第二栅极电极59的内壁表面上形成平板电极61。
其后，在整个表面上顺序形成介电膜63和用于平板电极的多晶硅层(未示出)。使用平板电极掩模通过光刻工艺蚀刻用于平板电极的多晶硅层和介电膜63，以形成平板电极65。
参考图2g，在整个表面上形成第二中间层绝缘膜67。
其后，使用位线接触掩模(未示出)通过光刻工艺蚀刻第二中间层绝缘膜67、第一中间层绝缘膜53和栅极氧化膜，以形成暴露主单元MOS晶体管45的源极区的位线接触孔。然后通过填满该位线接触孔形成位线69。
将参考图3描述根据本发明的半导体器件的工作原理。
在具有平板电极61的图2g的电容器中存储数据“1”的方法如下。
通过施加给字线WL电压首先开启主单元MOS晶体管45，通过经位线BL施加的电压在电容器里存储数据“1”。同时，垂直结构的MOS晶体管60也开启，连接MOS晶体管60漏极的电压Vcore被施加给电容器以存储数据“1”。
即使当存储在存储电极中的数据“1”使主单元MOS晶体管45关闭时，施加给MOS晶体管60的栅极电极的电压仍维持在高电平上。因此，MOS晶体管60被维持在开启的状态，使Vcore不断地施加给电容器。
读出存储在电容器中的数据“1”的方法如下。
通过施加给字线WL的电压开启主单元MOS晶体管45。通过位线读出存储在电容器中的数据“1”。
存储数据“0”的原理同现有方法相同。因为施加给MOS晶体管60的栅极电极的电压维持在低电平，MOS晶体管60被关闭，使MOS晶体管60不影响DRAM单元的工作。
如上所述，根据本发明的方法，蚀刻具有n+掩埋层的半导体衬底以形成用于存储电极的接触孔，并在其中形成具有作为掺杂区的n+掩埋层的垂直结构的MOS晶体管。当数据存储在存储节点时，外电源持续供给电压以防止由于漏电流而导致的电荷损失，改善刷新特性，并降低工作需要的电容值，从而实现器件的高集成度。

Claims (1)

1.一种动态随机存取存储器单元的形成方法，包括步骤：
通过向半导体衬底注入高浓度杂质形成掩埋层；
形成具有第一栅极氧化膜、第一栅极电极、源极区和漏极区的MOS晶体管；
在整个表面上形成平整的第一中间层绝缘膜；
蚀刻在该漏极区上的第一中间层绝缘膜部分、该漏极区和在该漏极区下面的半导体衬底部分以暴露该掩埋层，由此形成用于存储电极的接触孔；
通过形成两端分别叠放在该漏极区上的第二栅极氧化膜图形以及叠放在第二栅极上的第二栅极电极，在该接触孔里形成垂直MOS晶体管；
在第二栅极电极上形成存储电极，使两端分别在该漏极区上延伸；
在该存储电极上形成介电层和平板电极；
在整个表面上形成平整的第二中间层绝缘膜；
顺序蚀刻第二中间层绝缘膜和在该源极区上的第一中间层绝缘膜以暴露该源极区，从而形成位线接触孔；和
形成通过位线接触孔接触该源极区的位线。
CNB031786081A 2002-07-18 2003-06-30 动态随机存取存储器单元的形成方法 Expired - Fee Related CN1270373C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR42087/02 2002-07-18
KR42087/2002 2002-07-18
KR10-2002-0042087A KR100527579B1 (ko) 2002-07-18 2002-07-18 디램(ｄｒａｍ) 셀 형성 방법

Publications (2)

Publication Number Publication Date
CN1476080A true CN1476080A (zh) 2004-02-18
CN1270373C CN1270373C (zh) 2006-08-16

Family

ID=30439331

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031786081A Expired - Fee Related CN1270373C (zh) 2002-07-18 2003-06-30 动态随机存取存储器单元的形成方法

Country Status (3)

Country Link
US (1) US6773985B2 (zh)
KR (1) KR100527579B1 (zh)
CN (1) CN1270373C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012062125A1 (zh) * 2010-11-10 2012-05-18 中国科学院微电子研究所 半导体存储单元、器件及其制备方法
CN111933651A (zh) * 2020-08-13 2020-11-13 锐芯微电子股份有限公司 图像传感器的像素结构及其形成方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8825166B2 (en) 2005-01-21 2014-09-02 John Sasha John Multiple-symptom medical treatment with roving-based neurostimulation
KR101463580B1 (ko) * 2008-06-03 2014-11-21 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP2010219326A (ja) * 2009-03-17 2010-09-30 Elpida Memory Inc 半導体記憶装置及びその製造方法
US8501566B1 (en) * 2012-09-11 2013-08-06 Nanya Technology Corp. Method for fabricating a recessed channel access transistor device
US10164106B2 (en) 2016-12-29 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4876215A (en) * 1987-07-02 1989-10-24 Integrated Device Technology, Inc. Method of making a static ram cell with trench pull-down transistors and buried-layer ground plate

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012062125A1 (zh) * 2010-11-10 2012-05-18 中国科学院微电子研究所 半导体存储单元、器件及其制备方法
CN102468303A (zh) * 2010-11-10 2012-05-23 中国科学院微电子研究所 半导体存储单元、器件及其制备方法
US8927963B2 (en) 2010-11-10 2015-01-06 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor memory cell, device, and method for manufacturing the same
CN102468303B (zh) * 2010-11-10 2015-05-13 中国科学院微电子研究所 半导体存储单元、器件及其制备方法
CN111933651A (zh) * 2020-08-13 2020-11-13 锐芯微电子股份有限公司 图像传感器的像素结构及其形成方法
CN111933651B (zh) * 2020-08-13 2024-01-30 锐芯微电子股份有限公司 图像传感器的像素结构及其形成方法

Also Published As

Publication number Publication date
CN1270373C (zh) 2006-08-16
KR20040008449A (ko) 2004-01-31
KR100527579B1 (ko) 2005-11-09
US20040014329A1 (en) 2004-01-22
US6773985B2 (en) 2004-08-10

Similar Documents

Publication Publication Date Title
CN112864158B (zh) 动态随机存取存储器及其形成方法
US5316962A (en) Method of producing a semiconductor device having trench capacitors and vertical switching transistors
KR100297456B1 (ko) 메모리디바이스에비트를저장,제거및판독하는방법
US9293185B2 (en) Apparatus including a capacitor-less memory cell and related methods
KR100310800B1 (ko) 다이나믹 랜덤 액세스 메모리 디바이스 및 그의 제조 방법
US20170330623A1 (en) Dual gate semiconductor memory device with vertical semiconductor column
CN102169882B (zh) 半导体存储器器件及其制造方法
US5181089A (en) Semiconductor memory device and a method for producing the same
JP2007536737A (ja) ラテラルサイリスタ及びトラッピング層を有するシリコン‐オン‐インシュレータ読み取り‐書き込み不揮発性メモリ
US20080237678A1 (en) On-chip memory cell and method of manufacturing same
US20050202648A1 (en) Memory cells
CN112909001B (zh) 动态随机存取存储器及其形成方法
US4999811A (en) Trench DRAM cell with dynamic gain
KR100814391B1 (ko) 핀 트랜지스터를 포함하는 디램 장치의 구동 방법 및 디램장치
CN113192956B (zh) 动态随机存取存储器及其形成方法
CN1270373C (zh) 动态随机存取存储器单元的形成方法
US6087692A (en) DRAM cell configuration and method for its fabrication
US6902982B2 (en) Trench capacitor and process for preventing parasitic leakage
CN116963498A (zh) 半导体结构及半导体结构的制造方法
US20070020876A1 (en) Integrated circuitry, dynamic random access memory cells, electronic systems, and semiconductor processing methods
KR100861301B1 (ko) 반도체 소자 및 그의 제조방법
KR20170114838A (ko) 수직 반도체 컬럼을 구비한 메모리 소자
US20230127781A1 (en) Production method for semiconductor memory device
KR101024821B1 (ko) 플로팅 바디 트랜지스터를 포함하는 고집적 반도체 장치의 제조 방법
CN116723698A (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060816

Termination date: 20130630