CN116723698A - 半导体结构及其制造方法 - Google Patents

Abstract

本公开实施例涉及半导体领域，提供一种半导体结构及其制造方法，半导体结构的制造方法包括：提供基底，基底包括阵列区，阵列区中包括多个阵列排布的初始有源区和将相邻初始有源区间隔开的隔离结构，阵列区内具有刻蚀停止层，隔离结构贯穿刻蚀停止层；刻蚀隔离结构和初始有源区，直至露出初始有源区下方的刻蚀停止层，以形成字线沟槽，初始有源区被字线沟槽分割为至少两个相邻的有源柱；至少去除字线沟槽底面露出的刻蚀停止层；在字线沟槽底面暴露出的基底上形成外延层，外延层与有源柱的侧面均相接触；对外延层以及有源柱进行重结晶，以形成单晶态的有源区；在字线沟槽内形成字线结构。至少有利于提高字线结构的深度的均一性。

Description

半导体结构及其制造方法

技术领域

本公开实施例涉及半导体领域，特别涉及一种半导体结构及其制造方法。

背景技术

动态随机存储器(dynamic random access memory，DRAM)，是一种高速地、随机地写入和读取数据的半导体存储器，被广泛地应用到数据存储设备或装置中。动态随机存储器包括多个重复的存储单元，每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线(Word line，WL)相连、漏极与位线(Bit Line，BL)相连、源极与电容器相连。字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。

随着半导体器件密度的增加，为了减少栅极占用晶体管的面积，DRAM的字线广泛使用埋入式字线(Buried Wordline)，埋入式字线的使用极大减少了字线对有源区的占用面积(相对于非埋入式字线，埋入式字线对有源区面积的占用减少40％～60％)。

然而，在制作埋入式字线的过程中还存在一些问题。

发明内容

本公开实施例提供一种半导体结构及其制造方法，至少有利于提高字线结构深度的均一性。

根据本公开一些实施例，本公开实施例一方面提供一种半导体结构的制造方法，包括：提供基底，所述基底包括阵列区，所述阵列区中包括多个阵列排布的初始有源区和将相邻所述初始有源区间隔开的隔离结构，所述阵列区内具有刻蚀停止层，所述隔离结构贯穿所述刻蚀停止层；刻蚀所述隔离结构和所述初始有源区，直至露出所述初始有源区下方的所述刻蚀停止层，以形成字线沟槽，所述初始有源区被所述字线沟槽分割为至少两个相邻的有源柱；至少去除所述字线沟槽底面露出的所述刻蚀停止层；在所述字线沟槽底面暴露出的所述基底上形成外延层，所述外延层的顶面高于所述有源柱的底面，且所述外延层与至少两个相邻的所述有源柱的侧面均相接触；对所述外延层以及所述有源柱进行重结晶，以形成单晶态的有源区；在所述字线沟槽内形成字线结构。

在一些实施例中，所述刻蚀停止层的厚度为5nm-15nm。

在一些实施例中，在所述字线沟槽底面暴露出的所述基底上形成外延层包括：形成外延阻挡层，所述外延阻挡层位于所述字线沟槽露出的所述有源柱的侧壁上；形成第一外延层，所述第一外延层位于所述字线沟槽的底面暴露出的所述基底上，且还与所述字线沟槽侧壁的所述外延阻挡层相接触；去除所述字线沟槽侧壁的所述外延阻挡层；在所述第一外延层上形成第二外延层，所述第二外延层与所述至少两个相邻的有源柱的侧面均相接触，所述第一外延层与所述第二外延层构成所述外延层。

在一些实施例中，形成所述外延阻挡层包括：形成随形覆盖所述字线沟槽的初始外延阻挡层；去除位于所述字线沟槽底面的所述初始外延阻挡层，剩余的所述初始外延阻挡层作为所述外延阻挡层。

在一些实施例中，提供所述基底包括：提供依次层叠的半导体衬底、所述刻蚀停止层以及半导体层，所述半导体衬底包括阵列区；刻蚀所述阵列区的所述半导体层、所述刻蚀停止层和所述半导体衬底，以形成所述隔离沟槽，所述半导体层被所述隔离沟槽分隔为阵列排布的多个所述初始有源区；在所述隔离沟槽中形成所述隔离结构，所述半导体衬底、多个所述初始有源区以及所述隔离结构构成所述基底。

在一些实施例中，所述基底还包括外围区，所述外围区环绕所述阵列区的外围，所述刻蚀停止层还位于所述阵列区与所述外围区之间的部分区域中。

在一些实施例中，提供所述基底包括：提供半导体衬底，所述半导体衬底包括阵列区以及外围区；刻蚀所述阵列区的所述半导体衬底，形成阵列沟槽；形成刻蚀停止膜，所述刻蚀停止膜随形覆盖所述半导体衬底具有所述阵列沟槽的一侧表面；形成覆盖位于所述阵列沟槽内的所述刻蚀停止膜表面的所述半导体层，所述半导体层填充所述阵列沟槽；去除位于所述外围区的所述刻蚀停止膜，剩余的所述刻蚀停止膜作为所述刻蚀停止层；刻蚀所述阵列区的所述半导体层、所述刻蚀停止层和所述半导体衬底，以形成所述隔离沟槽，所述半导体层被所述隔离沟槽分隔为阵列排布的多个所述初始有源区；在所述隔离沟槽中形成所述隔离结构，所述半导体衬底、多个所述初始有源区以及所述隔离结构构成所述基底。

在一些实施例中，形成所述字线结构包括：形成随形覆盖所述字线沟槽的介质层；形成字线层，所述字线层位于所述介质层远离所述基底的部分表面上，且所述字线层填充部分所述字线沟槽；形成字线盖层，所述字线盖层位于所述字线层远离所述基底的表面上，且所述字线盖层填充所述字线沟槽。

根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构，包括：基底，包括阵列区，所述阵列区包括阵列排布的多个有源区和定义所述多个有源区的隔离结构，每个所述有源区包括至少两个相邻的第一有源柱以及位于所述至少两个相邻的第一有源柱之间的第二有源柱；刻蚀停止层，设置于所述基底内，包括多个第一刻蚀停止部，每个所述第一刻蚀停止部位于一个所述第一有源柱正下方，所述第一有源柱的底面介于所述第二有源柱的顶面和底面之间，所述第二有源柱覆盖所述第一刻蚀停止部的侧面；字线结构，所述字线结构横跨所述有源区以及所述隔离结构，所述字线结构覆盖所述第一有源柱的侧面和所述第二有源柱的顶面。

在一些实施例中，所述基底还包括：外围区，所述外围区环绕所述阵列区；所述刻蚀停止层还包括位于所述阵列区与所述外围区的交界处的第二刻蚀停止部。

本公开实施例提供的技术方案至少具有以下优点：

本公开实施例提供的半导体结构的制造方法，首先提供基底，基底包含阵列区，阵列区中包括多个阵列排布的初始有源区和将相邻初始有源区间隔开的隔离结构，阵列区内具有刻蚀停止层，隔离结构贯穿刻蚀停止层；刻蚀隔离结构和初始有源区，直至露出初始有源区下方的刻蚀停止层，以形成字线沟槽，初始有源区被字线沟槽分隔为至少两个相邻的有源柱；至少去除字线沟槽底面露出的刻蚀停止层；在字线沟槽底面暴露出的基底上形成外延层，外延层的顶面高于有源柱的底面，且外延层与至少两个相邻的有源柱的侧面均相接触，对外延层以及有源柱进行重结晶以形成单晶态的有源区，在字线沟槽内形成字线结构。在相关技术中，在基底上进行刻蚀以形成字线沟槽的过程中，由于刻蚀工艺的限制，难以控制每一字线沟槽的深度保持均一，使得最终制作出的埋入式字线的深度不均一，导致半导体结构中电性上的开关态电流与电压非均一，半导体结构电性不稳定，最终表现为半导体结构的使用寿命衰减。而本公开实施例中在基底阵列区内设置有刻蚀停止层，在刻蚀基底形成字线沟槽时，刻蚀到刻蚀停止层顶面停止刻蚀，能够确保每一字线沟槽在基底内的深度趋于一致，从而能够提高字线结构的深度的均一性，提高半导体结构电性的稳定性，增加半导体结构的使用寿命。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本公开一实施例提供的一种半导体结构的俯视结构示意图；

图2至图6为本公开实施例提供的半导体结构的制造方法中各步骤对应的剖面结构示意图；

图7为本公开另一实施例提供的一种半导体结构的俯视结构示意图；

图8至图38为本公开实施例提供的半导体结构的制造方法中各步骤对应的结构示意图；

图39为本公开一实施例提供的一种半导体结构的剖面结构示意图；

图40为本公开一实施例提供的一种半导体结构的另一剖面结构示意图；

图41为本公开另一实施例提供的一种半导体结构的剖面结构示意图；

图42为本公开另一实施例提供的一种半导体结构的另一剖面结构示意图。

具体实施方式

由背景技术可知，目前的半导体结构的制造方法制作出的半导体结构存在字线结构的深度不均一的问题。

本公开实施例提供一种半导体结构的制造方法，提供的基底的阵列区内具有刻蚀停止层，阵列区中还包含多个阵列排布的初始有源区和将相邻初始有源区间隔开的隔离结构，隔离结构贯穿刻蚀停止层，在刻蚀基底以形成字线沟槽时，可以以刻蚀停止层为基准刻蚀到刻蚀停止层的顶面为止。如此，能够保证基底内字线沟槽的深度趋于一致，从而保证字线结构的深度趋于一致，提高字线结构深度的均一性，提高半导体结构电性的稳定性，增加半导体结构的使用寿命。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开所要求保护的技术方案。

参考图1至图16，提供基底100，基底100包括阵列区101，阵列区101中包括多个阵列排布的初始有源区110和将相邻初始有源区110间隔开的隔离结构140，阵列区101内具有刻蚀停止层130，隔离结构140贯穿刻蚀停止层130。

参考图1，多个分立的有源区200在基底100上的阵列区101内呈阵列式排布，且隔离结构140环绕于有源区200的周围，每两个相邻有源区200之间均具有隔离结构140。在沿图1中所示的AA1方向上，每两个相邻有源区200之间的隔离结构140的宽度不一致，一些相邻有源区200之间的隔离结构140的宽度较窄，另一些相邻有源区200之间的隔离结构140的宽度较宽。有源区200的材料可以包括硅，有源区200用于在后续步骤中形成半导体结构中的晶体管。隔离结构140的材料可以包括氧化硅，隔离结构140用于隔离不同的有源区200。

在一些实施例中，刻蚀停止层130的厚度可以为5nm-15nm。例如，刻蚀停止层130的厚度可以为5nm、10nm、15nm等。刻蚀停止层130在半导体结构的制造方法中作为刻蚀字线沟槽时的刻蚀基准，即，刻蚀字线沟槽时刻蚀到刻蚀停止层130即停止刻蚀。若刻蚀停止层130的厚度过小，则在实际的工艺步骤中若出现一定的过刻蚀情况，可能会将刻蚀停止层130刻蚀去除并继续刻蚀到刻蚀停止层下方的部分基底100，使得字线沟槽的深度依然无法保持较高的均一性；若刻蚀停止层130的厚度过大，则在半导体结构中刻蚀停止层130所占的尺寸过大，会使得半导体结构的尺寸增大，不利于半导体结构朝着小型化、微型化的方向发展，同时也会造成一定的材料浪费。因此，可以刻蚀停止层130的厚度需要选择合适的范围，刻蚀停止层130的厚度为5nm-15nm时，既能够使得字线沟槽的深度保持均一，又能够使得半导体结构保持较小的尺寸，不浪费材料。

图1为本公开实施例提供的一种半导体结构的俯视结构示意图。图2为本公开实施例提供的半导体结构的制造方法中提供半导体衬底、刻蚀停止层以及半导体层步骤沿图1中CC1方向或AA1方向的剖面结构示意图，图3为本公开实施例提供的半导体结构的制造方法中刻蚀隔离沟槽步骤沿图1中CC1方向的剖面结构示意图，图4为本公开实施例提供的半导体结构的制造方法中刻蚀隔离沟槽步骤沿图1中AA1方向的剖面结构示意图，图5为本公开实施例提供的半导体结构的制造方法中形成隔离结构步骤沿图1中CC1方向的剖面结构示意图，图6为本公开实施例提供的半导体结构的制造方法中形成隔离结构步骤沿图1中AA1方向的剖面结构示意图。

在一些实施例中，提供基底100可以包括：参考图2，提供依次层叠的半导体衬底102、刻蚀停止层130以及半导体层111，半导体衬底102包括阵列区101。其中，半导体衬底102的材料以及半导体层111的材料可以相同，位于刻蚀停止层130顶面上的半导体层111在后续步骤中可以用于形成半导体结构中的有源区200，刻蚀停止层130用于在刻蚀字线沟槽步骤中作为刻蚀停止结构。例如，半导体衬底可以为单晶硅衬底，半导体层可以为非晶硅层或多晶硅层，但不限于此。

参考图3至图4，刻蚀阵列区101的半导体层111、刻蚀停止层130和半导体衬底102，以形成隔离沟槽141，半导体层111被隔离沟槽141分隔为阵列排布的多个初始有源区110。被隔离沟槽141分离的初始有源区110即为半导体结构中有源区200的一部分，隔离沟槽141在后续步骤中用于形成隔离结构140。隔离沟槽141贯穿刻蚀停止层130。由于在AA1方向上，相邻的初始有源区110之间的距离不同，一部分相邻初始有源区110之间的距离较小，另一部分相邻的初始有源区110之间的距离较大，则一部分隔离沟槽141在半导体层111表面处的截面面积较大，另一部分隔离沟槽141在半导体层111表面处的截面面积较小，由于刻蚀的工艺性质，在半导体层111表面处的截面面积较大的隔离结构141深度也较深，在半导体层111表面处的截面面积较小的隔离沟槽141深度也较浅。

参考图5至图6，在隔离沟槽141中形成隔离结构140，半导体衬底102、多个初始有源区110以及隔离结构140构成基底100。隔离结构140可以填充满隔离沟槽141，隔离结构140分隔半导体结构中的多个分立的初始有源区110。由于在AA1方向上，不同的隔离沟槽141具有不同的深度，一部分隔离沟槽141的深度较浅，另一部分隔离沟槽141的深度较深，则形成的隔离结构140深度也不同，一部分隔离结构140的深度较浅，另一部分的隔离结构140的深度较深。

在一些实施例中，隔离结构140可以包括第一隔离层142以及第二隔离层143，形成隔离结构140可以包括：在隔离沟槽141内随形形成第一隔离层142，在第一隔离层142远离所述基底100的表面上形成第二隔离层143，第一隔离层142以及第二隔离层143共同填充满隔离沟槽141。由于在AA1方向上，隔离沟槽141具有不同的深度，一部分隔离沟槽141深度较深，另一部分隔离沟槽141深度较浅，在形成第一隔离层142时，第一隔离层142会先填充满在AA1方向上深度较浅的隔离沟槽141，而在深度较深的隔离沟槽141中，还具有一定的用于形成第二隔离层143的空隙。因此，在AA1方向上的隔离结构140中，深度较深的隔离结构140中具有第一隔离层142以及第二隔离层143两层隔离层，深度较浅的隔离结构140中可以仅具有第一隔离层142一层隔离层。而在沿CC1方向的隔离结构140中，每一隔离结构140的深度大致一致，每一隔离结构140中均可以具有第一隔离层142以及第二隔离层143两层隔离层。其中，第一隔离层142与第二隔离层143的材料可以不同，第一隔离层142的材料可以为氧化硅，第二隔离层143的材料可以为氮化硅，形成两层隔离层作为隔离结构140可以提高隔离结构140的隔离效果。

图7为本公开实施例提供的另一种半导体结构的俯视结构示意图。图8至图12为本公开实施例提供的半导体结构的制造方法中各步骤沿图7中CC1方向或AA1方向的剖面结构示意图，图13为本公开实施例提供的半导体结构的制造方法中形成隔离沟槽步骤沿图7中CC1方向的剖面结构示意图，图14为本公开实施例提供的半导体结构的制造方法中形成隔离沟槽步骤沿图7中AA1方向的剖面结构示意图，图15为本公开实施例提供的半导体结构的制造方法中形成隔离结构步骤沿图7中CC1方向的剖面结构示意图，图16为本公开实施例提供的半导体结构制造方法中形成隔离结构步骤沿图7中AA1方向的剖面结构示意图。

参考图7至图16，在一些实施例中，基底100还可以包括外围区103，外围区103可以环绕阵列区101的外围，刻蚀停止层130还可以位于阵列区101与外围区103之间的部分区域中。外围区103可以用于放置半导体结构中的外围电路结构，外围电路结构能够将有源区200与其他部件进行电连接。在另一些实施例中，半导体结构中也可以不具有外围区103，只具有阵列区101，此时外围电路可以位于其他区域中，在制造半导体结构后的其他步骤中再与半导体结构阵列区101中的有源区200电连接。

在一些实施例中，基底100中包括外围区103以及阵列区101，提供基底100可以包括：参考图8，提供半导体衬底102，半导体衬底包括阵列区101以及外围区103。半导体衬底102中的阵列区101以及外围区103的位置即为基底100中的阵列区101以及外围区103的位置。

参考图9，刻蚀阵列区101的半导体衬底102，形成阵列沟槽112。阵列沟槽112内即为需要形成阵列区101的有源区200以及隔离结构140的位置，由于后续步骤中需要在阵列沟槽112中形成刻蚀停止层130，刻蚀停止层130顶面上即为字线沟槽151的区域范围，故阵列沟槽112的深度可以接近于字线沟槽151的深度，也即形成的阵列沟槽112的深度可以接近需要形成的字线结构的深度。

参考图10，形成刻蚀停止膜131，刻蚀停止膜131随形覆盖半导体衬底102具有阵列沟槽112的一侧表面。刻蚀停止膜131可以位于阵列区101以及外围区103。

参考图11，形成覆盖位于阵列沟槽112内的刻蚀停止膜131表面的半导体层111，半导体层111填充阵列沟槽112。在形成位于阵列沟槽112内的半导体层111时，也会在外围区103的刻蚀停止膜131远离半导体衬底102的表面上形成半导体层111。半导体层111用于形成阵列区101的有源区200。

参考图12，去除位于外围区103的刻蚀停止膜131，剩余的刻蚀停止膜131作为刻蚀停止层130。若上述步骤中形成的半导体层111还位于外围区103的刻蚀停止膜131远离半导体衬底102的表面上，则在去除外围区103的刻蚀停止膜131时，也去除位于外围区103的半导体层111。

参考图13至图14，刻蚀阵列区101的半导体层111、刻蚀停止层130和半导体衬底102，以形成隔离沟槽141，半导体层111被隔离沟槽141分隔为阵列排布的多个初始有源区110。被隔离沟槽141分离的初始有源区110即为半导体结构中有源区200的一部分，隔离沟槽141在后续步骤中用于形成隔离结构140。隔离沟槽141贯穿刻蚀停止层130。由于在AA1方向上，相邻的初始有源区110之间的距离不同，一部分相邻初始有源区110之间的距离较小，另一部分相邻的初始有源区110之间的距离较大，则一部分隔离沟槽141在半导体层111表面处的截面面积较大，另一部分隔离沟槽141在半导体层111表面处的截面面积较小，由于刻蚀的工艺性质，在半导体层111表面处的截面面积较大的隔离结构141深度也较深，在半导体层111表面处的截面面积较小的隔离沟槽141深度也较浅。

参考图15至图16，在隔离沟槽141中形成隔离结构140，半导体衬底102、多个初始有源区110以及隔离结构140构成基底100。隔离结构140可以填充满隔离沟槽141，隔离结构140分隔半导体结构中的多个分立的初始有源区110。由于在AA1方向上，不同的隔离沟槽141具有不同的深度，一部分隔离沟槽141的深度较浅，另一部分隔离沟槽141的深度较深，则形成的隔离结构140深度也不同，一部分隔离结构140的深度较浅，另一部分的隔离结构140的深度较深。

在一些实施例中，隔离结构140可以包括第一隔离层142以及第二隔离层143，形成隔离结构140可以包括：在隔离沟槽141内随形形成第一隔离层142，在第一隔离层142远离所述基底100的表面上形成第二隔离层143，第一隔离层142以及第二隔离层143共同填充满隔离沟槽141。其中，第一隔离层142与第二隔离层143的材料可以不同，第一隔离层142的材料可以为氧化硅，第二隔离层143的材料可以为氮化硅，形成两层隔离层作为隔离结构140可以提高隔离结构140的隔离效果。

以下以基底100中包括外围区103以及阵列区101为例说明后续步骤，基底100中仅包括阵列区101的后续步骤与基底100中包括外围区103以及阵列区101的后续步骤大体相似，此处不再赘述。图17为本公开实施例提供的半导体结构的制造方法中刻蚀字线沟槽步骤沿图7中CC1方向的剖面结构示意图，图18为本公开实施例提供的半导体结构的制造方法中刻蚀字线沟槽步骤沿图7中AA1方向的剖面结构示意图。

参考图17至图18，刻蚀隔离结构140和初始有源区110，直至露出初始有源区110下方的刻蚀停止层130，以形成字线沟槽151，初始有源区110被字线沟槽151分割为至少两个相邻的有源柱113。字线沟槽151沿图7中所示的AA1方向延伸，在AA1方向上，位于刻蚀停止层130顶面上的初始有源区110以及隔离结构140均被刻蚀去除，且位于刻蚀停止层130底面以下的部分隔离结构140也被刻蚀去除作为字线沟槽151；在CC1方向上，位于刻蚀停止层130顶面上的部分初始有源区110被去除形成字线沟槽151，且被去除的部分初始有源区110位于隔离结构140的两侧。由于在刻蚀形成字线沟槽151的过程中，刻蚀到刻蚀停止层130顶面即可以停止刻蚀，能够保证字线沟槽151深度的均匀性，从而保证字线结构深度的均匀性，提高半导体结构电性的稳定性，增加半导体结构的使用寿命。

图19为本公开实施例提供的半导体结构的制造方法中去除部分刻蚀停止层步骤沿图7中CC1方向的剖面结构示意图，图20为本公开实施例提供的半导体结构的制造方法中去除部分刻蚀停止层步骤沿图7中AA1方向的剖面结构示意图。

为使位于刻蚀停止层130顶面以上的半导体层111与位于刻蚀停止层130下方的半导体衬底102能够电连接，需要进行一些处理。参考图19至图20，至少去除字线沟槽151底面露出的刻蚀停止层130。在CC1方向上，在去除字线沟槽151底面露出的刻蚀停止层130的同时，也可能会有部分位于有源柱113与半导体衬底102之间的刻蚀停止层130被去除。在AA1方向上，位于字线沟槽151内的刻蚀停止层130被去除。

图21为本公开实施例提供的半导体结构的制造方法中形成初始外延层步骤沿图7中CC1方向的剖面结构示意图，图22为本公开实施例提供的半导体结构的制造方法中形成初始外延层步骤沿图7中AA1方向的剖面结构示意图，图23为本公开实施例提供的半导体结构的制造方法中形成外延层步骤沿图7中CC1方向的剖面结构示意图，图24为本公开实施例提供的半导体结构的制造方法中形成外延层步骤沿图7中AA1方向的剖面结构示意图，图25为本公开实施例提供的半导体结构的制造方法中形成第一外延层步骤沿图7中CC1方向的剖面结构示意图，图26为本公开实施例提供的半导体结构的制造方法中形成第一外延层步骤沿图7中AA1方向的剖面结构示意图，图27为本公开实施例提供的半导体结构的制造方法中去除外延阻挡层步骤沿图7中CC1方向的剖面结构示意图，图28为本公开实施例提供的半导体结构的制造方法中去除外延阻挡层步骤沿图7中AA1方向的剖面结构示意图，图29为本公开实施例提供的半导体结构的制造方法中形成第二外延层步骤沿图7中CC1方向的剖面结构示意图，图30为本公开实施例提供的半导体结构的制造方法中形成第二外延层步骤沿图7中AA1方向的剖面结构示意图，图31为本公开实施例提供的半导体结构的制造方法中重结晶步骤沿图7中CC1方向的剖面结构示意图，图32为本公开实施例提供的半导体结构的制造方法中重结晶步骤沿图7中AA1方向的剖面结构示意图。

参考图21至图32，在字线沟槽151底面暴露出的基底100上形成外延层163，外延层163的顶面高于有源柱113的底面，且外延层163与至少两个相邻的有源柱113的侧面均相接触。外延层163可以连接有源柱113以及半导体衬底102。

在一些实施例中，在字线沟槽151底面暴露出的基底100上形成外延层163包括：参考图21至图24，形成外延阻挡层170，外延阻挡层170位于字线沟槽151露出的有源柱113的侧壁上。外延阻挡层170用于在后续步骤中使用外延生长方法形成外延层时，能够仅在字线沟槽151内的半导体衬底102的底面上生长外延层，防止外延层生长至其他区域内。

在一些实施例中，形成外延阻挡层170包括：参考图21至图22，形成随形覆盖字线沟槽151的初始外延阻挡层171。初始外延阻挡层171可以覆盖字线沟槽151的底面以及侧面。

参考图23至图24，去除位于字线沟槽151底面的初始外延阻挡层171，剩余的初始外延阻挡层171作为外延阻挡层170。由于字线沟槽151的底面处需要生长外延层163，以使得有源柱113以及半导体衬底102能够连接，故需要去除位于字线沟槽151底面的初始外延阻挡层171，保留位于字线沟槽151侧面的初始外延阻挡层171，从而使得外延层仅在字线沟槽151底面上生长。

参考图25至图26，形成第一外延层161，第一外延层161位于字线沟槽151的底面暴露出的基底100上，且还与字线沟槽151侧壁的外延阻挡层170相接触。第一外延层161的材料可以为多晶硅，形成第一外延层161的方法可以为外延生长法。

在另一些实施例中，也可以使用沉积的工艺方法形成第一外延层161。

由于第一外延层161与有源柱113之间还具有外延阻挡层170，第一外延层161与有源柱113依然不能实现电连接，因此，还需要进行一些处理。参考图27至图28，去除字线沟槽151侧壁的外延阻挡层170。去除字线沟槽151侧壁的外延阻挡层170的方法可以为湿法刻蚀方法。另外，在去除字线沟槽151侧壁的外延阻挡层170时可能会对有源柱113的侧表面造成一定的伤害。

参考图29至图30，在第一外延层161上形成第二外延层162，第二外延层162与至少两个相邻的有源柱113均相接触，第一外延层161与第二外延层162构成外延层163。第二外延层162的材料可以为多晶硅，形成第二外延层162的方法可以为外延生长法，第二外延层162可以将第一外延层161与有源柱113相连接，从而可以使得半导体衬底102与有源柱113相连接。并且，在形成第二外延层162时，可以在有源柱113侧壁生长一部分多晶硅，从而能够修复有源柱113在上一步骤的湿法刻蚀工艺中被伤害的侧壁表面。

参考图31至图32，对外延层163和有源柱113进行重结晶，以形成单晶态的有源区。重结晶前半导体结构中的有源柱113以及外延层163均为非晶态或多晶态，重结晶后的有源区200为单晶态。重结晶后的有源区200包括第一有源区114以及第二有源区160，其中，重结晶后的有源柱113为第一有源区114，重结晶后的外延层163作为第二有源区160。例如，第一外延层161、第二外延层162以及有源柱113的材料可以为非晶硅或多晶硅，在进行重结晶步骤后，形成的第一有源区114以及第二有源区160的材料可以为单晶硅。单晶态的第一有源区114以及第二有源区160均可以作为半导体结构中的有源区200。进行重结晶操作的工艺步骤可以为退火工艺，退火工艺的工艺温度可以大于或等于900℃。例如，进行重结晶的退火工艺的工艺温度可以为900℃、1000℃、1100℃、1200℃等。

图33为本公开实施例提供的半导体结构的制造方法中形成介质层步骤沿图7中CC1方向的剖面结构示意图，图34为本公开实施例提供的半导体结构的制造方法中形成介质层步骤沿图7中AA1方向的剖面结构示意图，图35为本公开实施例提供的半导体结构的制造方法中形成字线层步骤沿图7中CC1方向的剖面结构示意图，图36为本公开实施例提供的半导体结构的制造方法中形成字线层步骤沿图7中AA1方向的剖面结构示意图，图37为本公开实施例提供的半导体结构的制造方法中形成字线盖层步骤沿图7中CC1方向的剖面结构示意图，图38为本公开实施例提供的半导体结构的制造方法中形成字线盖层步骤沿图7中AA1方向的剖面结构示意图。

参考图33至图38，在字线沟槽151内形成字线结构150。字线结构150用于与有源区200中的栅极电连接。

在一些实施例中，形成字线结构150的步骤可以包括：参考图33至图34，形成随形覆盖字线沟槽151的介质层152。介质层152介于有源区200与字线层153之间，介质层152的材料可以包括氧化硅。

参考图35至图36，形成字线层153，字线层153位于介质层152远离基底100的部分表面上，且字线层153填充部分字线沟槽151。在CC1方向上，字线层153位于第二有源区160的顶面上，且还位于相邻两第一有源区114之间的部分区域内，在AA1方向上，字线层153填充满半导体衬底102中以及第二有源区160中的字线沟槽151空隙，且还填充沿AA1方向延伸的字线沟槽151的部分区域。

参考图37至图38，形成字线盖层154，字线盖层154位于字线层153远离基底100的表面上，且字线盖层154填充字线沟槽151。字线盖层154填充满字线沟槽151，字线盖层154的材料可以包括氮化硅。

本公开实施例提供一种半导体结构的制造方法，首先提供包括阵列区的基底，阵列区中包括多个阵列排布的初始有源区和将初始有源区间隔开的隔离结构，阵列区内还具有刻蚀停止层，隔离结构贯穿刻蚀停止层，在对基底进行刻蚀以形成字线沟槽时，可以以刻蚀停止层为基准进行刻蚀，刻蚀到刻蚀停止层的顶面即停止对字线沟槽的刻蚀。如此，能够确保每一字线沟槽在基底内的深度趋于一致，从而提高字线结构的深度的均匀性，提高半导体结构电性的稳定性，增加半导体结构的使用寿命。

相应的，本公开另一实施例还提供一种半导体结构，这一半导体结构由上述半导体结构的制造方法制造得出。以下将结合附图对本公开另一实施例提供的半导体结构进行详细说明，与前一实施例相同或者相应的部分，可参考前述实施例的相应说明，以下将不做详细赘述。

参考图1、图7以及图39至图42，半导体结构包括：基底100，包括阵列区101，阵列区101包括阵列排布的多个有源区200和定义多个有源区200的隔离结构140，每个有源区200包括至少两个相邻的第一有源柱210以及位于至少两个相邻的第一有源柱210之间的第二有源柱220；刻蚀停止层130，设置于基底100内，包括多个第一刻蚀停止部132，每个第一刻蚀停止部132位于一个第一有源柱210正下方，第一有源柱210的底面介于第二有源柱220的顶面和底面之间，第二有源柱220覆盖第一刻蚀停止部132的侧面；字线结构150，字线结构150横跨有源区200以及隔离结构140，字线结构150覆盖第一有源柱210的侧面和第二有源柱220的顶面。

其中，第二有源柱220可以使得第一有源柱210与下方的基底100连接。并且，由于在形成半导体结构时基底100中具有刻蚀停止层130(刻蚀后形成第一刻蚀停止部132)，半导体结构中的字线结构150的深度的均一性较高，伸入基底100内的字线结构150的深度趋于一致。

图1为本公开实施例提供的半导体结构中的一种俯视结构示意图，图39为图1沿CC1方向的剖面结构示意图，图40为图1沿AA1方向的剖面结构示意图。

参考图1以及图39至图40，基底100中可以只具有阵列区101。多个分立的有源区200在基底100上的阵列区101内呈阵列式排布，且隔离结构140环绕于有源区200周围，每两个相邻有源区200之间均具有隔离结构140。有源区200即为半导体结构中的晶体管。隔离结构140的材料可以包括氧化硅或氮化硅中的一种或多种。

图7为本公开实施例提供的半导体结构中的另一种俯视结构示意图，图41为图7沿CC1方向的剖面结构示意图，图42为图7沿AA1方向的剖面结构示意图。

参考图7以及图41至图42，在一些实施例中，基底100中还可以包括：外围区103，外围区103环绕阵列区101；刻蚀停止层130还包括位于阵列区101与外围区103的交界处的第二刻蚀停止部133。外围区103可以用于放置半导体结构中的外围电路结构，外围电路结构能够将有源区200与其他部件进行电连接。在另一些实施例中，半导体结构中也可以不具有外围区103，只具有阵列区101，此时外围电路可以位于其他区域中，在制造半导体结构后的其他步骤中再与半导体结构阵列区101中的有源区200电连接。

在一些实施例中，隔离结构140可以包括第一隔离层142以及第二隔离层143，形成隔离结构140可以包括：在隔离沟槽141内随形形成第一隔离层142，在第一隔离层142远离所述基底100的表面上形成第二隔离层143，第一隔离层142以及第二隔离层143共同填充满隔离沟槽141。其中，第一隔离层142与第二隔离层143的材料可以不同，第一隔离层142的材料可以为氧化硅，第二隔离层143的材料可以为氮化硅，形成两层隔离层作为隔离结构140可以提高隔离结构140的隔离效果。

第二刻蚀停止部133以及第一刻蚀停止部132为基底100中具有外围区103以及阵列区101时，采用本公开实施例提供的半导体结构的制造方法制造半导体结构后遗留在半导体结构内的刻蚀停止层130，刻蚀停止层130可以使得在形成字线沟槽151时保持字线沟槽151深度的均一性，从而能够使得制造出的半导体结构中字线结构150的深度可以具有较高的均一性，使得半导体结构的电性更加稳定，半导体结构能够具有更长的使用寿命。

在一些实施例中，字线结构150中可以包括介质层152、字线层153以及字线盖层154。其中，介质层152位于字线层150与第一有源柱210之间以及字线层153与第二有源柱220之间，字线盖层154位于字线层153远离第二有源柱220的一侧表面上。字线结构150沿图1或图7中所示的AA1方向延伸。

本公开实施例提供一种半导体结构，包括基底，基底中包括阵列区，阵列区内包括阵列排布的多个有源区和定义多个有源区的隔离结构，每个有源区包括至少两个相邻的第一有源柱以及位于至少两个相邻的第一有源柱之间的第二有源柱，基底内还具有刻蚀停止层，刻蚀停止层包括多个第一刻蚀停止部，第一刻蚀停止部位于每个第一有源柱的正下方，字线结构横跨有源区以及隔离结构。由于刻蚀停止层为本公开提供的半导体结构在制作时用于作为刻蚀字线沟槽基准的结构，字线沟槽刻蚀到刻蚀停止部即停止刻蚀，能够保证刻蚀出的每一字线沟槽在基底内的深度趋于一致，从而提高字线结构深度的均匀性，提高半导体结构电性的稳定性，增加半导体结构的使用寿命。

本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开的精神和范围。任何本领域技术人员，在不脱离本公开的精神和范围内，均可作各自更动与修改，因此本公开的保护范围应当以权利要求限定的范围为准。

Claims (10)

1.一种半导体结构的制造方法，其特征在于，包括：

提供基底，所述基底包括阵列区，所述阵列区中包括多个阵列排布的初始有源区和将相邻所述初始有源区间隔开的隔离结构，所述阵列区内具有刻蚀停止层，所述隔离结构贯穿所述刻蚀停止层；

刻蚀所述隔离结构和所述初始有源区，直至露出所述初始有源区下方的所述刻蚀停止层，

以形成字线沟槽，所述初始有源区被所述字线沟槽分割为至少两个相邻的有源柱；

至少去除所述字线沟槽底面露出的所述刻蚀停止层；

在所述字线沟槽底面暴露出的所述基底上形成外延层，所述外延层的顶面高于所述有源柱的底面，且所述外延层与至少两个相邻的所述有源柱的侧面均相接触；

对所述外延层以及所述有源柱进行重结晶，以形成单晶态的有源区；

在所述字线沟槽内形成字线结构。

2.根据权利要求1所述的制造方法，其特征在于，所述刻蚀停止层的厚度为5nm-15nm。

3.根据权利要求1所述的制造方法，其特征在于，在所述字线沟槽底面暴露出的所述基底上形成外延层包括：

形成外延阻挡层，所述外延阻挡层位于所述字线沟槽露出的所述有源柱的侧壁上；

形成第一外延层，所述第一外延层位于所述字线沟槽的底面暴露出的所述基底上，且还与所述字线沟槽侧壁的所述外延阻挡层相接触；

去除所述字线沟槽侧壁的所述外延阻挡层；

在所述第一外延层上形成第二外延层，所述第二外延层与所述至少两个相邻的有源柱的侧面均相接触，所述第一外延层与所述第二外延层构成所述外延层。

4.根据权利要求3所述的制造方法，其特征在于，形成所述外延阻挡层包括：

形成随形覆盖所述字线沟槽的初始外延阻挡层；

去除位于所述字线沟槽底面的所述初始外延阻挡层，剩余的所述初始外延阻挡层作为所述外延阻挡层。

5.根据权利要求1所述的制造方法，其特征在于，提供所述基底包括：

提供依次层叠的半导体衬底、所述刻蚀停止层以及半导体层，所述半导体衬底包括阵列区；

刻蚀所述阵列区的所述半导体层、所述刻蚀停止层和所述半导体衬底，以形成所述隔离沟槽，所述半导体层被所述隔离沟槽分隔为阵列排布的多个所述初始有源区；

在所述隔离沟槽中形成所述隔离结构，所述半导体衬底、多个所述初始有源区以及所述隔离结构构成所述基底。

6.根据权利要求1所述的制造方法，其特征在于，所述基底还包括外围区，所述外围区环绕所述阵列区的外围，所述刻蚀停止层还位于所述阵列区与所述外围区之间的部分区域中。

7.根据权利要求6所述的制造方法，其特征在于，提供所述基底包括：

提供半导体衬底，所述半导体衬底包括阵列区以及外围区；

刻蚀所述阵列区的所述半导体衬底，形成阵列沟槽；

形成刻蚀停止膜，所述刻蚀停止膜随形覆盖所述半导体衬底具有所述阵列沟槽的一侧表面；

形成覆盖位于所述阵列沟槽内的所述刻蚀停止膜表面的所述半导体层，所述半导体层填充所述阵列沟槽；

去除位于所述外围区的所述刻蚀停止膜，剩余的所述刻蚀停止膜作为所述刻蚀停止层；

刻蚀所述阵列区的所述半导体层、所述刻蚀停止层和所述半导体衬底，以形成所述隔离沟槽，所述半导体层被所述隔离沟槽分隔为阵列排布的多个所述初始有源区；

在所述隔离沟槽中形成所述隔离结构，所述半导体衬底、多个所述初始有源区以及所述隔离结构构成所述基底。

8.根据权利要求1所述的制造方法，其特征在于，形成所述字线结构包括：

形成随形覆盖所述字线沟槽的介质层；

形成字线层，所述字线层位于所述介质层远离所述基底的部分表面上，且所述字线层填充部分所述字线沟槽；

形成字线盖层，所述字线盖层位于所述字线层远离所述基底的表面上，且所述字线盖层填充所述字线沟槽。

9.一种半导体结构，其特征在于，包括：

基底，包括阵列区，所述阵列区包括阵列排布的多个有源区和定义所述多个有源区的隔离结构，每个所述有源区包括至少两个相邻的第一有源柱以及位于所述至少两个相邻的第一有源柱之间的第二有源柱；

刻蚀停止层，设置于所述基底内，包括多个第一刻蚀停止部，每个所述第一刻蚀停止部位于一个所述第一有源柱正下方，所述第一有源柱的底面介于所述第二有源柱的顶面和底面之间，所述第二有源柱覆盖所述第一刻蚀停止部的侧面；

字线结构，所述字线结构横跨所述有源区以及所述隔离结构，所述字线结构覆盖所述第一有源柱的侧面和所述第二有源柱的顶面。

10.根据权利要求9所述的半导体结构，其特征在于，所述基底还包括：外围区，所述外围区环绕所述阵列区；

所述刻蚀停止层还包括位于所述阵列区与所述外围区的交界处的第二刻蚀停止部。