CN114005825A - 一种半导体器件及其制备方法 - Google Patents

一种半导体器件及其制备方法 Download PDF

Info

Publication number
CN114005825A
CN114005825A CN202111270722.5A CN202111270722A CN114005825A CN 114005825 A CN114005825 A CN 114005825A CN 202111270722 A CN202111270722 A CN 202111270722A CN 114005825 A CN114005825 A CN 114005825A
Authority
CN
China
Prior art keywords
channel structure
layer
channel
gate layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111270722.5A
Other languages
English (en)
Inventor
刘磊
杨远程
周文犀
王迪
张坤
杨涛
赵冬雪
夏志良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202111270722.5A priority Critical patent/CN114005825A/zh
Publication of CN114005825A publication Critical patent/CN114005825A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种半导体器件及其制备方法，包括衬底，位于衬底上的堆叠层，该堆叠层由上至下依次包括第一栅极层、第一绝缘层、第二栅极层和第二绝缘层，以及沿垂直于衬底的纵向贯穿第一栅极层和第一绝缘层的第一沟道结构，和沿纵向贯穿第二栅极层的第二沟道结构。该第二沟道结构的顶部与第一沟道结构的底部连接，第二沟道结构在垂直于纵向的截面的横截面积大于第一沟道结构在垂直于纵向的截面的横截面积。由于第一沟道结构的横截面积较小，因此第一栅极层的选通速率更快，进而可以提高半导体器件的栅极控制能力。同时第二沟道结构的横截面积较大，因此第二沟道结构可以支持更高的空穴存储量，进而可以提高半导体器件的存储能力。

Description

一种半导体器件及其制备方法
技术领域
本发明总体上涉及电子器件，并且更具体的，涉及一种半导体器件及其制备方法。
背景技术
随着半导体市场需求的不断增长，半导体存储器技术迅速发展，特别是动态随机存储器(Dynamic Random Access Memory，DRAM)技术得到了迅猛的发展，在存储器市场中，占据了最为主要的位置。常见的DRAM单元由一个晶体管(Transistor)和一个电容器(Capacitor)构成1T1C结构，通过电容器上是否存储电荷区分逻辑状态。
目前传统1T1C DRAM的尺寸微缩已接近工艺极限。如小尺寸节点下，电容制造工艺更为复杂，且漏电愈发显著，保持时间减小、静态功耗上升，操作电压裕度退化等。
如何提高DRAM，比如随机闪存存储器(Dynamic Flsah Memory,DFM)的选通速率和存储能力，是目前亟待解决的问题。
发明内容
本发明的目的在于提供一种半导体器件及其制备方法，旨在提高半导体器件的栅极控制能力和空穴存储能力。
一方面，本发明提供一种半导体器件，包括：
衬底；
位于所述衬底上的堆叠层，所述堆叠层由上至下依次包括第一栅极层、第一绝缘层、第二栅极层和第二绝缘层；
沿垂直于所述衬底的纵向贯穿所述第一栅极层和所述第一绝缘层的第一沟道结构；
沿所述纵向贯穿所述第二栅极层的第二沟道结构，所述第二沟道结构的顶部与所述第一沟道结构的底部连接，所述第二沟道结构在垂直于所述纵向的截面的横截面积大于所述第一沟道结构在垂直于所述纵向的截面的横截面积。
进一步优选的，所述第二栅极层在所述纵向的厚度大于所述第一栅极层在所述纵向的厚度。
进一步优选的，所述半导体器件还包括：
位于所述第一沟道结构的外侧壁和所述第一栅极层之间的第一栅绝缘层；
位于所述第二沟道结构的外侧壁和所述第二栅极层之间的第二栅绝缘层。
进一步优选的，所述半导体器件还包括：
位于所述第二沟道结构和所述衬底之间的源极；
位于所述第一沟道结构的顶部的漏极。
进一步优选的，所述源极和所述漏极为N型单晶硅。
进一步优选的，所述第一栅极层的材料包括多晶硅，且所述第一栅极层连接到字线，所述第二栅极层连接到盘线且被施加固定电压。
进一步优选的，所述第一沟道结构和所述第二沟道结构为圆柱形，所述第二沟道结构的直径大于所述第一沟道结构的直径。
另一方面，本发明提供一种半导体器件的制备方法，包括：
提供衬底；
形成位于所述衬底上的堆叠层，所述堆叠层由上至下依次包括第一栅极层、第一绝缘层、第二栅极层和第二绝缘层；
沿垂直于所述衬底的纵向形成贯穿所述第一栅极层和所述第一绝缘层的第一沟道结构；
沿所述纵向形成贯穿所述第二栅极层的第二沟道结构，所述第二沟道结构的顶部与所述第一沟道结构的底部连接，所述第二沟道结构在垂直于所述纵向的截面的横截面积大于所述第一沟道结构在垂直于所述纵向的截面的横截面积。
进一步优选的，所述形成位于所述衬底上的堆叠层的步骤，包括：
在所述衬底上形成所述第二绝缘层；
在所述第二绝缘层上形成所述第二栅极层；
在所述第二栅极层上形成所述第一绝缘层；
在所述第一绝缘层上形成所述第一栅极层，所述第二栅极层在所述纵向的厚度大于所述第一栅极层在所述纵向的厚度。
进一步优选的，所述沿垂直于所述衬底的纵向形成贯穿所述第一栅极层和所述第一绝缘层的第一沟道结构的步骤，包括：
形成沿所述纵向贯穿所述第一栅极层和所述第一绝缘层的第一沟道孔；
在所述第一沟道孔中填充沟道材料，以形成所述第一沟道结构。
进一步优选的，所述沿所述纵向形成贯穿所述第二栅极层的第二沟道结构的步骤，包括：
在填充所述沟道材料之前，形成沿所述纵向贯穿所述第二栅极层的第一通孔，所述第一通孔与所述第一沟道孔连通；
基于所述第一通孔对所述第二栅极层进行刻蚀，以形成贯穿所述第二栅极层的第二沟道孔，所述第二沟道孔在垂直于所述纵向的截面的横截面积大于所述第一沟道孔在垂直于所述纵向的截面的横截面积；
在所述第一沟道孔和所述第二沟道孔中填充所述沟道材料，以形成第一沟道结构和位于所述第一沟道结构底部的所述第二沟道结构。
进一步优选的，所述在所述第一沟道孔和所述第二沟道孔中填充所述沟道材料的步骤之前，所述半导体器件的制备方法还包括：
形成位于所述第一沟道孔和所述第一栅极层之间的第一栅绝缘层；
形成位于所述第二沟道孔和所述第二栅极层之间的第二栅绝缘层。
进一步优选的，所述形成位于所述第一沟道孔和所述第一栅极层之间的第一栅绝缘层的步骤，包括：
对位于所述第一沟道孔侧壁的所述第一栅极层进行部分氧化，以形成位于所述第一沟道孔和所述第一栅极层之间的第一栅绝缘层；
所述形成位于所述第二沟道孔和所述第二栅极层之间的第二栅绝缘层的步骤，包括：
对位于所述第二沟道孔侧壁的所述第二栅极层进行部分氧化，以形成位于所述第二沟道孔和所述第二栅极层之间的第二栅绝缘层。
对位于所述第二沟道孔侧壁的所述第二栅极层进行部分氧化，以形成位于所述第二沟道孔和所述第二栅极层之间的第二栅绝缘层。
进一步优选的，所述半导体器件的制备方法还包括：
在形成所述第一通孔之后，沿所述纵向形成贯穿所述第二绝缘层的第二通孔，所述第二通孔与所述第一通孔连通；
在所述第一沟道孔和所述第二沟道孔中填充所述沟道材料之前，在至少部分所述第二通孔中形成N型掺杂的源极。
进一步优选的，所述半导体器件的制备方法，还包括：
在形成所述第一沟道孔之前，在所述堆叠层上形成第三绝缘层；
在形成所述第一沟道孔之前，形成沿所述纵向贯穿所述第三绝缘层的第三通孔，所述第三通孔与所述第一沟道孔连通；
在填充所述沟道材料之后，在所述第三通孔中形成N型掺杂的漏极，所述漏极位于所述第一沟道结构的顶部。
进一步优选的，所述第一栅极层的材料包括多晶硅，且所述第一栅极层连接到字线，所述第二栅极层连接到盘线且被施加固定电压。
进一步优选的，所述第一沟道结构和所述第二沟道结构为圆柱形，所述第二沟道结构的直径大于所述第一沟道结构的直径。
本发明的有益效果是：提供一种半导体器件及其制备方法，包括衬底，位于所述衬底上的堆叠层，所述堆叠层由上至下依次包括第一栅极层、第一绝缘层、第二栅极层和第二绝缘层，以及沿垂直于所述衬底的纵向贯穿所述第一栅极层和所述第一绝缘层的第一沟道结构，和沿所述纵向贯穿所述第二栅极层的第二沟道结构。所述第二沟道结构的顶部与所述第一沟道结构的底部连接，所述第二沟道结构在垂直于所述纵向的截面的横截面积大于所述第一沟道结构在垂直于所述纵向的截面的横截面积。由于第一沟道结构的横截面积较小，因此与所述第一沟道结构对应的第一栅极层的选通速率更快，进而可以提高半导体器件的栅极控制能力。同时由于第二沟道结构的横截面积较大，因此第二沟道结构可以支持更高的空穴存储量，进而可以提高半导体器件的存储能力。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
图1是本发明实施例提供的半导体器件的结构示意图；
图2是本发明实施例提供的半导体器件的制备方法的流程示意图；
图3a-3l是本发明实施例提供的半导体器件的制备过程中的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应当理解，虽然这里可使用术语第一、第二等描述各种组件，但这些组件不应受限于这些术语。这些术语用于使一个组件区别于另一个组件。例如，第一组件可以称为第二组件，类似地，第二组件可以称为第一组件，而不背离本发明的范围。
应当理解，当称一个组件在另一个组件“上”、“连接”另一个组件时，它可以直接在另一个组件上或者连接另一个组件，或者还可以存在插入的组件。其他的用于描述组件之间关系的词语应当以类似的方式解释。
如本文所使用的，术语“层”是指包括具有厚度的区域的材料部分。层具有顶侧和底侧，其中层的底侧相对靠近衬底，而顶侧相对远离衬底。层可以在整个下层或上层结构上延伸，或者可以具有小于下层或上层结构范围的范围。此外，层可以是厚度小于连续结构的厚度的均匀或不均匀连续结构的区域。例如，层可以位于连续结构的顶面和底面之间或在顶面和底面处的任何一组水平平面之间。层可以水平、垂直和/或沿着锥形表面延伸。衬底可以是层，其中可以包括一层或多层，和/或可以在其上、上方和/或其下具有一层或多层。层可以包括多个层。例如，互连层可以包括一个或多个导电层和触点层(其中形成有触点、互连线以及一个或多个电介质层。
如本文所使用的，术语“半导体器件”是指一种在横向定向的衬底上具有垂直定向的阵列结构的半导体器件，使得阵列结构相对于衬底在垂直方向上延伸；“垂直”是指垂直于衬底的方向。
需要说明的是，本发明实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更复杂。
请参阅图1，图1是本发明实施例提供的半导体器件的结构示意图，该半导体器件100包括衬底10，位于所述衬底10上的堆叠层11，所述堆叠层11由上至下依次包括顶部绝缘层115、第一栅极层114、第一绝缘层113、第二栅极层112和第二绝缘层111。衬底10可以为半导体衬底，例如可以为硅(Si)、锗(Ge)、SiGe衬底、绝缘体上硅(Silicon on Insulator，SOI)或绝缘体上锗(Germanium on Insulator，GOI)等。该半导体衬底还可以为包括其他元素半导体或者化合物半导体的衬底，还可以为堆叠层，例如Si/SiGe等。
顶部绝缘层115、第一绝缘层113和第二绝缘层111的材质可以包括氧化硅和/或其他合适的绝缘材料。第一栅极层114和第二栅极层112的材质可以包括多晶硅或者金属硅化物，例如从钴(Co)、镍(Ni)、铪(Hf)、铂(Pt)、W和钛(Ti)中选择的金属硅化物。
该半导体器件100还包括沿垂直于所述衬底10的纵向贯穿所述第一栅极层114和所述第一绝缘层113的第一沟道结构101，和沿所述纵向贯穿所述第二栅极层112的第二沟道结构102，所述第二沟道结构102的顶部与所述第一沟道结构101的底部连接。第一沟道结构101和第二沟道结构102的材料可以包括单晶硅。
其中，所述第二沟道结构102在垂直于所述纵向的截面的横截面积大于所述第一沟道结构101在垂直于所述纵向的截面的横截面积。当第一沟道结构101和第二沟道结构102为圆柱形时，所述第二沟道结构102的直径大于所述第一沟道结构101的直径。
进一步的，所述第二沟道结构102在所述纵向的高度大于所述第一沟道结构101在所述纵向的高度。与第二沟道结构102对应的第二栅极层112在所述纵向的厚度，大于与所述第一沟道结构101对应的第一栅极层114在所述纵向的厚度，因此可以提高第二栅极层112控制的第二沟道结构102的存储能力。
在一变形例中，所述第二沟道结构102在所述纵向的高度可以等于所述第一沟道结构101在所述纵向的高度，对应的，所述第二栅极层112在所述纵向的厚度等于所述第一栅极层114在所述纵向的厚度。
在本实施例中，一个第一沟道结构101和一个第二沟道结构102连接形成一个沟道结构，该半导体器件100以多个沟道结构为例对沟道结构的具体结构进行说明。在一个沟道结构中，第一栅极层114与字线连接，其主要作用是当通过字线对第一栅极层114施加一定电压时会使沟道结构导通，即实现选通功能。第二栅极层112连接到盘线(Plate Line,PL)，其主要作用是通过所述盘线对第二栅极层112施加固定电压(小于第一栅极层114的电压)，以在存储(写)操作时，能够保持空穴位于沟道结构中(主要位于第二沟道结构102中)，减少在第一栅极层114的电压发生变化时空穴泄露。在本实施例中，将第二沟道结构102的横截面积设置为大于第一沟道结构101的横截面积，不仅能够提高第一栅极层114的选通速率，进而提高第一栅极层114的栅极控制能力，还能提高第二沟道结构102的空穴存储量，以提高半导体器件100的存储能力。
该半导体器件100还包括：位于所述第一沟道结构101的外侧壁和所述第一栅极层114之间的第一栅绝缘层31；位于所述第二沟道结构102的外侧壁和所述第二栅极层112之间的第二栅绝缘层42。在本实施例中，第一沟道结构101和第二沟道结构102的材料可以包括本征(未掺杂)单晶硅或P型单晶硅，第一栅绝缘层31和第二栅绝缘层42的材料可以为氧化物。
该半导体器件100还可以包括：位于所述第二沟道结构102和所述衬底10之间的源极60；位于所述第一沟道结构101的顶部的漏极70。源极60可以延伸至衬底10内，源极60和漏极70的材料可以包括N型单晶硅，衬底10的材料可以包括N型单晶硅。
在本实施例中，该堆叠层11可以通过刻蚀形成台阶结构，该半导体器件100还可以包括覆盖台阶结构的第三绝缘层12，所述第三绝缘层12覆盖所述顶部绝缘层115的表面。顶部绝缘层115的作用主要是在刻蚀形成台阶结构时对第一栅极层114进行保护，第三绝缘层12覆盖台阶结构主要是为了填充台阶使结构表面平坦化。因此第一沟道结构101还可以贯穿顶部绝缘层115和部分第三绝缘层12，第一沟道结构101的高度还是可以小于第二沟道结构102的高度。
该半导体器件100还可以包括覆盖第三绝缘层12的第四绝缘层13，与衬底10(作为共源极层)连接的源极引出触点81，与第一栅极层114连接的第一栅极引出触点82，与第二栅极层112连接的第二栅极引出触点83，与漏极70连接的漏极引出触点84。源极引出触点81连接到源极线，第一栅极引出触点82连接到字线，第二栅极引出触点83连接到盘线，漏极引出触点84连接到位线，以实现读写和擦除操作。
其中，源极引出触点81贯穿第四绝缘层13和第三绝缘层12，第一栅极引出触点82贯穿第四绝缘层13、第三绝缘层12和顶部绝缘层115，第二栅极引出触点83贯穿第四绝缘层13、第三绝缘层12和第一绝缘层113，漏极引出触点84贯穿第四绝缘层13。
本发明实施例提供的半导体器件100，包括衬底10，位于所述衬底10上的堆叠层11，所述堆叠层11由上至下依次包括第一栅极层114、第一绝缘层113、第二栅极层112和第二绝缘层111，以及沿垂直于所述衬底10的纵向贯穿所述第一栅极层114和所述第一绝缘层113的第一沟道结构101，和沿所述纵向贯穿所述第二栅极层112的第二沟道结构102。所述第二沟道结构102的顶部与所述第一沟道结构101的底部连接，所述第二沟道结构102在垂直于所述纵向的截面的横截面积大于所述第一沟道结构101在垂直于所述纵向的截面的横截面积。由于第一沟道结构101的横截面积较小，因此与所述第一沟道结构101对应的第一栅极层114的选通速率更快，进而可以提高半导体器件100的栅极控制能力。同时由于第二沟道结构102的横截面积较大，因此第二沟道结构102可以支持更高的空穴存储量，进而可以提高半导体器件100的存储能力。
请参阅图2，图2是本发明实施例提供的半导体器件100的制备方法的流程示意图，请同时参阅图3a-3l，图3a-3l是本发明实施例提供的半导体器件100的制备过程中的结构示意图。本实施例以制备上述半导体器件100为例，对半导体器件100的制备方法进行说明，该半导体器件100的制备方法包括以下步骤S1-S6。
请参见图2中的步骤S1-S2和图3a-3b。
步骤S1：提供衬底10。
步骤S2：形成位于所述衬底10上的堆叠层11，所述堆叠层11由上至下依次包括第一栅极层114、第一绝缘层113、第二栅极层112和第二绝缘层111。
在本实施例中，衬底10可以为单晶硅且具有N型掺杂离子。形成堆叠层11的步骤可以包括：1)在所述衬底10上形成所述第二绝缘层111；2)在所述第二绝缘层111上形成所述第二栅极层112；3)在所述第二栅极层112上形成所述第一绝缘层113；4)在所述第一绝缘层113上形成所述第一栅极层114，所述第二栅极层112在所述纵向的厚度大于所述第一栅极层114在所述纵向的厚度；5)在第一栅极层114上形成顶部绝缘层115。
形成所述堆叠层11之后，该制备方法还可以包括：对堆叠层11进行刻蚀，形成如图3b所示的台阶结构；形成覆盖所述台阶结构的第三绝缘层12。
在一变形例中，形成了台阶结构之后，可以形成覆盖台阶结构的介质层(介质可以包括相对薄的第一介质层和相对厚的第二介质层)，然后对所述介质层进行化学机械研磨，使介质层与顶部绝缘层115齐平。接着在水平表面上形成所述第三绝缘层12。不管是哪种工艺，第三绝缘层12都位于顶部绝缘层115上。
请参见图1中的步骤S3和图3c-3f。
步骤S3：形成沿所述纵向贯穿所述第一栅极层114和所述第一绝缘层113的第一沟道孔30。
具体的，1)如图3c所示，依次对第三绝缘层12、顶部绝缘层115和第一栅极层114进行刻蚀，形成贯穿所述第三绝缘层12和顶部绝缘层115的第三通孔20，再贯穿所述第一栅极层114的第一沟道孔30，所述第三通孔20与所述第一沟道孔30连通，第三通孔20和第一沟道孔30可以在一次刻蚀工艺中形成；2)如图3d所示，形成位于所述第一沟道孔30和所述第一栅极层114之间的第一栅绝缘层31，具体的，可以对位于所述第一沟道孔30侧壁的所述第一栅极层114进行部分氧化，以形成位于所述第一沟道孔30和所述第一栅极层114之间的第一栅绝缘层31；3)如图3e所示，在所述第三通孔20和第一沟道孔30的内壁形成保护层32，所述保护层32的材质可以包括多晶硅；4)如图3f所示，对保护层32的底部和第一绝缘层113进行刻蚀，使所述第一沟道孔30贯穿第一栅极层114和第一绝缘层113。保护层32的作用是在对第一绝缘层113、以及后续对第二栅极层112和第二绝缘层111进行刻蚀时，保护第一栅绝缘层31不被刻蚀，保护层32在后续工艺中会被去除。
请参见图2中的步骤S4和图3g。
步骤S4：形成沿所述纵向贯穿所述第二栅极层112的第一通孔40，所述第一通孔40与所述第一沟道孔30连通。
如图3g所示，继续向下刻蚀第二栅极层112，以形成贯穿第二栅极层112的第一通孔40。在本实施例中，该制备方法还可以包括：在形成所述第一通孔40之后，沿所述纵向形成贯穿所述第二绝缘层111的第二通孔50，所述第二通孔50与所述第一通孔40连通，第二通孔50可以延伸穿过部分衬底10。
请参见图2中的步骤S5和图3h。
步骤S5：基于所述第一通孔40对所述第二栅极层112进行刻蚀，以形成贯穿所述第二栅极层112的第二沟道孔41，所述第二沟道孔41在垂直于所述纵向的截面的横截面积，大于所述第一沟道孔30在垂直于所述纵向的截面的横截面积。
如图3h所示，对第一通孔40侧壁的第二栅极层112进行刻蚀后，可以形成孔径大于第一沟道孔30的第二沟道孔41，即第二沟道孔41在垂直于所述纵向的截面的横截面积大于所述第一沟道孔30在垂直于所述纵向的截面的横截面积。在刻蚀第二栅极层112的工艺中，还会去除保护层32，同时也会对保护层32正下方的第一绝缘层113进行去除，使贯穿第一栅极层114和第一绝缘层113的第一沟道孔30上下(纵向)尺寸均匀。同样，位于保护层32正下方的第二绝缘层111也会被去除，使第二通孔50的孔径与第一沟道孔30的孔径相同。
步骤S5之后，该制备方法还可以包括：1)如图3i所示，形成位于所述第二沟道孔41和所述第二栅极层112之间的第二栅绝缘层42，具体的，可以对位于所述第二沟道孔41侧壁的所述第二栅极层112进行部分氧化，以形成位于所述第二沟道孔41和所述第二栅极层112之间的第二栅绝缘层42；2)如图3j所示，在至少部分所述第二通孔50中形成N型掺杂的源极60，所述源极60位于第二通孔50的底部。由于第二通孔50延伸穿过部分衬底10，所以可以采用N型单晶硅外延的工艺在第二通孔50的衬底10表面形成源极60。形成的源极60可以不填满第二通孔50，即源极60的顶表面低于第二通孔50的顶部。
请参见图2中的步骤S6和图3k。
步骤S6：在所述第一沟道孔30和所述第二沟道孔41中填充沟道材料，以形成第一沟道结构101和位于所述第一沟道结构101底部的所述第二沟道结构102。
具体的，可以在源极60上进行单晶硅外延生长工艺直至单晶硅填满第二沟道孔41、第一沟道孔30和第三通孔20。需要说明的是，由于源极60没有填满第二通孔50，所以单晶硅会形成在第二通孔50中源极60没有填满的部分。
在步骤S6之后，该制备方法还可以包括：请结合图1和图3l，对位于第三通孔20中的单晶硅进行N型离子注入，以在第三通孔20中形成N型掺杂的漏极70，所述漏极70位于所述第三通孔20的顶部。需要说明的是，由于漏极70的高度小于第三通孔20的高度，则第一沟道结构101不仅贯穿第一栅极层114和第一绝缘层113，还贯穿顶部绝缘层115和部分第三绝缘层12的。在图1中，第二沟道结构102的高度还是可以大于第一沟道结构101的高度。
在本实施例中，该制备方法还可以包括：如图3l所示，形成贯穿堆叠层11、第三绝缘层12和部分衬底10的隔离结构80，所述隔离结构80将相邻两个沟道结构的栅极层隔开，也就是说将相邻两个第一沟道结构101的第一栅极层114隔开，且将相邻两个第二沟道结构102的第二栅极层112隔开。
本发明实施例提供的半导体器件100的制备方法，先形成厚度大于第一栅极层114的第二栅极层112，再形成横截面积大于第一沟道结构101的第二沟道结构102，还形成了位于第二沟道结构102底部的源极60和位于第一沟道结构101顶部的漏极70，从而形成了具有高的栅极控制能力和存储能力的半导体器件100。
以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。

Claims (17)

1.一种半导体器件，其特征在于，包括：
衬底；
位于所述衬底上的堆叠层，所述堆叠层由上至下依次包括第一栅极层、第一绝缘层、第二栅极层和第二绝缘层；
沿垂直于所述衬底的纵向贯穿所述第一栅极层和所述第一绝缘层的第一沟道结构；
沿所述纵向贯穿所述第二栅极层的第二沟道结构，所述第二沟道结构的顶部与所述第一沟道结构的底部连接，所述第二沟道结构在垂直于所述纵向的截面的横截面积大于所述第一沟道结构在垂直于所述纵向的截面的横截面积。
2.根据权利要求1所述的半导体器件，其特征在于，所述第二栅极层在所述纵向的厚度大于所述第一栅极层在所述纵向的厚度。
3.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括：
位于所述第一沟道结构的外侧壁和所述第一栅极层之间的第一栅绝缘层；
位于所述第二沟道结构的外侧壁和所述第二栅极层之间的第二栅绝缘层。
4.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括：
位于所述第二沟道结构和所述衬底之间的源极；
位于所述第一沟道结构的顶部的漏极。
5.根据权利要求4所述的半导体器件，其特征在于，所述源极和所述漏极为N型单晶硅。
6.根据权利要求1所述的半导体器件，其特征在于，所述第一栅极层的材料包括多晶硅，且所述第一栅极层连接到字线，所述第二栅极层连接到盘线且被施加固定电压。
7.根据权利要求1所述的半导体器件，其特征在于，所述第一沟道结构和所述第二沟道结构为圆柱形，所述第二沟道结构的直径大于所述第一沟道结构的直径。
8.一种半导体器件的制备方法，其特征在于，包括：
提供衬底；
形成位于所述衬底上的堆叠层，所述堆叠层由上至下依次包括第一栅极层、第一绝缘层、第二栅极层和第二绝缘层；
沿垂直于所述衬底的纵向形成贯穿所述第一栅极层和所述第一绝缘层的第一沟道结构；
沿所述纵向形成贯穿所述第二栅极层的第二沟道结构，所述第二沟道结构的顶部与所述第一沟道结构的底部连接，所述第二沟道结构在垂直于所述纵向的截面的横截面积大于所述第一沟道结构在垂直于所述纵向的截面的横截面积。
9.根据权利要求8所述的半导体器件的制备方法，其特征在于，所述形成位于所述衬底上的堆叠层的步骤，包括：
在所述衬底上形成所述第二绝缘层；
在所述第二绝缘层上形成所述第二栅极层；
在所述第二栅极层上形成所述第一绝缘层；
在所述第一绝缘层上形成所述第一栅极层，所述第二栅极层在所述纵向的厚度大于所述第一栅极层在所述纵向的厚度。
10.根据权利要求8所述的半导体器件的制备方法，其特征在于，所述沿垂直于所述衬底的纵向形成贯穿所述第一栅极层和所述第一绝缘层的第一沟道结构的步骤，包括：
形成沿所述纵向贯穿所述第一栅极层和所述第一绝缘层的第一沟道孔；
在所述第一沟道孔中填充沟道材料，以形成所述第一沟道结构。
11.根据权利要求10所述的半导体器件的制备方法，其特征在于，所述沿所述纵向形成贯穿所述第二栅极层的第二沟道结构的步骤，包括：
在填充所述沟道材料之前，形成沿所述纵向贯穿所述第二栅极层的第一通孔，所述第一通孔与所述第一沟道孔连通；
基于所述第一通孔对所述第二栅极层进行刻蚀，以形成贯穿所述第二栅极层的第二沟道孔，所述第二沟道孔在垂直于所述纵向的截面的横截面积，大于所述第一沟道孔在垂直于所述纵向的截面的横截面积；
在所述第一沟道孔和所述第二沟道孔中填充所述沟道材料，以形成第一沟道结构和位于所述第一沟道结构底部的所述第二沟道结构。
12.根据权利要求11所述的半导体器件的制备方法，其特征在于，所述在所述第一沟道孔和所述第二沟道孔中填充所述沟道材料的步骤之前，所述半导体器件的制备方法还包括：
形成位于所述第一沟道孔和所述第一栅极层之间的第一栅绝缘层；
形成位于所述第二沟道孔和所述第二栅极层之间的第二栅绝缘层。
13.根据权利要求12所述的半导体器件的制备方法，其特征在于，所述形成位于所述第一沟道孔和所述第一栅极层之间的第一栅绝缘层的步骤，包括：
对位于所述第一沟道孔侧壁的所述第一栅极层进行部分氧化，以形成位于所述第一沟道孔和所述第一栅极层之间的第一栅绝缘层；
所述形成位于所述第二沟道孔和所述第二栅极层之间的第二栅绝缘层的步骤，包括：
对位于所述第二沟道孔侧壁的所述第二栅极层进行部分氧化，以形成位于所述第二沟道孔和所述第二栅极层之间的第二栅绝缘层。
14.根据权利要求11所述的半导体器件的制备方法，其特征在于，所述半导体器件的制备方法还包括：
在形成所述第一通孔之后，沿所述纵向形成贯穿所述第二绝缘层的第二通孔，所述第二通孔与所述第一通孔连通；
在所述第一沟道孔和所述第二沟道孔中填充所述沟道材料之前，在至少部分所述第二通孔中形成N型掺杂的源极。
15.根据权利要求10所述的半导体器件的制备方法，其特征在于，所述半导体器件的制备方法，还包括：
在形成所述第一沟道孔之前，在所述堆叠层上形成第三绝缘层；
在形成所述第一沟道孔之前，形成沿所述纵向贯穿所述第三绝缘层的第三通孔，所述第三通孔与所述第一沟道孔连通；
在填充所述沟道材料之后，在所述第三通孔中形成N型掺杂的漏极，所述漏极位于所述第一沟道结构的顶部。
16.根据权利要求8所述的半导体器件的制备方法，其特征在于，所述第一栅极层的材料包括多晶硅，且所述第一栅极层连接到字线，所述第二栅极层连接到盘线且被施加固定电压。
17.根据权利要求8所述的半导体器件的制备方法，其特征在于，所述第一沟道结构和所述第二沟道结构为圆柱形，所述第二沟道结构的直径大于所述第一沟道结构的直径。
CN202111270722.5A 2021-10-29 2021-10-29 一种半导体器件及其制备方法 Pending CN114005825A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111270722.5A CN114005825A (zh) 2021-10-29 2021-10-29 一种半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111270722.5A CN114005825A (zh) 2021-10-29 2021-10-29 一种半导体器件及其制备方法

Publications (1)

Publication Number Publication Date
CN114005825A true CN114005825A (zh) 2022-02-01

Family

ID=79925078

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111270722.5A Pending CN114005825A (zh) 2021-10-29 2021-10-29 一种半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN114005825A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023164911A1 (en) 2022-03-04 2023-09-07 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and fabricating methods thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023164911A1 (en) 2022-03-04 2023-09-07 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and fabricating methods thereof

Similar Documents

Publication Publication Date Title
CN112864158B (zh) 动态随机存取存储器及其形成方法
US5905279A (en) Low resistant trench fill for a semiconductor device
US9449677B2 (en) Methods of operating and forming semiconductor devices including dual-gate electrode structures
TWI222212B (en) Crown-type capacitor and its manufacturing method
US20020072155A1 (en) Method of fabricating a DRAM unit
US8759844B2 (en) Semiconductor device having elevated source and drain
CN108389837B (zh) 晶体管结构、存储器结构及其制备方法
US9455329B2 (en) Junctionless semiconductor device having buried gate, apparatus including the same, and method for manufacturing the semiconductor device
CN112909001B (zh) 动态随机存取存储器及其形成方法
CN111223863B (zh) 动态随机存取存储器结构
CN114446964A (zh) 半导体结构和半导体结构的制备方法
US20020151134A1 (en) Semiconductor device manufacturing method and semiconductor device
CN114334981A (zh) 一种半导体器件及其制备方法和三维存储器
US11217593B2 (en) Memory structure and its formation method
CN114005825A (zh) 一种半导体器件及其制备方法
CN116133375A (zh) 存储器件及其形成方法
US6756626B2 (en) Trench capacitor having an insulation collar
US6573136B1 (en) Isolating a vertical gate contact structure
US20210313332A1 (en) Memory structure and its formation method
CN113540094A (zh) 半导体结构及其形成方法
CN113517292A (zh) 半导体结构及其形成方法
WO2022062602A1 (zh) 半导体器件及其制备方法、存储装置
EP4216263A1 (en) Memory device and method for forming same
CN113990872A (zh) 一种半导体器件及其制备方法
CN116347890A (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination