CN1461109A - 锁相环电路 - Google Patents

锁相环电路 Download PDF

Info

Publication number
CN1461109A
CN1461109A CN03130961A CN03130961A CN1461109A CN 1461109 A CN1461109 A CN 1461109A CN 03130961 A CN03130961 A CN 03130961A CN 03130961 A CN03130961 A CN 03130961A CN 1461109 A CN1461109 A CN 1461109A
Authority
CN
China
Prior art keywords
phase
input voltage
controlled oscillator
circuit
locked loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN03130961A
Other languages
English (en)
Inventor
谷头正人
马场浩志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1461109A publication Critical patent/CN1461109A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0898—Details of the current generators the source or sink current values being variable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种锁相环电路包括一个压控振荡器(VCO)，一个相位比较器，用于检测基准信号和由VCO提供的反馈信号之间的相位差，一个输入电压控制单元，根据由相位比较器检测的相位差控制提供给VCO的输入电压，一个转换单元，用于转换提供给VCO的输入电压的值，以及一个转换定时控制单元，根据给定的基准信号控制转换单元的转换定时，其中VCO根据从输入电压控制单元提供的输入电压控制反馈信号的频率。因此，VCO可快速地使反馈信号与基准信号同相位，并因此可有效地减少所需的闭锁时间。

Description

锁相环电路
技术领域
本发明涉及一种构成频率合成器等的锁相环(PLL)电路，特别涉及一种锁相环电路，当转换锁定频率时通过该电路可有效地减少所需的闭锁时间，并可提高信噪比。
背景技术
日本专利申请特开平10-285024中披露了上面提到类型的锁相环电路，并且表示在图1中。图1是根据相关技术的锁相环电路的整个电路结构的示意图。
图1中所示的根据相关技术的锁相环电路的结构如下面所述。相位比较器100计算从压控振荡器(VCO)500提供的反馈信号的分频频率fp和基准信号的基准频率fr之间的相位差。相位比较器100根据计算的相位差提供DOWN(下降)信号或UP(上升)信号给电荷泵200。根据该DOWN信号或UP信号，在预先设定的延迟时间过去之后延迟电路301、302将由电荷泵200提供的电荷泵电流在预定的大电流和预定的小电流之间转换。电荷泵200通过低通滤波器(LPF)400连接到VCO 500。
每个延迟电路301、302都是通过组合非门(NOT)电路和与门(AND)电路构成的。由串联连接的非门(NOT)电路延迟的时间设定为预定的延迟时间。电荷泵200装备转换部分205、206，它们分别在提供预定的大电荷泵电流的大恒流发生器201、203和提供预定的小电荷泵电流的小恒流发生器202、204之间转换。这些转换部分205、206根据在延迟电路301、302中设定的延迟时间进行转换。
下面说明当在根据上述结构的相关技术的锁相环电路中转换锁定频率时的闭锁操作。假定，为了产生与预定延迟时间相应的延迟时间的非门电路的数量在电路设计时已进行计算，并且延迟电路通过串联连接计算数量的非门电路构成。
当启动如上述构成的锁相环电路时，根据基准频率fr和分频频率fp之间的相位差得到的DOWN信号或UP信号从相位比较器100提供给相应的延迟电路301、302。在延迟电路301、302中，检测基准频率fr和分频频率fp之间的锁定/非锁定状态。同时，DOWN信号或UP信号提供给电荷泵200的P沟道MOS管207和N沟道MOS管208的相应的门端子。
当检测非锁定状态时，换句话说，当从相位比较器100提供UP信号或DOWN信号时，在预定延迟时间期间转换部分205、206通过延迟电路301、302转换到产生预定大电流(12mA)的大恒流发生器201、203。当预定延迟时间过去后，转换部分205、206转换到产生预定小电流(4mA)的小恒流发生器202、204。
由于恰好在锁定状态前提供例如4mA的小电流，因此可有效地减少例如过冲或下冲疑难现象的出现。
但是，由于根据相关技术的锁相环电路如上所述地构成，因此延迟时间由构成延迟电路301、302的非门电路的元件特性确定的延迟时间被固定。因而，延迟时间不能根据操作状态或电路结构而任意地调整。特别是，由于延迟电路301、302的特性典型地由构成非门电路的MOS晶体管的开关速度决定，所以根据MOS晶体管特性的不同，延迟时间可能与电路设计时确定的延迟时间不同。
而且，在根据相关技术的锁相环电路中，考虑闭锁时间、信噪比和载波噪声比特性，除非转换由电荷泵200提供的预定的大电流和预定的小电流之间的电荷泵电流的定时(延迟时间)总是优选的才能得到好的电路特性。
发明内容
本发明针对解决上述问题，本发明的目的是提供一种锁相环电路，通过该电路可取得有效地减少所需的闭锁时间并可提高信噪比。
根据本发明的锁相环电路包括一个压控振荡器，一个相位比较器，用于检测外基准信号和从压控振荡器提供的反馈信号之间的相位差，一个输入电压控制单元，根据由相位比较器检测的相位差控制提供给压控振荡器的输入电压，一个转换单元，用于转换提供给压控振荡器的输入电压值，以及一个转换定时控制单元，根据外基准信号控制转换单元的转换定时，其中该压控振荡器根据从输入电压控制单元提供的输入电压控制反馈信号的频率。
根据本发明，由于根据检测的相位差控制的输入电压提供给压控振荡器，并且提供给压控振荡器的输入电压值根据由外基准信号确定的转换定时由该转换单元进行转换，因此该压控振荡器可快速地使反馈信号与外基准信号同相位，并因此可有效地减少所需的闭锁时间。因而，根据本发明，由于转换提供给压控振荡器的输入电压的值的转换定时可由外基准信号确定，因此总是可获得稳定的转换定时。换句话说，总是可在理想的条件下确定该转换定时。因此，可以尽可能地抑制过冲或下冲情况，并可有效地减少所需的闭锁时间。
根据本发明，必要时，转换定时控制单元还根据由外部提供的串行数据确定转换单元的转换定时。
根据本发明，由于根据检测的相位差控制的输入电压提供给压控振荡器并且提供给压控振荡器的输入电压的值根据由外部提供的串行数据确定的转换定时由转换单元进行转换，因而转换定时可根据从外部提供的串行数据任意地改变，并且压控振荡器可快速地使反馈信号与外基准信号同相位，因此，也可有效地减少所需的闭锁时间。因而，根据本发明，由于转换提供给压控振荡器的输入电压值的转换定时可由从外部提供的串行数据确定，因而总是获得稳定的转换定时。换句话说，总是能够在理想的条件下确定该转换定时。因此，可以尽可能地抑制过冲或下冲并可有效地减少所需的闭锁时间。
根据本发明，必要时，锁相环电路可进一步包括阻抗调整单元，根据转换定时控制单元的控制调整低通滤波器的阻抗，该低通滤波器插入在输入电压控制单元和压控振荡器之间。
根据本发明，由于当根据检测的相位差控制的输入电压提供给压控振荡器时，转换定时控制单元调整低通滤波器的阻抗，上述压控振荡器具有根据转换时间由转换单元转换的输入电压值，因而低通滤波器获得了与被转换的输入电压相适应的阻抗，该被转换的输入电压是从输入电压控制单元提供给低通滤波器的。因此，可更有效地执行闭锁操作，并且总是能够在理想的条件下获得稳定的转换定时。因而，可以尽可能地抑制过冲或下冲并可有效地减少所需的闭锁时间。
根据本发明，必要时，转换定时控制单元确定转换定时为反馈信号相对于外基准信号出现第一次反相时之前的时刻。
根据本发明，由于根据检测的相位差控制的输入电压提供给压控振荡器并且提供给压控振荡器的输入电压的值由转换单元在反馈信号相对于外基准信号出现第一次反相时之前的转换定时进行转换，因而可有效地抑制闭锁波形的过冲。因此，可有效地减少所需的闭锁时间并且可提高信噪比。因而，根据本发明，由于可以确定转换提供给压控振荡器的输入电压值的转换定时，以使转换定时发生在反馈信号相对于外基准信号第一次反相时刻之前，因而可更有效地执行闭锁操作，还总是能够在理想的条件下获得稳定的转换定时。因此，可以尽可能地抑制过冲或下冲并可有效地减少所需的闭锁时间。
根据本发明，确定转换定时，以使具有预定大电压值的输入电压从闭锁操作开始时刻就提供给压控振荡器，并使具有预定小电压值的输入电压在闭锁操作结束附近提供给压控振荡器。
因此，根据本发明，由于可确定转换定时，以使具有预定大电压值的输入电压从闭锁操作开始时刻就提供给压控振荡器，并使具有预定小电压值的输入电压在闭锁操作结束附近提供给压控振荡器，因此总是能够获得稳定的转换定时。换句话说，总是能够在理想的条件下确定转换定时。因此，可以尽可能地抑制过冲或下冲并可有效地减少所需的闭锁时间。
附图说明
结合附图所做的说明将使本发明的其它目的、优点和进一步的特征变得更明显，其中：
图1是根据相关技术的锁相环电路的整个电路结构的示意图；
图2是根据本发明第一实施例的锁相环电路的整个电路结构的示意图；
图3A至图3C是用于说明在根据本发明第一实施例的锁相环电路中来自相位比较器的不同输出的示意图；
图4是在根据本发明第一实施例的锁相环电路中的定时电路的详细电路图；
图5是示出了在根据本发明第一实施例的锁相环电路中的定时电路设定的转换时间的例子的图表；
图6是根据本发明第二实施例的锁相环电路的整个电路结构的示意图；
图7是根据本发明第二实施例的锁相环电路修改的整个电路结构的示意图；以及
图8是说明根据本发明另一个实施例的锁相环电路的频率变化的曲线图。
具体实施方式
下面参照图2至图5说明根据本发明第一实施例的锁相环电路。图2是根据第一实施例的锁相环电路的整个电路结构的示意图。图3A至图3C是说明在根据第一实施例的锁相环电路中来自相位比较器的不同输出的示意图。图4是在根据第一实施例的锁相环电路中的定时电路的详细电路图。图5是表示在根据第一实施例的锁相环电路中的定时电路设定的转换时间的例子的图表。
如下面所述的根据在图2中所示的第一实施例的锁相环电路的结构与根据在图1中所示的相关技术的锁相环电路相似。相位比较器1计算从压控振荡器(VCO)5提供的反馈信号的分频频率fp和基准信号的基准频率fr之间的相位差。相位比较器1根据计算的相位差提供DOWN信号或者UP信号给电荷泵2。但是，根据本发明的特征，定时电路3代替该延时电路(如在根据相关技术的锁相环电路中提到的)，该定时电路3根据从外部提供的串行数据将由电荷泵2提供的电荷泵电流在预定的大电流和预定的小电流之间进行转换，该延时电路在预定的延迟时间过去之后将由电荷泵2提供的电荷泵电流在预定的大电流和预定的小电流之间进行转换。电荷泵2通过低通滤波器(LPF)4连接到VCO5。
相位比较器1通过比较频率分频电路62接收从VCO5提供的反馈信号中导出的分频频率fp并通过基准频率分频电路61接收从晶体振荡器等(图中未示出)提供的基准信号中导出的基准频率fr。当分频频率fp的相位相对于基准频率fr的相位是超前时，相位比较器1提供UP信号，当基准频率fr下降，该UP信号也下降，而当分频频率fp下降时，该UP信号升高(参见图3A)。当基准频率fr的相位相对于分频频率fp的相位是超前时，相位比较器1提供DOWN信号，当分频频率fp下降，该DOWN信号下降，而当基准频率fr下降，该DOWN信号升高(参见图3B)。当基准频率fr和分频频率同相位时，相位比较器1既不提供UP信号也不提供DOWN信号(参见图3C)。
电荷泵2装备转换部分25、26，它们分别在提供预定的大电荷泵电流的大恒流发生器21、23和提供小电荷泵电流的预定的小恒流发生器22、24之间进行转换。这些转换部分25、26根据在定时电路3中设定的转换时间进行转换。并且，电荷泵2装备P沟道MOS管27，用于在其门极接收来自相位比较器1的DOWN信号，还包括N沟道MOS管28，在其门极接收从相位比较器1提供的并且具有由反相器(图中未示出)反相的值的UP信号。电荷泵2根据DOWN信号或UP信号提供电流给LPF4。
定时电路3是转换定时控制单元，它使用通过分频基准信号的频率产生的延迟时间作为转换时间，并当提供复位信号时，转换部分25、26转换到大恒流发生器21、23，以使在转换时间期间提供预定大电流，在转换时间已过去之后，转换部分25、26转换到小恒流发生器22、24，以提供预定小电流。例如，如图4中所示，定时电路3包括构成分频电路的多个触发器电路FF1、FF2、FF3、FF4和多个与非门电路NAND1、NAND2。定时电路3接收基准信号作为时钟信号，接收由外部提供的串行数据中的负载使能信号(LE)作为复位信号，接收由外部提供的串行数据中的选通信号(STB)作为计数设定值，并接收由外部提供的串行数据中的定时控制信号(TM1、TM2和TM3)作为相应的触发器电路FF1、FF2和FF3的D端输入。转换时间取决于如图5中所示的TM1、TM2和TM3以及STB。例如，当TM1设定为1，TM2设定为0，而TM3设定为0时，只有触发器电路FF1的有效的并产生1个周期时间的基准信号。当TM1设定为0，TM2设定为1，而TM3设定为0时，只有触发器电路FF2是有效的并产生2个周期时间的基准信号。当TM1设定为1，TM2设定为1，而TM3设定为1时，所有的触发器电路FF1、FF2和FF3都是有效的并产生7个周期时间的基准信号。当TM1、TM2和TM3的值都设定为1时得到最长的转换时间，当TM1设定为1，TM2设定为0，而TM3设定为0时得到最短的转换时间。但是，如上所述，由于这个转换时间还取决于STB，所以通过改变STB的值可得到长的转换时间。
下面说明根据基于上述结构的本发明的第一实施例的锁相环电路的工作。
当启动根据第一实施例的锁相环电路时，晶体振荡器等提供该基准信号，并且这个基准信号通过基准频率分频电路61提供给相位比较器1作为基准频率fr。并且，VCO5提供反馈信号和这个反馈信号通过比较频率分频电路62提供给相位比较器1作为分频频率fp。当提供基准频率fr和分频频率fp时，相位比较器1根据基准频率fr和分频频率fp之间的相位差提供DOWN信号或UP信号给P沟道MOS管27和N沟道MOS管28的相应的门极。
当DOWN信号从相位比较器1提供给电荷泵2时，DOWN信号的电压施加给P沟道MOS管27的门极，相应于这个电压的电流施加给LPF4。
当UP信号从相位比较器1提供给电荷泵2时，UP信号的电压施加给N沟道MOS管28的门极，相应于这个电压的电流施加给LPF4。
在锁定条件期间，来自于电荷泵2的小恒流发生器22、24的恒定电流施加给LPF4而不改变DOWN信号和UP信号。LPF4阻隔从小恒流发生器22、24施加的电压的高频分量。VCO5通过LPF4接收其高频分量被阻隔的电压，并根据这个输入电压产生具有预定振荡频率的信号，该信号提供给比较频率分频电路62。
下面说明闭锁操作。根据第一实施例的锁相环电路，该锁相环电路在闭锁条件下，当转换闭锁频率时接收来自于外部的串行数据。定时电路3接收串行数据中的负载使能信号(LE)作为复位信号。当提供负载使能信号(LE)时，定时电路3转换该转换部分25、26，以在由TM1、TM2、TM3和STB确定的转换时间期间从电荷泵2提供预定的大电流。转换时间已过去之后，定时电路3转换该转换部分25、26，以在锁定条件下提供预定的小电流。
在转换时间期间，当由定时电路3从电荷泵2提供预定的大电流时，来自相位比较器1的变化的DOWN信号或变化的UP信号同步地提供给电荷泵2，用于转换锁定频率，并且相应于该变化的DOWN信号或变化的UP信号的电压从电荷泵2施加给LPF4。LPF4阻隔从大恒流发生器21、23施加的电压的高频分量，并且VCO5产生具有目标振荡频率的信号，以根据这个输入电压使其与基准信号的相位相同，该信号提供给比较频率分频电路62。当相位比较器1既不提供DOWN信号也不提供UP信号时该闭锁操作结束并且再次建立锁定条件，这表明基准频率fr与分频频率fp是同相位。应注意，至少在锁定条件再次建立时，定时电路3已经将通过低通滤波器提供给压控振荡器的电荷泵电流从预定的大电流转换成预定的小电流。因此在建立锁定条件时，电荷泵2已在提供预定的小电流。
根据第一实施例的锁相环电路，由于定时电路3将转换部分25、26转换到大恒流发生器21、23，以从闭锁操作的开始以及在基于由相位比较器1提供的DOWN信号或UP信号的转换时间期间提供预定大电流，该电流通过LPF4提供给VCO5，因此VCO5可根据提供的电流快速地使反馈信号与基准信号同相位，并且可避免下冲。因此，有效地减少所需的闭锁时间就变得可能。同时，由于定时电路3将转换部分25、26从大恒流发生器21、23转换到小恒流发生器22、24，以至少在闭锁操作的开始和闭锁操作的结束之间或恰好在闭锁操作结束前的时刻的时间间隔期间提供预定的小电流，可防止过冲并因此可稳定该锁定条件。
应注意，在根据本发明第一实施例的锁相环电路中，转换时间可根据由外部提供的串行数据改变。但是，它可固定定时电路3的触发器电路的输入并配置定时电路3以使在不改变转换时间的预定转换时间期间转换该转换部分25、26。
下面参照图6说明本发明的第二实施例。图6是根据第二实施例的锁相环电路的整个电路结构的示意图。
配置图6所示的根据第二实施例的锁相环电路类似于图2所示的根据本发明的第一实施例的锁相环电路。除了第一实施例的结构外，根据第二实施例的锁相环电路装备阻抗调整单元7，用于在定时电路3的转换时间期间以及在其他时间期间调整LPF4的阻抗。
阻抗调整单元7装备接收定时电路3的输出作为其门极的输入的N沟道MOS管71和串联连接N沟道MOS管71的电阻器72。阻抗调整单元7由定时电路3施加给N沟道MOS管71门极的电压控制。
根据本发明第二实施例的锁相环电路的工作类似于根据第一实施例的锁相环电路的工作。但是，除了第一实施例的工作外，当定时电路3将转换部分25、26转换到大恒流发生器21、23以在转换时间期间提供预定的大电流时开始闭锁操作时，定时电路3还改变提供给阻抗调整单元7的N沟道MOS管71门极的电压，以使电阻器72对于LPF4是有效的。在转换时间过去后，定时电路3将转换部分25、26转换到小恒流发生器22、24，以提供预定的小电流。定时电路3还改变提供给阻抗调整单元7的N沟道MOS管71门极的电压，以使电阻器72对于LPF4是无效的。
根据本发明第二实施例的锁相环电路，由于定时电路3将转换部分25、26转换到大恒流发生器21、23，以从闭锁操作的开始以及在转换时间期间提供预定的大电流，并且还由于定时电路3改变提供给阻抗调整单元7的电压以使电阻器72对于LPF4有效，因此当预定的大电流由电荷泵2提供给LPF4时，LPF4具有最适合于该预定的大电流的阻抗，并且因此可更有效地执行闭锁操作。
应注意，在根据本发明第二实施例的锁相环电路中，如图7所示，可使用非门(NOT)电路71a和传输装置71b代替N沟道MOS管71，以通过LPF4的电容器42直接接地，而没有电流通过电阻器43。
下面参照图8说明根据本发明另一个实施例的锁相环电路。
根据本发明第一和第二实施例的锁相环电路可装备一个检测单元，用于检测VCO5的反馈信号的频率变化率由正到负反转时的时间，以使转换时间比从闭锁操作的开始和反馈信号频率第一次反相之间的时间间隔短。通过定义转换时间比|T2-T1|短，|T2-T1|是上面提到的闭锁操作的开始T1和频率的第一次反相时间T2之间的时间间隔，定时电路3将转换部分25、26转换到大恒流发生器21、23，以便仅在|T2-T1|期间提供预定的大电流。因此，可有效地抑制闭锁波形的过冲，以减少所需的闭锁时间并提高信噪比。
并且，本发明并不限于上述实施例，在不脱离本发明的范围内可作出各种变化和修改。
本申请是基于2002年5月20日提交的日本在先申请No.2002-145303，其全部内容作为参考包含在本申请中供参考。

Claims (5)

1.一种锁相环电路，其特征在于包括：
压控振荡器；
相位比较器，用于检测给定的基准信号和从所述压控振荡器提供的反馈信号之间的相位差；
输入电压控制单元，根据由所述相位比较器检测的相位差控制提供给所述压控振荡器的输入电压；
转换单元，用于转换提供给所述压控振荡器的输入电压的值；以及
转换定时控制单元，用于根据给定的基准信号控制所述转换单元的转换定时；其中
所述压控振荡器根据从所述输入电压控制单元提供的所述输入电压控制该反馈信号的频率。
2.根据权利要求1所述的锁相环电路，其特征在于：
所述转换定时控制单元还根据从外部提供的串行数据确定所述转换单元的转换定时。
3.根据权利要求1所述的锁相环电路，其特征在于所述电路还包括：
阻抗调整单元，根据所述转换定时控制单元的控制调整低通滤波器的阻抗，该低通滤波器插入连接在所述输入电压控制单元和所述压控振荡器之间。
4.根据权利要求1所述的锁相环电路，其特征在于：
所述转换定时控制单元确定转换定时为反馈信号相对于给定的基准信号出现第一次反相时的时间之前的时间。
5.根据权利要求1所述的锁相环电路，其特征在于：
确定该转换定时使得从闭锁操作的开始将具有预定的大电压值的输入电压提供给所述压控振荡器，并在闭锁操作的结束附近将具有预定的小电压值的输入电压提供给所述压控振荡器。
CN03130961A 2002-05-20 2003-05-09 锁相环电路 Pending CN1461109A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002145303 2002-05-20
JP2002145303A JP2003338753A (ja) 2002-05-20 2002-05-20 Ｐｌｌ回路

Publications (1)

Publication Number Publication Date
CN1461109A true CN1461109A (zh) 2003-12-10

Family

ID=29417109

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03130961A Pending CN1461109A (zh) 2002-05-20 2003-05-09 锁相环电路

Country Status (4)

Country Link
US (1) US20030214330A1 (zh)
JP (1) JP2003338753A (zh)
KR (1) KR20030090525A (zh)
CN (1) CN1461109A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1902825B (zh) * 2004-01-12 2010-12-08 Nxp股份有限公司 Pll电路

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2426879C (en) * 2003-12-12 2008-01-21 Qualcomm Inc A phase locked loop that sets gain automatically
DE102004041656B4 (de) * 2004-08-27 2007-11-08 Infineon Technologies Ag Phasenregelkreis und Verfahren zum Abgleichen eines Schleifenfilters
US7710212B2 (en) * 2007-07-23 2010-05-04 Analog Devices, Inc. Crystal oscillator with variable-gain and variable-output-impedance inverter system
JP2009267775A (ja) * 2008-04-25 2009-11-12 Renesas Technology Corp Ｐｌｌ回路およびシリアルインターフェース回路
US9520887B1 (en) 2015-09-25 2016-12-13 Qualcomm Incorporated Glitch free bandwidth-switching scheme for an analog phase-locked loop (PLL)
LU500939B1 (en) * 2021-12-01 2023-06-01 Univ Paderborn Enhanced PLL circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60112199T2 (de) * 2000-03-15 2006-06-01 Koninklijke Philips Electronics N.V. Leistungsarmer phasen- und frequenzdetektor mit ladungspumpe und ohne totbereich
JP3434794B2 (ja) * 2000-10-05 2003-08-11 山形日本電気株式会社 Ｐｌｌ回路
US6580329B2 (en) * 2001-04-11 2003-06-17 Tropian, Inc. PLL bandwidth switching

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1902825B (zh) * 2004-01-12 2010-12-08 Nxp股份有限公司 Pll电路

Also Published As

Publication number Publication date
JP2003338753A (ja) 2003-11-28
KR20030090525A (ko) 2003-11-28
US20030214330A1 (en) 2003-11-20

Similar Documents

Publication Publication Date Title
CN1127200C (zh) 用数字字调整的频率合成电路
CN1449119A (zh) 具有加大建立和保持时间的容限的串行器－解串器电路
CN1199355C (zh) 频率综合器
CN1481076A (zh) 电荷泵锁相回路电路
CN1278420C (zh) 半导体器件内的延迟锁定回路
JP4472067B2 (ja) 周波数ステアリングを伴う位相検出器
US20090135885A1 (en) Non-linear feedback control loops as spread spectrum clock generator
CN1788417A (zh) 带有用于改善线性和最大化频率的传播延迟补偿的张弛振荡器
CN1415137A (zh) 用于扩频时钟系统的零延迟缓冲电路以及方法
CN1487669A (zh) 内部修正占空比的延时锁定环电路及其占空比修正方法
CN1815892A (zh) 一种检测相位误差并产生控制信号的电路
CN1922784A (zh) 在具有lc振荡器的pll中粗调谐时间的改进
CN1117775A (zh) 控制锁相环的环路带宽的设备和方法
CN1883119A (zh) 具有增强的信号稳定性的锁相环结构
CN1252932C (zh) 半导体集成电路
CN1447557A (zh) 同步电路
US6496556B1 (en) Step-down clock control and method for improving convergence for a digitally controlled self-calibrating VCO
CN1461109A (zh) 锁相环电路
CN1507717A (zh) 使用分数补偿方法的分数-n频率合成器
US6864729B2 (en) Mode switching method for PLL circuit and mode control circuit for PLL circuit
CN1217486C (zh) 相位比较电路
CN1186877C (zh) 低抖动数据传输装置
CN1224178C (zh) 恢复时钟信号及其数据的抗噪、猝发模式接收设备和方法
CN1070321C (zh) 锁相环误差抑制电路和方法
CN1172443C (zh) 输出相对输入时钟具有固定相位差的时钟的pll电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CI01 Correction of invention patent gazette

Correction item: Inventor

Correct: Tanigami Masahito|Baba Hiroshi

False: Tanikashira Masato|Baba Hiroshi

Number: 50

Page: 147

Volume: 19

CI02 Correction of invention patent application

Correction item: Inventor

Correct: Tanigami Masahito|Baba Hiroshi

False: Tanikashira Masato|Baba Hiroshi

Number: 50

Page: The title page

Volume: 19

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication