CN1451164A - 存储单元构件及生产方法 - Google Patents

存储单元构件及生产方法 Download PDF

Info

Publication number
CN1451164A
CN1451164A CN01815044A CN01815044A CN1451164A CN 1451164 A CN1451164 A CN 1451164A CN 01815044 A CN01815044 A CN 01815044A CN 01815044 A CN01815044 A CN 01815044A CN 1451164 A CN1451164 A CN 1451164A
Authority
CN
China
Prior art keywords
layer
memory cell
connecting line
cell component
memory unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01815044A
Other languages
English (en)
Other versions
CN100359597C (zh
Inventor
斯特凡·米塔纳
西格弗里德·施瓦茨尔
安妮特·森格尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1451164A publication Critical patent/CN1451164A/zh
Application granted granted Critical
Publication of CN100359597C publication Critical patent/CN100359597C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明涉及存储单元阵列的存储单元构件，该阵列至少有一个铁磁体存储部件层(11)，铁磁体存储部件层(11)分别与第一连接线(10)连接，第一连接线(10)布设于第一介质层(6)中，并且(11)分别与第二连接线(20，29，35)连接，第二连接线(20，29，35)布于第二介质层(17，27，32)中。

Description

存储单元构件及生产方法
技术领域
本发明涉及具有磁阻存储部件的存储单元构件及其生产方法。
背景技术
MRAM存储元件具有磁铁体层，因此，存储元件的磁阻取决于铁磁体层的磁化方向。在铁磁体层平行磁化的情况下，存储部件的磁阻低，而在铁磁体层非平行磁化的情况下，存储部件的磁阻高。
由于MRAM存储部件的分层结构，就可以对GMR存储部件与TMR存储部件之间的性能作出区别。GMR存储部件至少有两个铁磁层以及设于它们之间的一个非磁的导电层，因此，GMR存储部件以具有CMR效应(GMR：大磁阻)而著称，其中，GMR存储部件的电阻取决于这个铁磁体层中的磁化是平行的还是非平行的。
TMR存储部件(TMR：隧道磁阻)至少有两个铁磁体层以及设于它们之间的一个绝缘的非磁性层。该绝缘层设计得非常之薄，因而在两个铁磁体层之间能生成隧道电流。这两个铁磁体层具有磁阻效应，是由通过设于这两个铁磁体层之间的绝缘的非磁性层的自旋极化隧道电流生成的。TMR存储元件的电阻取决于这两个铁磁体层的磁化是平行的还是非平行的。
图1示出了根据现有技术的MRAM存储器的一个存储单元阵列。该单元阵列有大量金属的写入/读出线或曰字线与位线，这些字线与位线排列在各自的上方并相互垂直，在处于相互交跨并且导电连接的两条写入/读出线之间的每个位之中有磁阻存储元件。信号被送至字线或位线，由于电流在其中流过，给出足够的场强，产生的磁场使存储部件感应。与DRAM存储器相比，这些MRAM存储器的特色是各个存储部件不要求选择晶体管，却可直接与字线及位线连接。MRAM存储器(MRAM：磁阻随机存取存储器)是存储密度或存储器量非常高的永久可读性的存储器，这是通过使大量的单元阵列，即大量的存储部件层片相互在各层的上面堆栈而实现的。
德国专利申请199 085 18.8描述了一个MRAM存储单元构件及其生产方法。
图2示出了根据现有技术的这种类型的存储单元构件的横截面图。该MRAM存储器具有一个单元阵列和用于与存储在于该单元阵列中的存储部件连接的一个连接区或外围区。存储单元阵列中的磁阻存储元件，例如TMR存储元件，以网格的形式分布在一个平面内并置入设置在第一连接线KL1与第二连接线KL2之间。第一连接线KL1布设在介质层如用二氧化硅制成的层中。第二连接线KL2同样布设在一个介质层如用二氧化硅制成的层中。由于有一个氧化层，存储元件相互间也是电绝缘的。这层氧化物直接与下面的连接线KL1连接。在图2所绘的MRAM存储器中，连接线实质上是铜的。
连接是由通过连接区中的连接孔的连接线实现的。连接孔通过金属的通孔与连接线KL1及KL2连接。用金属制成的通孔有一个用TaN/Ta制成的中间层或套筒，用作连接层和扩展阻挡器。连接线KL1与KL2也有这种类型的TaN/Ta层或套筒。而且，连接线KL1在其下面上有一个氮化硅层，起到铜制连接线KL1对于其下面的氧化物层的扩散阻挡层的作用。
但是，根据在图2中绘出的现行技术的MRAM存储器有多个缺陷。连接线KL1并未被扩散层完全包裹或密封。铜制的连接线KL1处于与由其上的氧化物形成的金属互化介质的直接接触中。因此，铜能够扩散到金属互化介质中。铜向金属互化介质或氧化层的扩散使介质层退化并使该介质层的导电性上升。而且，铜原子横向扩散到存储元件中并且存储元件中的原子成分(如Fe，Co，Ni)从存储元件中扩散出来而进入金属互化介质。这会导致存储器的漂移，并且在最严重的情况下使MRAM存储器完全失效。
图3示出了在图2中给出的常规MRAM存储器的单元阵列中的存储元件的放大图。如一个TMR存储元件，该磁阻存储元件包括由一个绝缘层相互隔开的至少两个铁磁体层(FM)。而且，存在一个钽层，用于与两根连接线KL1与KL2连接。该钽层的钽(Ta)在铁磁体层(FM)与用铜制成的连接线KL之间形成扩散阻挡层。
但是，对于该常规的存储单元构件而言，一个缺点是，存储元件边缘的铁磁体层FM与铜制的第一连接线KL1相互之间仅由一个介质氧化物层隔离。铁磁体层含有Fe，Ni，Co，Mn，Gd，以及/或者Dy，并且通常其厚度为2nm至20nm。两个与存储元件连接的钽层也比较薄，因此两个铁氧体层与连接线KL1及KL2之间的距离就比较短。金属互化介质由二氧化硅组成，不会对扩散到铁磁体层中的铜形成扩散阻挡层，也不会对从铁磁体层(FM)扩散到金属互化介质以及连接线KL1与KL2的铁，镍，钴，铬，锰，钆或镝形成扩散阻挡层。因此，存储元件会由于铜向其中扩散而严重退化。铜的扩散导致存储元件的磁阻效应以及开关性能的变化。在存储器生产期间出现的250至450℃的加工温度下，由二氧化硅制成并且其中埋置着存储元件的金属互化介质既不会对铜也不会对存储元件中存在的铁磁性成分形成有效的扩散阻挡层。
发明内容
因此，本发明的目的是提供一种MRAM存储器以及一个相关的生产方法，其存储性能不受扩散现象的有害影响。
本发明提供了一种存储单元构件，具有至少一个磁阻元件层的存储单元阵列，每个存储元件层与第一连接线连接，第一连接线布设在第一介质层中，并且每个存储单元层均与第二连接线连接，第二连接线布设在第二介质层中，在存储单元构件中，在第一连接线，第二介质层与存储元件间有一个扩散阻挡层。
更可取的是，存储元件是TMR存储元件，每个元件有两个铁磁性层，并且在这两个铁磁性层之间有一个绝缘的非磁性层。
在本发明的存储单元构件的一个可供选择的实施例中，存储元件是GMR存储元件，每个元件有两个铁磁性物质层，并且在这两个铁磁性层之间布设一个导电的，非磁性层。
更可取的是，每个存储元件均穿过连接扩散阻挡层与连接线连接。
更可取的是连接扩散阻挡层用钽制成。
更可取的是，设于第一连接线与第二介质层之间的扩散阻挡层还阻止存储元件层与第一连接线之间的相互扩散。
在根据本发明的存储单元构件的一个优选实施例中，设于基片上的第一连接线通过第二扩散阻挡层的第三介质层隔开。
在根据本发明的存储构件的特别优选的实施例中，扩散阻挡层由氮化硅制成。
最为可取的是，连接线实际上是铜的。
在一个优选实施例中，介质层由二氧化硅制成。
本发明还提供了用于生产存储单元构件的方法，包括下列步骤：
在半导体基片的存储单元阵列中的第一介质层中进行第一连接线的淀积与成图，
在存储单元阵列中进行磁阻存储元件的淀积与成图，
在存储单元阵列中进行扩散阻挡层的淀积与成图，
在存储单元阵列的第二介质层中进行第二连接线的淀积与成图。
附图说明
下面将参照附图对生产本发明的存储单元构件的本发明的生产方法的优选实施例进行详细描述，以便对有关本发明的特征进行解释。在附图中：
图1示出了现有技术的一个存储单元阵列；
图2示出了现有技术的一个MRAM存储器的一个横截面图；
图3示出了在图2中绘出的普通的MRAM存储器中的存储元件的一个放大的横截面图，以便解释本发明所解决的问题；
图4a至p示出了用于生产本发明的存储单元构件的第一工艺变型；
图5a至q示出了用于生产本发明的存储单元构件的第二工艺变型；
图6a至q示出了用于生产本发明的存储单元构件的第三工艺变型。
具体实施方式
在下面的行文中，参照附图4a至p对于生产本发明的存储单元构件的第一工艺变型进行详细描述。
最好是硅基片的半导体基片1含有CMOS型或双极型(FEOL)集成电路，如果合适，还有一、两个连线平面。为了与置于半导体基片1中的电路连接，在二氧化硅层4中形成一个带有套桶层3的通孔或通路孔2，二氧化硅层4复盖着半导体基片1。第一氮化硅层5的作用就像在金属互化介质6的活性离子腐蚀(RIE)期间在其上的腐蚀终止层并用作扩散阻挡层。金属互化介质6由二氧化硅制成。所提供的另一个氮化硅层7用于连续波纹腐蚀(sub-sequent Damascene etch)的腐蚀终止。氮化硅层7被连接区中的抗蚀掩模8复盖，并且是在光刻工序之后进行的，在存储单元阵列中氮化硅层7与二氧化硅层6通过活性离子腐蚀RIE腐蚀掉，氮化硅层5用作腐蚀终止层。对于下面的氮化硅层5，腐蚀是各向异性地，有选择地进行的。
接着，用PVD(物理蒸发淀积)工艺淀积由Ta/TaN制成的套筒层9。首先淀积一个TaN层，然后是Ta层，以形成一个Ta/TaN双层。图4c示出了最后形成的工艺状态。
在另一道加工工序中，用PVD来淀积铜。由于只有分立的，小于1的低高宽比的波纹(Damascene)沟道被用于本发明的MRAM存储单元构件，因此一次PVD处理就足以填充这些沟道。高宽比表示一条沟道的高度与宽度之比。在一个可供选择的实施例中，用到了电镀。接着，对形成用于与存储元件连接的第一连接线的淀积铜10进行精整，以便增大物理密度。在实施连续的化学机械工艺步骤CMP之前，为消除对铜的削弱作用，即消除细小空洞的聚集，这是必要的，否则，就会对抛光的铜表面的质量以及TMR存储元件的质量有不利的影响。在连续的化学机械抛光工序(CMP：化学机械抛光)中，氮化硅层7上敷设的过量的铜及套筒层被去除。图4d示出了最后的结果状态。用于去掉铜与含有Ta/TaN的套筒材料的多阶段的化工机械抛光工序CMP由氮化硅层7来终止。铜层10的经过抛光的铜表面的粗糙度最好不要超过4至8埃(Angstrom)。
在下一工序中，存储器构件层，如钽制的连接扩散阻挡层，是在整个表面上淀积的。图4e示出了加工结果状况。淀积应在各独自的淀积操作之间没有换气的真空系统中进行，即PVD或IBB，在图4e中，所用的五个存储器层片用参照符11a至11e表示。
然后，利用PECVD工艺在分为5层的存储元件层11a至11e上淀积二氧化硅层12，以便生成一个硬模，用于后续的存储元件成图。该硬模的厚度近于其下面的5层的存储元件层厚度的二至三倍。利用耐蚀掩模13对该二氧化硅制成的硬模12进行腐蚀。有了硬模12，就能够在TMR存储元件上形成更陡的侧面，以便后续的隔离层腐蚀，就能够用氮化硅完全填充TMR间隙，就能够完全地用扩展阻挡层密封存储元件，并在铜的内部连接被暴露之前利用O2等离子体去除耐蚀层，即避免铜的内部连接的氧化。在硬模12的腐蚀进行之后，耐蚀层13被分解或消除。最后，进行RIE腐蚀，以便有选择地对该硬模进行多层的存储元件成图。图4g示出了最后的加工状况。
最后，通过PE-CVD进行氮化硅的淀积，其厚度足以完全填充存储元件11a至11e之间的空隙。图4h示出了所淀积的氮化硅14。
在另一道工序中，根据二氧化硅与铜，对淀积的氮化硅非均匀地并有选择地进行腐蚀，以便形成隔离层15。在根据第一工艺变型制作的存储单元构件中，隔离层15接着建立扩散阻挡层。接近50nm厚的另一氮化硅层16被淀积在图4i中所示的结果结构上，作为对波纹腐蚀的腐蚀终止层。氮化硅层16被另一二氧化硅层17复盖，层17要进行化学机械抛光。图4j示出了结果结构。
接下来进行非均匀腐蚀，这一腐蚀是根据氮化硅而有选择的，是利用等离子腐蚀而对二氧化硅层17进行的。要用到光刻胶掩模。光刻胶掩模18事后要被消除或剥去。
在另一工序中，二氧化硅与铜通过温和的低能工艺对氮化硅层16有选择地进行腐蚀，以便把回溅到二氧化硅腐蚀侧面上的铜降至最少。图41示出结果加工状况。
在另一腐蚀工序中，敷设在存储元件上的二氧化硅层12被腐蚀掉，最为可取的是以不均匀的方式进行腐蚀。这一内腐蚀是一种自对准腐蚀，即只在存储元件11所处的位置进行腐蚀。内腐蚀导致相对于存储元件11的自对准连接表面的形成。图4m示出了结果工艺状况。所获的波纹(Damaecene)结构根据PVD工艺Ta/TaN套筒层19以及足够厚的铜层20来填充。然后对淀积铜进行精整以便增大物理密度。图4n示出了该结果结构。
最后，淀积的铜与淀积套筒层通过两个阶段的化学机械抛光工序(CMP)被局部地去除，获得如图4o中所示的结构。
图4p示出了通过第一工艺变型所生产的存储单元阵列中的存储元件11的详图。存储部件11包括两个铁磁体层11b，11d，由敷设在它们之间的一个绝缘的、非磁性层11c隔开。在由铜组成的第一连接线10与由铜组成的第二连接线20之间有用钽制成的连接扩散阻挡层11a，11f，并且布设在套筒层19，和TMR存储部件中。具有连接扩散阻挡层11a，11f的TMR存储部件11完全被由氮化硅制成的扩散阻挡层15包裹。而且，扩展阻挡层15把由铜制成的连接线10与由二氧化硅制成的金属互化介质17隔开。扩展阻挡层抑止铜向金属互化介质17的扩散。而且，扩散阻挡层15抑止存储部件11的铁磁性层11b，11c与第一连接线10之间的相互扩散。因此，由于扩散引起的金属互化介质17的衰退与存储部件11的衰退均被扩散阻挡层15防止。
图4p示出了存储部件的最简单的层片结构。用于优化与稳定磁性的其他辅助层未示出。
图4o中所示的存储单元构件仅为一个单层的结构。然而，对于多层的存储部件11而言，利用接下来的工序把一个层片置于另一层片的上面是可行的，因此在MRAM存储器中可以实现高存储容量。对于这种类型的多层的存储单元阵列，可以借助于波纹多层连接来实现连接。
正如从图4n中所能见到的，第一连接线10被扩散阻挡层5，9，15完全密封。由氮化硅制成的扩散阻挡层5与由TaNiTa制成的阻挡层9防止了铜向它们下面的二氧化硅介质层4的扩散。扩散阻挡层15防止铜向存储部件11的扩散以及向上面的介质层17的扩散，即向存储单元阵列的该区中的金属互化介质的扩散。电气接触是由穿过贯通接触器的第一连接线10作出的。第二连接线20是通过包裹贯通接触器(未示出)的贯通连接线经由金属连线而实现电气连接的。
图5a至g示出用于生产本发明的存储单元构件的另一工艺变型。一开始的工序是象在图4中所示的第一生产变型中所展示的那样进行的。图5a至e与第一工艺变型的图4a至e对应。
正如在图5f中所示，在第二工艺变型中，存储部件层11a-11e在被采用之后通过利用光刻胶掩模21进行腐蚀的方式进行成图。然后掩模21以剥离的方式被消除。图5g示出了得到的工艺状况。
接着，正如能在图5h中见到的那样，氮化硅层22和二氧化硅层23在图5g中所示的结构上淀积。
然后两个淀积层22与23进行化学机械抛光工序，于是形成在图5j中所示的结构。
然后，存储单元阵列被抗腐蚀掩模24复盖，并且氮化硅层22通过在存储器外围区或连接区进行的RIE腐蚀而被消除。所获结果即为图5k中所示的结构。
光刻胶掩模被消除并且进行清洁工序之后，首先，通过PECVD来淀积氮化硅层25和二氧化硅层26。利用化学机械抛光CMP对包裹的二氧化硅层26进行平整，获得图5L中所示的结构。
接着，将光刻胶掩模27施于二氧化硅层26之上进行成图。所获即为图5m中所示的结构。
在另一工序中，根据氮化硅与钽对二氧化硅层26有选择地进行腐蚀。图5n示出了所获的构件。
最后，光刻胶掩模27被再次消除，并且氮化硅层25根据二氧化硅钽与铜，在暴露区中通过RIE腐蚀法被有选择地消除。结果，存储单元阵列中的存储部件11以及用于连接线10的连接端子得以暴露。图5o中所示的结构首先用套筒层28然后用铜层29通过PVD工艺加以复盖。然后对铜层29另以精整。图5p示出了所获的结构。
在另一工序中，利用终止于套筒层28的化学机械抛光工序CMP将过量的铜清除。最后，利用终止于二氧化硅层17的另一化学机械抛光工序CMP将套筒层28消除，获得图5q中所示的结构。
正如在图5q中所能见到的，第一连接线10通过由氮化硅组成的扩散阻挡层22与由二氧化硅组成的金属互化物介质27隔离，因此，铜就不会向介质27扩散。而且，扩散阻挡层22防止了各存储部件层11与连接线10之间的相互扩散。
图6a至n示出了用于生产本发明的存储单元构件的第三工艺变型。一开始的各道工序与在图4和5中所示的绘出的两项工艺对应。图6a于f与已经加以描述的这两个工艺变型的图4a至e与图5a至e对应。图6g和h与已在图5f和g中示出的第二工艺变型的工序对应。
正如在图6i中所能见到的，在用于生产本发明的存储单元构件的第三工艺变型中，在已成图存储部件11上淀积一个二氧化硅层，然后在不用光掩模的情况下利用不均匀腐蚀工序进行深腐蚀，以形成包裹存储部件11的空隙30。
氮化硅层31的淀积在另一工序中进行，获得如图6j中所示的结构。
接着，二氧化硅层32被淀积并经历化学机械抛光，获得图6L中绘出的结构。
光掩模33被用于平滑的二氧化硅层32上，并且二氧化硅层32通过光掩模33被有选择地腐蚀。接着光刻胶掩模33被消除。最后，在另一腐蚀工序中，根据二氧化硅和铜，有选择地进行氮化硅腐蚀，获得图6n中所示的结构。
最后，通过溅射的方式用一个含Ta/TaN的套筒双层将该结构复盖，接着用铜复盖该套筒双层，然后对铜进行精整。最后，铜层35及其下面的套筒层34通过化学机械抛光加以清除，获得图6p中所示的结构。
正如在图6p中所能见到的，铜制的连接线10通过扩散阻挡层7与其上面的金属互化层32隔离，以防止铜向介质层32扩散。扩散阻挡层5与套筒9还防止铜向介质层4扩散。
如图5与6中所示，与前两个工艺变型生产的存储单元构件相比，根据工艺变型3生产的的存储单元构件有缺点，氧化物隔离层30不能防止存储部件与第一连接线10之间的相互扩散。另一方面，如图6中所示的第三工艺变型比工艺变型2有优势，这是一个相当简单的生产工艺，不包括任何要求严格的CMP工序，在外围区进行氮化硅深腐蚀期间不要求用附加掩模来保护存储部件的单元阵列(图5k)。
结合图4描述的第一工艺变型，除防止扩散现象外，还体现出其他优势。平版印制掩模能够确保在外围区进行贯通腐蚀以及在存储单元阵列中为上部的布线进行沟道腐蚀期间存储部件11的侧面不被复盖，而该第一工艺变型不需要附加的平版印制掩模，也不会因后续的金属淀积而短路。正相反，暴露存储部件的腐蚀工艺是自对准的。在二氧化硅沟道腐蚀的情况下，氮化硅的腐蚀终止层能够避免不可再生的腐蚀深度以及生产中生成的互连电阻。而且，在二氧化硅沟道腐蚀期间，铜在通孔和沟道的二氧化硅侧面上的再淀积得以避免，而且铜向金属互化介质以及存储部件的扩散也得以避免。
而且，因为使用含O2的标准等离子工艺，本发明的所有的工艺变型均能通过随在沟道腐蚀之后的抗腐蚀脱膜方式来防止暴露的铜被氧化。这就使取消用于去除被腐蚀的铜表面的工序成为可能。

Claims (11)

1.一种存储单元构件，具有：
存储单元阵列，该阵列至少有一个磁阻存储部件层(11)，
每个部件层均与第一连接线(10)连接，第一连接线(10)布设在第一介质层(6)中，
每个部件层均与第二连接线(20，29，35)连接，第二连接线(20，29，35)布设在第二介质层(17，27，32)中，
其特征在于，在第一连接线(10)与第二连接线(17，27，32)之间有一扩散阻挡层(15，22，7，31)。
2.根据权利要求1所述的存储单元构件，其特征在于，存储部件(11)是TMR存储部件，每个存储部件有两个铁磁体层(11b，11d)和布设于这两个铁磁体层(11b，11d)之间的绝缘的非磁性层(11c)。
3.根据权利要求1所述的存储单元构件，其特征在于，存储部件(11)是GMR存储部件，每个存储部件有两个铁磁体层(11b，11d)和布设于这两个铁磁体层(11b，11d)之间的导电的非磁性层(11c)。
4.根据前述的权利要求中的任一项所述的存储单元构件，其特征在于，存储部件(11)通过连接扩散阻挡层(11a，11e)分别与连接线(10，20，29，35)连接。
5.根据前述的权利要求中的任一项所述的存储单元构件，其特征在于，连接扩散阻挡层(11a，11d)用钽制成。
6.根据前述的权利要求中的任一项所述的存储单元构件，其特征在于，扩散阻挡层(5，22)阻止存储部件(11)的铁磁体(11b，11d)和第一连接线(10)之间的相互扩散。
7.根据前述的权利要求中的任一项所述的存储单元构件，其特征在于，第一连接线(10)借助于第二扩散阻挡层(5)和套筒层(9)与设在半导体基片(1)上的第三介质层(4)隔离。
8.根据前述的权利要求中的任一项所述的存储单元构件，其特征在于，扩散阻挡层(5，15，22，7，31)由氮化硅制成。
9.根据前述的权利要求中的任一项所述的存储单元构件，其特征在于，介质层由二氧化硅制成。
10.根据前述的权利要求中的任一项所述的存储单元构件，其特征在于，连接线(10，20，29，35)实际上包括铜。
11.一种用于生产权利要求1所述的存储单元构件的方法，包括下述工序：
(a)在半导体基片的存储单元阵列的第一介质层(6)中淀积并成图第一连接线(10)；
(b)在该存储单元阵列中淀积并成图磁阻存储部件(11)；
(c)在该存储单元阵列中淀积并成图扩散阻挡层(15，22，7)；
(d)通过对硬模(12)进行深腐蚀来对半导体部件(11)进行自定位连接，以此来确定存储部件(11)的成图；
(e)在该存储单元阵列的第二介质层(17，27，32)中淀积并成图第二连接线(20，29，35)。
CNB018150446A 2000-09-01 2001-08-28 存储单元构件及生产方法 Expired - Fee Related CN100359597C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10043159A DE10043159A1 (de) 2000-09-01 2000-09-01 Speicherzellenanordnung und Verfahren zu deren Herstellung
DE10043159.3 2000-09-01

Publications (2)

Publication Number Publication Date
CN1451164A true CN1451164A (zh) 2003-10-22
CN100359597C CN100359597C (zh) 2008-01-02

Family

ID=7654680

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018150446A Expired - Fee Related CN100359597C (zh) 2000-09-01 2001-08-28 存储单元构件及生产方法

Country Status (8)

Country Link
US (1) US6943393B2 (zh)
EP (1) EP1314165B1 (zh)
JP (1) JP2004508701A (zh)
KR (1) KR100524269B1 (zh)
CN (1) CN100359597C (zh)
DE (2) DE10043159A1 (zh)
TW (1) TW525287B (zh)
WO (1) WO2002019338A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10124366A1 (de) * 2001-05-18 2002-11-28 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleiterspeichereinrichtung
US6812040B2 (en) 2002-03-12 2004-11-02 Freescale Semiconductor, Inc. Method of fabricating a self-aligned via contact for a magnetic memory element
US6740588B1 (en) * 2002-03-29 2004-05-25 Silicon Magnetic Systems Smooth metal semiconductor surface and method for making the same
US6815248B2 (en) * 2002-04-18 2004-11-09 Infineon Technologies Ag Material combinations for tunnel junction cap layer, tunnel junction hard mask and tunnel junction stack seed layer in MRAM processing
US6783994B2 (en) 2002-04-26 2004-08-31 Freescale Semiconductor, Inc. Method of fabricating a self-aligned magnetic tunneling junction and via contact
US6635546B1 (en) * 2002-05-16 2003-10-21 Infineon Technologies Ag Method and manufacturing MRAM offset cells in a damascene structure
US6743642B2 (en) * 2002-11-06 2004-06-01 International Business Machines Corporation Bilayer CMP process to improve surface roughness of magnetic stack in MRAM technology
US6784091B1 (en) * 2003-06-05 2004-08-31 International Business Machines Corporation Maskless array protection process flow for forming interconnect vias in magnetic random access memory devices
US7083990B1 (en) * 2005-01-28 2006-08-01 Infineon Technologies Ag Method of fabricating MRAM cells
US7399646B2 (en) * 2005-08-23 2008-07-15 International Business Machines Corporation Magnetic devices and techniques for formation thereof
US20080173975A1 (en) * 2007-01-22 2008-07-24 International Business Machines Corporation Programmable resistor, switch or vertical memory cell
US7859025B2 (en) * 2007-12-06 2010-12-28 International Business Machines Corporation Metal ion transistor
US9780301B1 (en) * 2016-04-15 2017-10-03 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing mixed-dimension and void-free MRAM structure

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5756366A (en) * 1995-12-21 1998-05-26 Honeywell Inc. Magnetic hardening of bit edges of magnetoresistive RAM
DE19744095A1 (de) * 1997-10-06 1999-04-15 Siemens Ag Speicherzellenanordnung
US5940319A (en) * 1998-08-31 1999-08-17 Motorola, Inc. Magnetic random access memory and fabricating method thereof
TW446941B (en) * 1998-11-19 2001-07-21 Infineon Technologies Ag Magnetoresistive element
US6153443A (en) * 1998-12-21 2000-11-28 Motorola, Inc. Method of fabricating a magnetic random access memory
EP1157388B1 (de) * 1999-02-26 2002-07-31 Infineon Technologies AG Speicherzellenanordnung und verfahren zu deren herstellung
US6165803A (en) * 1999-05-17 2000-12-26 Motorola, Inc. Magnetic random access memory and fabricating method thereof

Also Published As

Publication number Publication date
US6943393B2 (en) 2005-09-13
EP1314165B1 (de) 2004-06-16
JP2004508701A (ja) 2004-03-18
EP1314165A1 (de) 2003-05-28
KR100524269B1 (ko) 2005-10-28
TW525287B (en) 2003-03-21
DE50102622D1 (de) 2004-07-22
CN100359597C (zh) 2008-01-02
DE10043159A1 (de) 2002-03-21
US20040004884A1 (en) 2004-01-08
WO2002019338A1 (de) 2002-03-07
KR20030064389A (ko) 2003-07-31

Similar Documents

Publication Publication Date Title
KR101036722B1 (ko) 마그네토레지스티브 ｒａｍ 장치 및 제조 방법
CN100481320C (zh) 磁阻随机存取存储器器件结构以及用于制造该结构的方法
TWI282162B (en) Magnetic yoke structures in MRAM devices to reduce programming power consumption and a method to make the same
US7105363B2 (en) Cladded conductor for use in a magnetoelectronics device and method for fabricating the same
JP4583997B2 (ja) 磁気メモリセルアレイおよびその製造方法
JP4378631B2 (ja) Ｍｒａｍ素子の製造方法
US7259025B2 (en) Ferromagnetic liner for conductive lines of magnetic memory cells
JP5642557B2 (ja) メモリセルおよびメモリセルの磁気トンネル接合（ｍｔｊ）の形成方法
JP2004527123A (ja) Ｍｒａｍ電極用保護構造
CN1183545C (zh) 存储元件装置及其制造方法
CN1451164A (zh) 存储单元构件及生产方法
US10170692B2 (en) Semiconductor device with integrated magnetic tunnel junction
JP2002538614A5 (zh)
CN1448947A (zh) 磁存储装置的制造方法
US7334317B2 (en) Method of forming magnetoresistive junctions in manufacturing MRAM cells
KR100390977B1 (ko) 반도체소자의 제조방법
CN1499609A (zh) 用于埋入式后端线结构的错落金属化
KR101202687B1 (ko) 반도체 장치의 제조방법
US7564109B2 (en) MRAM and method of manufacturing the same
CN1748323A (zh) 高密度和高编程效率的mram设计

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER NAME: INFINRONG SCIENCE AND TECHNOLOGY CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Munich, Germany

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: INFINEON TECHNOLOGIES AG

TR01 Transfer of patent right

Effective date of registration: 20120917

Address after: Munich, Germany

Patentee after: QIMONDA AG

Address before: Munich, Germany

Patentee before: Infineon Technologies AG

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151223

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: QIMONDA AG

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080102

Termination date: 20160828

CF01 Termination of patent right due to non-payment of annual fee