CN1434501A - 部分自行对准接触窗的制造方法 - Google Patents

Abstract

一种部分自行对准接触窗的制造方法。此方法是在一基底上形成数个栅极，并于栅极侧壁形成衬层，再于衬层侧壁形成保角的氮化硅间隙壁。之后，该些栅极间的基底内形成掺杂区，再进行自行对准金属硅化工艺，以于栅极顶部与掺杂区表面形成自行对准硅化金属层。随后，于基底上形成一层介电层且覆盖这些栅极。接着，图案化此介电层，以形成一接触窗开口，并暴露出栅极间的基底上的自行对准硅化金属层。之后，于接触窗开口侧壁覆盖一接触窗间隙壁，再于接触窗开口内形成接触窗插塞。

Description

部分自行对准接触窗的制造方法

技术领域

本发明是有关于一种接触窗(Contact)的制造方法，且特别是有关于一种部分自行对准接触窗(Partial Self Aligned Contact)的制造方法。

背景技术

目前超大规模集成电路(ULSI)工艺解析度已经发展到0.18微米以下，即深度对宽度或直径的比例愈来愈大，金属和半导体的接触窗也愈来愈小，因此要如何克服愈来愈小的线宽，防止接触窗发生对准错误(Misalignment)，已成为半导体业界的研发重点。此外，自行对准金属硅化工艺也广泛应用于各项元件的制作。

公知的为了克服愈来愈小的线宽以及防止接触窗发生对准错误，通常采用如图1A与图1B所显示的工艺来进行接触窗的制造。

图1A与图1B是公知的一种周边元件扩展接口(Peripheralcomponent interconnect，简称PCI)图形加速端口(Accelerated graphicsport，简称AGP)控制器(Controller)与(AND)闪存(PCI AGPController AND FLASH，简称PacAnd闪存)的接触窗的制作流程剖面图。

请参照图1A，提供一基底100，于基底100上形成数对多晶硅栅极102。接着，于多晶硅栅极102侧壁形成衬层(Liner)106，再于衬层106侧壁形成间隙壁108。然后于栅极102间的基底100内形成掺杂区111。之后，进行自行对准金属硅化工艺，以于栅极102顶部与栅极102间的基底100表面形成自行对准硅化金属层104，使栅极102阻值降低。随后，于基底100上形成一层介电层110，覆盖多晶硅栅极102与间隙壁108。

接着，请参照图1B，利用蚀刻工艺图案化介电层110，以形成一接触窗开口(Contact Opening)112，并暴露出两对栅极102之间的自行对准硅化金属层104。接着，于接触开口112中形成接触窗插塞116。

然而，上述公知工艺为了防止在形成接触窗开口时发生对准错误，因此在栅极的设计原则(Design Rule)上都会预留一对准错误裕度(Misalign Margin)，也就是在预定形成接触窗开口的位置与其邻近栅极间的位置预留一适当空间，以防止实际上的接触窗开口因对准错误而与栅极电性相接触而发生短路。另外，此一公知技术在形成接触窗开口时还容易发生栅极顶部的硅化金属层暴露出来的失误，因此在设计栅极的间距时尚需预留一安全裕度(Safety Margin)，以防止上述情形发生。如此一来，接触窗开口的尺寸不但会缩小，也因为其周边需预留空间，所以无法使元件朝微小化发展。

若是采用自行对准接触窗(Self Aligned Contact，简称SAC)工艺则又面临其它的问题。自行对准接触窗工艺是在基底上先沉积一多晶硅层之后，再于多晶硅层上覆盖一顶盖层，然后定义上述各层以形成多晶硅栅极与其上的顶盖层。而通常为了降低多晶硅栅极的阻值，会在沉积多晶硅层之后、覆盖顶盖层之前，沉积一多晶硅化金属(Polycide)。接着，于多晶硅栅极侧壁形成间隙壁，再于栅极间的基底内形成源/漏极区。随后，可于源/漏极区表面形成一自行对准硅化金属层，再于基底上覆盖一层介电层，并利用蚀刻工艺图案化此介电层，以形成一自行对准接触窗开口(SAC Opening)，并暴露出栅极间的自行对准硅化金属层与部分间隙壁。因为栅极顶部有一层顶盖层保护，所以接触窗口的尺寸可以比公知的大。最后，于接触开口中形成接触窗插塞。

虽然自行对准接触窗工艺可以可使接触窗尺寸符合元件尺寸微小化的发展，但是探究上述技术后可知，为保护栅极不会因接触窗对准错误而暴露出来，则必需于栅极顶部形成一顶盖层。然后，为了降低栅极的阻值，又需在多晶硅栅极与顶盖层之间形成一层多晶硅化金属。所以，通过上述方法形成自行对准接触窗既复杂又耗费时间与制造成本。

发明内容

本发明的目的就是提供一种部分自行对准接触窗的制造方法，以简化工艺。

本发明的再一目的就是提供一种部分自行对准接触窗的制造方法，以避免接触窗面积缩减。

本发明的另一目的是提供一种部分自行对准接触窗的制造方法，能够在元件尺寸缩小的情形下，增加接触窗的尺寸。

本发明的又一目的是提供一种部分自行对准接触窗的制造方法，可以省略接触窗开口与其邻近栅极之间的安全裕度。

本发明的又一目的是提供一种部分自行对准接触窗的制造方法，可得到放大的接触窗尺寸设计规则。

本发明的又一目的是提供一种部分自行对准接触窗的制造方法，可缩小元件尺寸并增进其可靠度

根据上述与其它目的，本发明提出一种部分自行对准接触窗的制造方法。此方法为提供一基底，在基底上形成数个栅极，然后于栅极侧壁形成衬层，之后于衬层侧壁形成保角的间隙壁(ConformalSpacer)。之后，该些栅极间的基底内形成一掺杂区，并且可进行一自行对准金属硅化工艺，以于栅极顶部与掺杂区表面形成自行对准硅化金属层。随后，于基底上形成一层介电层且覆盖这些栅极。接着，图案化此介电层，以形成一接触窗开口，并暴露出两对栅极之间的基底与部份保角的间隙壁。之后，于基底上沉积一层绝缘层，以覆盖接触窗开口内侧，再回蚀此绝缘层，以形成接触窗间隙壁，并暴露出接触窗开口底部的基底。最后，于接触窗开口内形成接触窗插塞。

本发明的优点在于利用氮化硅材质的保角的间隙壁，进行自行对准接触窗的制作。因为保角的间隙壁可以提供栅极顶部更佳的保护性，所以可在形成接触窗开口发生对不准的情形时，确实保护栅极不被损害。

此外，本发明利用覆盖于接触窗侧壁的接触窗间隙壁保护元件，因此可避免元件发生短路的情形，也可以省略接触窗开口与其邻近栅极之间的安全裕度。

再者，本发明于栅极顶部形成有自行对准硅化金属层，所以能降低其阻值，并且在元件尺寸微小化的情形下，仍能增加接触窗的尺寸，以及增进元件可靠度。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下：

附图说明

图1A与图1B是公知的一种PacAnd闪存的接触窗的制作流程剖面图；

图2A至图2C是依照本发明一较佳实施例一种部分自行对准接触窗的制作流程剖面图；

图3是依照本发明一较佳实施例一种PacAnd闪存的上视图。

100，200，300：基底

102，202，302a，302b，304：栅极

104，204：自行对准硅化金属层

106，206：衬层              108，208：间隙壁

110，210：介电层            111，211：掺杂区

112，212，308：接触窗开口   116，216：接触窗插塞

214：绝缘层                 214a：接触窗间隙壁

306：浅沟渠隔离结构         310，312：间距

具体实施方式

图2A至图2C是依照本发明一较佳实施例一种部分自行对准接触窗的制作流程剖面图。

请参照图2A，提供一基底200，于基底200上形成数个栅极202，其材质例如是多晶硅，其厚度譬如在2000埃～5000埃之间，其中栅极202间距的设计原则(Design Rule)包括预留一对准错误裕度(Misalign Margin)。接着，于栅极202侧壁形成衬层(Liner)206，其材质例如是氧化硅。随后，于衬层206侧壁形成间隙壁208。间隙壁208的形状以具有保角者较佳，且间隙壁208的材质必须较后续形成的介电层具有低的蚀刻速率的特性，也就是间隙壁208与后续形成的介电层需有较佳蚀刻选择比(Selectivity)，其中较佳者为氮化硅。之后，该些栅极间的基底100内形成一掺杂区211，例如源/漏极区。

由于本发明的栅极202的顶部并未形成顶盖层，因此，可以在形成介电层210之前先进行一自行对准金属硅化工艺，以于栅极202顶部与掺杂区211表面形成一自行对准硅化金属层204，使栅极202与掺杂区211阻值降低。当硅化金属层204形成之后再于基底200上形成一层介电层210，以覆盖栅极202与间隙壁208，介电层210例如是一氧化层。

接着，请参照图2B，图案化此介电层210，以形成一部分自行对准接触窗开口212，并暴露出栅极202间的自行对准硅化金属层204与部份的间隙壁208，而图案化介电层210的方法例如蚀刻工艺。因为介电层210的材质较间隙壁208具有高的蚀刻速率，所以这些间隙壁208可以作为栅极202的蚀刻保护层。之后，于基底100上覆盖一层绝缘层214，例如是一氧化层，其形成的方法包括化学气相沉积法(CVD)，例如是电浆增强型化学气相沉积法(PECVD)。

最后，请参照图2C，回蚀刻此绝缘层214，以形成一接触窗间隙壁214a，而暴露出接触窗开口212底部的自行对准硅化金属层204，再于接触窗开口212内形成接触窗插塞(Plug)216。因为有保角间隙壁208以及接触窗间隙壁214a的存在，所以就算接触窗开口212偏移至邻近栅极202的位置，也不会有公知栅极202顶部的硅化金属层204暴露出来的失误，因此在设计栅极间距时不需预留一安全裕度(Safety Margin)。如此一来，就可以在元件微小化的趋势下，既降低栅极202阻值，更维持接触窗216尺寸不变，甚至增加接触窗216的尺寸。

为了详细说明本发明可以缩小元件尺寸，并且增加接触窗开口的尺寸，以周边元件扩展接口图形加速端口控制器与闪存(PeripheralComponent Interconnect Accelerated Graphics Port Controller AND，简称PacAND闪存)为例，请见图3所示。

图3是依照本发明一较佳实施例一种PacAND闪存的上视图。

请参照图3，在基底300上有两对栅极302a与302b，而于基底300与栅极对302a、302b之间有相邻的两浮置栅极(Floating Gate)304；以及两条配置于浮置栅极304外侧的浅沟渠隔离结构(ShallowTrench Isolation)306，且浮置栅极304和浅沟渠隔离结构306方向平行，而与栅极302a、302b的方向垂直。于上述结构中的接触窗开口308配置于两对栅极302a与302b之间的基底300上。

请继续参照图3，如果栅极302a中两栅极之间距310在0.13微米～0.18微米之间、而两对栅极302a与302b之间距312在0.3微米～0.4微米之间的话，则接触窗开口308的尺寸约为0.2～0.3微米×0.2～0.3微米。因为，接触窗308周边不用像公知技术一样需预留对准错误裕度以及安全裕度，所以可缩减每两对栅极302a与302b的间距312，并降低两对栅极302a与302b的间距312与栅极302a中两栅极的间距310的比率，例如由公知的3.55降至2.3。因此元件尺寸也能随之缩小。

综上所述，本发明的特征包括下列各点：

1.本发明利用保角的间隙壁，并配合自行对准金属硅化工艺，来进行部分自行对准接触窗的制作，故可简化工艺并降低栅极阻值。

2.本发明利用氮化硅材质的保角的间隙壁，进行自行对准接触窗的制作，故可在形成接触窗开口而发生对不准的情形时，确实保护栅极不被损害。

3.本发明利用覆盖于接触窗侧壁的接触窗间隙壁保护元件，因此可避免元件发生短路的情形，也可以省略接触窗开口与其邻近栅极之间的安全裕度。

4.本发明在元件尺寸缩小的情形下，仍能增加接触窗的尺寸，因此可以放大接触窗尺寸设计规则(Design Rule)，以及增进元件可靠度(Reliability)。

Claims (23)

1、一种部分自行对准接触窗的制造方法，其特征是，该方法包括：

提供一基底；

于该基底上形成多个栅极；

于该些栅极侧壁形成一氮化硅间隙壁；

于该些栅极间的该基底内形成一掺杂区；

于该基底上形成一介电层，且覆盖该些栅极与该氮化硅间隙壁；

图案化该介电层，以形成一接触窗开口，以暴露出该掺杂区；

于该接触窗开口侧壁形成一接触窗间隙壁；以及

于该接触窗开口内形成一接触窗插塞。

2、如权利要求1所述的部分自行对准接触窗的制造方法，其特征是，于该些栅极间的该基底内形成该掺杂区的该步骤后，更包括于该些栅极顶部与该掺杂区表面形成一自行对准硅化金属层。

3、如权利要求1所述的部分自行对准接触窗的制造方法，其特征是，于该接触窗开口侧壁形成该接触窗间隙壁的该步骤，包括：

于该基底上形成一绝缘层，以覆盖该接触窗开口；以及

回蚀刻该绝缘层，以暴露出该接触窗开口底部之该掺杂区。

4、如权利要求1所述的部分自行对准接触窗的制造方法，其特征是，该介电层包括氧化层。

5、如权利要求1所述的部分自行对准接触窗的制造方法，其特征是，该些栅极的材质包括多晶硅。

6、如权利要求1所述的部分自行对准接触窗的制造方法，其特征是，该接触窗间隙壁的材质包括氧化层。

7、如权利要求1所述的部分自行对准接触窗的制造方法，其特征是，于该些栅极与该氮化硅间隙壁之间更包括形成一衬层。

8、如权利要求7所述的部分自行对准接触窗的制造方法，其特征是，该些衬层的材质包括氧化硅。

9、一种部分自行对准接触窗的制造方法，其特征是，该方法包括：

提供一基底，该基底上有多个栅极；

于该些栅极侧壁形成一保角的间隙壁；

于该些栅极间的该基底内形成一掺杂区；

于该基底上形成一介电层，且覆盖该些栅极与该保角的间隙壁，且该介电层的材质与该保角的间隙壁相比具有高的蚀刻速率；

图案化该介电层，以形成一接触窗开口，并暴露出该掺杂区表面；

于该接触窗开口侧壁形成一接触窗间隙壁；以及

于该接触窗开口内形成一接触窗插塞。

10、如权利要求9所述的部分自行对准接触窗的制造方法，其特征是，于该些栅极间的该基底内形成该掺杂区的该步骤后，更包括于该些栅极顶部与该掺杂区表面形成一自行对准硅化金属层。

11、如权利要求9所述的部分自行对准接触窗的制造方法，其特征是，于该接触窗开口侧壁形成该接触窗间隙壁的该步骤，包括：

于该基底上形成一绝缘层，以覆盖该接触窗开口；以及

回蚀刻该绝缘层，以暴露出该接触窗开口底部的该掺杂区。

12、如权利要求9所述的部分自行对准接触窗的制造方法，其特征是，该接触窗间隙壁的材质包括氧化层。

13、如权利要求9所述的部分自行对准接触窗的制造方法，其特征是，该介电层包括氧化层。

14、如权利要求9所述的部分自行对准接触窗的制造方法，其特征是，该些栅极的材质包括多晶硅。

15、如权利要求9所述的部分自行对准接触窗的制造方法，其特征是，该保角间隙壁的材质包括氮化硅。

16、如权利要求15所述的部分自行对准接触窗的制造方法，其特征是，于该些栅极与该保角的间隙壁之间更包括形成一衬层，且该些衬层的材质包括氧化硅。

17、一种部分自行对准接触窗的制造方法，其特征是，该方法包括：

提供一基底，该基底上有多个栅极；

于该些栅极侧壁形成一保角的间隙壁；

于该些栅极间的该基底内形成一掺杂区；

于该基底上形成一介电层，且覆盖该些栅极与该保角的间隙壁，且该介电层的材质较该保角的间隙壁具有高的蚀刻速率；

图案化该介电层，以形成一接触窗开口，并暴露出该掺杂区；以及

于该接触窗开口内形成一接触窗插塞。

18、如权利要求17所述的部分自行对准接触窗的制造方法，其特征是，于该些栅极间的该基底内形成该掺杂区的该步骤后，更包括于该些栅极顶部与该掺杂区表面形成一自行对准硅化金属层。

19、如权利要求17所述的部分自行对准接触窗的制造方法，其特征是，该保角的间隙壁的材质包括氮化硅。

20、如权利要求17所述的部分自行对准接触窗的制造方法，其特征是，该介电层包括氧化层。

21、如权利要求17所述的部分自行对准接触窗的制造方法，其特征是，该些栅极的材质包括多晶硅。

22、如权利要求17所述的部分自行对准接触窗的制造方法，其特征是，于该些栅极与该保角的间隙壁之间更包括形成一衬层。

23、如权利要求22所述的部分自行对准接触窗的制造方法，其特征是，该些衬层的材质包括氧化硅。

Images