CN1433588A - 光盘驱动器中的多电压加电稳定的输入/输出缓冲器电路 - Google Patents

光盘驱动器中的多电压加电稳定的输入/输出缓冲器电路 Download PDF

Info

Publication number
CN1433588A
CN1433588A CN00815043A CN00815043A CN1433588A CN 1433588 A CN1433588 A CN 1433588A CN 00815043 A CN00815043 A CN 00815043A CN 00815043 A CN00815043 A CN 00815043A CN 1433588 A CN1433588 A CN 1433588A
Authority
CN
China
Prior art keywords
voltage
buffer
core
input
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN00815043A
Other languages
English (en)
Inventor
M·A·福汉德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seagate Technology LLC
Original Assignee
Seagate Technology LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seagate Technology LLC filed Critical Seagate Technology LLC
Publication of CN1433588A publication Critical patent/CN1433588A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Power Sources (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

一种光盘驱动器中特殊应用的集成电路，它具有连接到核心电压的核心逻辑模块、连接到输入/输出电压和具有连接到核心逻辑模块的输入/输出缓冲器控制线的输入/输出缓冲器模块，以及在I/O缓冲器上的模式切换输入端，可操作所述模式切换输入端，无论何时当核心电压低于安全工作电平时阻止I/O缓冲器模块的输出操作。一个实施例具有核心逻辑模块，判定何时符合安全工作电平，并把合适的信号提供给I/O缓冲器。另一个实施例具有可操作地连接到核心电压和输入/输出电压的独立的电平检测模块，判定何时符合安全工作电平，以及具有连接到在I/O缓冲器模块上的模式切换输入端的一个输出。

Description

光盘驱动器中的多电压加电稳定的输入/输出缓冲器电路
发明领域
本发明一般涉及输入/输出(I/O)缓冲器电路，尤其，涉及在加电时稳定的多电压I/O缓冲器。
发明背景
某些先进的集成电路在IC中存在两个不同的电压。具有核心电压和I/O电压。各电压互不相同。将其称为混合电压集成电路。当把两个不同的电压施加到芯片上和从芯片上除去时，如当施加到系统实施时，通常在不同的时间点处施加和除去它们。此外，通过在IC的核心中的逻辑来确定输入/输出(I/O)缓冲器的状态。这意味着在确定输出缓冲器的状态之前，两个电压都必须存在。通常，核心电压和I/O电压同时存在。然而，在I/O电压出现在核心电压之前的场合，存在问题。问题发生是因为存在诸如系统复位之类的某些信号，例如，不管核心电压是否存在，任何时间存在I/O电压时都需要对其进行控制、即作出判定。
由于需要测试模式，以及缓冲器的动态配置，I/O电源不能单独确定I/O缓冲器的状态。因此，存在对于一种解决方案的需求，在所述解决方案中，任何时候当在混合电压集成电路中存在I/O电压时就可以判定缓冲器的状态。
发明概要
本发明针对前述缺点，是一种在光盘驱动控制器中特别有用的集成电路，保证每次对I/O缓冲器加电时，已知基于I/O电压关断的状态。然后，在核心电压已经达到可接受的预定电平之后，电路允许核心来判定I/O缓冲器的状态。这是通过把核心电源施加到驻留在I/O缓冲器本身中的附加的逻辑来实现的，此外，可以提供到I/O缓冲器的一个输入端，它的作用是作为来自核心逻辑的模式切换。这个模式切换输入端对I/O缓冲器的状态是由缺省模式确定还是由核心逻辑确定进行控制。
这可以通过两个较佳实施例而在当前的光盘驱动器上实现。然而，根据阅读下列说明，熟悉本技术领域的人员也会明了其它装置。第一实施例实质上包括使用来自核心的高度活动的信号来确定何时从缺省模式切换到核心逻辑模式。第二实施例实质上包括使用在核心之外的独立电平检测信号电路提供一个信号，以指示核心电压处于控制核心逻辑的可接受的电平。然后使用电平检测信号在缺省模式和核心逻辑模式之间切换。
阅读下面的详细说明以及参考相关的图纸将明了给出本发明的特征的这些和各种其它特征以及优点。
附图简述
图1表示根据本发明的集成电路较佳实施例的光盘驱动器的平面图。
图2表示图1中示出的光盘驱动器的简化的功能方框图。
图3表示根据本发明第一较佳实施例的混合电压集成电路的示意方框图。
图4表示根据本发明第二较佳实施例的混合电压集成电路的示意方框图。
图5表示说明图3中集成电路的定时的各种电压的定时图。
图6表示图4中混合电压集成电路的电平检测电路块的简化示意图。
图7表示图3中集成电路的较佳实施例的简化示意图。
详细说明
在图1中示出根据本发明的较佳实施例构成的光盘驱动器100。光盘驱动器100包括基座102，光盘驱动器100的各种部件安装在该基座上。对于传统方式的光盘驱动器，一部分切除而示出的顶盖104与基座102结合而形成一个内部的、密封的环境。部件包括主轴马达106，它以恒定的高速旋转一个或多个光盘108。通过使用致动组件110向光盘108的记录道上写入信息和从其读出信息，所述致动组件110在搜索期间围绕位置邻近光盘108的轴承轴组件112旋转。致动组件110包括向光盘108延伸的多个致动器臂114，从每个致动器臂114伸出一个或多个弯曲部分116。在每个弯曲部分116的最远端安装光头118，它包括空气轴承滑动器，使光头118能飞行到与相关联的光盘108的相应表面接近的上方。
在搜索操作期间，通过使用音圈马达(VCM)124控制光头118的记录道位置，音圈马达一般包括附加到致动组件110的线圈126，以及一个或多个永磁铁128，所述永磁铁建立线圈126所处的磁场。控制施加到线圈126的电流导致永磁铁128和线圈126之间的磁交互，以致线圈126根据众知的洛伦兹(Lorentz)关系移动。当线圈126移动时，致动组件110围绕轴承轴组件112旋转，导致光头118移动而越过光盘108的表面。
当在较长的时间周期中不使用光盘驱动器100时，主轴马达106一般不加电。当驱动马达不加电时，在接近光盘108的内直径的停泊区120上方移动光头118。通过使用致动器锁定装置使光头118固定在停泊区120上方，所述锁定装置防止当光头停泊时的无意的转动。
弯曲组件130提供致动组件110必需的电气连接路径，同时允许致动组件110在操作期间的绕轴旋转运动。弯曲组件包括印制电路板132，把光头导线连接到其上(未示出)，光头导线的走向是沿致动器臂114和弯曲部分116到光头118的。印制电路板一般包括用于在写入操作期间把写入电流施加到光头118的电路，以及用于在读出操作期间放大光头118产生的读出信号的前置放大器。弯曲组件终止于弯曲支架134处，所述弯曲支架用于通过基座面板102联系安装到光盘驱动器100的下侧的光盘驱动印制电路板(未示出)。
参考图2，图中示出图1的光盘驱动器100的功能方框图，一般示出驻留在光盘驱动印制电路板上的，并用于控制光盘驱动器100的操作的主功能电路。在图2中示出的光盘驱动器100可操作地连接到主计算机140，光盘驱动器100以传统方式安装在所述主计算机中。在主计算机140和光盘驱动微处理器142之间提供控制通信路径，一般，微处理器142提供高级通信，并控制光盘驱动器100连同存储在微处理器存储器(MEM)143中的用于微处理器142的程序。MEM143可以包括用于微处理器142的随机存取存储器(RAM)、只读存储器(ROM)，以及其它驻留存储器。
主轴控制电路148以恒定高速使光盘108旋转，一般，主轴控制电路148通过使用反电动势(BEMF)检测与主轴马达106进行电气通信。在搜索操作期间，通过把电流施加到致动组件110的线圈126而控制光头118的记录道位置。伺服控制电路150提供这种控制。在搜索操作期间，微处理器142接收有关光头118的速度和加速度的信息，使用该信息和存储在存储器143中的一个模型与伺服控制电路150进行通信，伺服控制电路150将把受控制的电流量施加到音圈马达126，从而导致致动组件110围绕轴旋转。
通过光盘驱动接口144在主计算机140和光盘驱动器100之间传递数据，光盘驱动接口144一般包括一个缓冲器，以促进主计算机140和光盘驱动器100之间的高速数据传递。因此，待写入光盘驱动器100的数据从主计算机传递到接口144，然后到读/写信道146，读/写信道146对数据进行编码，并使之成为串行数据，并把必需的写当前信号提供给光头118。为了得到以前已经通过光盘驱动器100存储的数据，光头118产生读信号，并提供给读/写信道146，它执行解码和差错检测和校正操作，并把所得到的数据输出到接口144，用于接着传递到主计算机140。
在图3和7中示出可以在接口144中使用的根据本发明的集成电路的第一实施例。在图4和6中示出第二实施例。在第一实施例中，I/O缓冲器包括附加逻辑，把所述附加逻辑添加到连接到I/O缓冲器的模式切换输入端的核心逻辑。在图3的方框图中示出这个配置。第二实施例具有连接到I/O缓冲器的模式切换输入端的独立的电平检测模块。
在图3中示出的混合电压集成电路151包括核心逻辑模块152和一个或多个输入/输出(I/O)缓冲器154。核心逻辑模块152具有连接在核心逻辑152和I/O缓冲器154之间的模式切换线156和I/O缓冲器控制线158。核心逻辑模块152还具有核心电压输出线160。I/O缓冲器154具有I/O输出电压线162以及许多数据输出线164。
尤其，图7是简化的示意图，表示集成电路151的“电源良好”检测部分。核心逻辑模块152包括调整器300和1.8伏核心逻辑302。调整器300产生1.8伏电源。把3.3伏电源电压连接到电压调整器300的Vdd引脚。通过线308把带隙基准电压电路306的输出304连接到在调整器300上的REF引脚。带隙基准电路306把稳定的基准提供给电压调整器300，以致电压调整器300能够产生稳定的1.8伏电源。电压调整器电路300具有“PG”输出引脚，它在模式切换线156上把电源良好信号提供给I/O缓冲器154。当且仅当存在核心逻辑电压(1.8伏)并在安全操作电平内时，这种PG信号是逻辑1。在所有其它时间，调整器电路300在模式切换线156上提供逻辑0。
图5示出了在与I/O电压、核心电压和系统复位信号有关的电路151的启动或加电时，在模式切换线156上的核心逻辑模块152中的定时。在时间t0处，没有电源施加到系统。在这个时间点上，使I/O缓冲器输出保持低电平，模式切换线156是低电平以及I/O电压线162是低电平。在加电程序期间，在t1处，I/O电压趋向它的额定电压，例如，3.3伏。在这个时间期间，I/O缓冲器输出保持低电平。然后在t2处，施加核心电压，并趋向稳定的安全工作电平，例如，1.8伏。同时，从t0直到t3，模式切换保持低电平。当核心电压已经到达例如1.8伏的安全工作电平时，在t3处，确立模式切换为高电平。在核心逻辑判定已经符合所有的系统复位要求之后，在时间t4处，核心逻辑对I/O缓冲器输出解除一确立，即，I/O输出趋向高电平，而且使系统从复位释放出来。
在图4和6中示出的第二实施例中，集成电路200还包括核心逻辑模块202和I/O缓冲器204。核心逻辑202具有核心电压线206，它一般在1.8伏，而I/O缓冲器204具有I/O电压线208，它一般在3.3伏。I/O缓冲器204还具有许多数据输出线210。然而，在这个第二实施例200中，模式切换输入端214不是直接从核心逻辑模块202到I/O缓冲器204的。作为替代，把电平检测电路模块212连接在核心电压线206和I/O电压输出线208之间，把电平检测电路模块212的输出馈送到模式切换输入端214。此外，输出缓冲器在两种模式中的一种模式中操作：缺省模式或核心逻辑模式。当存在I/O电压和核心电压两者时，使输出缓冲器在核心逻辑模式中操作。如果不是这样，则输出缓冲器204恢复到缺省模式。
通过I/O电压而不是核心电压206对电平检测模块212加电。当核心电压206在预定工作电平的容差内时，电平检测模块212把“CV良好”信号提供给到I/O缓冲器204的模式切换输入端214。在图4中示出在电平检测模块212中的电平检测电路220的简化示意图。电平检测电路220包括比较器222，所述比较器的负输入端224连接到基准带隙块226。带隙块226的输入端连接到I/O电压线208。比较器222的正输入端228连接在连接到核心电压的，形成分压器网络230的一对电阻器R1和R2之间。当在正输入端228上的电压(V+)大于负输入端224上的电压(Vbandgap(带隙))时，比较器222将在模式切换输入端214上输出逻辑1。当V+小于Vbandgap时，比较器222将输出逻辑0。选择R1和R2，致使仅当核心电压在预定安全工作电平以上时，在比较器222的正输入端228上的电压V+才大于Vbandgap。依次，如果比较器222的输出是逻辑0，则命令I/O缓冲器处于缺省模式中。如果比较器222的输出是逻辑1，则I/O缓冲器204在核心逻辑模式中操作。因此，任何时候当核心电压低于预定值时，比较器222输出逻辑0，因此I/O缓冲器204在缺省模式中操作。这样保证任何时候当核心电压低时，I/O缓冲器处于已知的，确定的状态，诸如，在电源复位、电源下降或电源上升的情况中。只有当核心电压超过预定电平而且存在I/O电压时，I/O缓冲器才从缺省模式切换到核心逻辑模式。因此，通过保证任何时候当核心电压跌落到通过R1/R2确定的预定门限值以下时模式切换而返回缺省模式，电平检测电路220还保护核心逻辑。
概括地说，可以认为本发明是一种集成电路(诸如151或200)，这种集成电路具有连接到核心电压(诸如160或206)的核心逻辑模块(诸如152或202或302)，连接到输入/输出电压(诸如112或208)的输入/输出缓冲器模块(诸如154或204)，以及连接到核心逻辑模块(诸如158)的输入/输出缓冲器控制线(诸如164或210)，以及在I/O缓冲器模块(诸如154或204)上的模式切换输入端(诸如156或214)。在任何时候当核心电压(诸如160或206)低于安全工作电平时，可操作模式切换输入端以阻止I/O缓冲器(诸如154或204)的输出操作。
用可操作地连接到在I/O缓冲器模块(诸如154)上的模式切换输入端(诸如156)的核心逻辑模块(诸如152)配置一个较佳实施例(诸如151)。核心逻辑模块(诸如152)本身判定何时符合安全工作电平。
配置另一个较佳实施例，使之具有连接到电平检测模块(诸如212)的模式切换输入端(诸如214)，所述电平检测模块可操作地连接到核心电压(诸如206)和输入/输出电压(诸如208)。在本实施例中，电平检测模块(诸如212)判定何时符合安全工作电平。电平检测模块(诸如212)具有比较器(诸如222)，它对核心电压(诸如206)和基准电压(诸如224)进行比较，以判定安全工作电平。这个比较器(诸如222)最好具有连接到核心电压(诸如206)和比较器(诸如222)的正输入端(诸如228)的分压器(诸如230)。把输入/输出基准电压(诸如226)连接到比较器(诸如222)的负输入端(诸如224)。输入/输出电压(诸如208)供电给比较器。把基准电压(诸如226)连接到输入/输出电压(诸如208)。
另一种说法，可以认为本发明是一种集成电路(诸如200)，这种集成电路具有连接到核心逻辑模块(诸如202)的输入/输出(I/O)缓冲器(诸如204)。核心逻辑模块(诸如202)连接到核心电压(诸如206)。把I/O缓冲器模块(诸如204)连接到I/O电压(诸如208)。把电平检测模块(诸如212)连接到核心电压(诸如206)和I/O电压(诸如208)以及在I/O缓冲器(诸如204)上的模式选择输入端(诸如214)。可操作电平检测模块以控制I/O缓冲器(诸如204)，在阻止I/O缓冲器输出的缺省模式和核心逻辑模式(允许从核心逻辑模式(诸如202)的I/O缓冲器输出)之间切换。除非I/O电压处于安全工作电平，否则电平检测模块(诸如212)就工作而阻止I/O缓冲器(诸如204)的输出。
电平检测模块(诸如212)具有连接到I/O电压(诸如208)的比较器(诸如222)和具有通过分压器(诸如230)连接到核心电压(诸如206)的输入端(诸如228)。比较器(诸如222)具有连接到基准电压(诸如226)的另一个输入端(诸如224)。把基准电压(诸如226)连接到I/O电压(诸如208)。
可以清楚，可以较佳地适配本发明以达到所述的结果和优点以及那些固有的特征。仅为了揭示的目的，已经描述了当前的较佳实施例。可以作出许多改变，这些改变将容易地以它们自己启发熟悉本技术领域的人员，而且这些改变包括在所揭示的本发明的精神中，并如所附的权利要求书所定义。

Claims (13)

1.一种集成电路，其特征在于，包括
核心逻辑模块，所述核心逻辑模块连接到核心电压，
输入/输出缓冲器模块，所述输入/输出缓冲器模块连接到输入/输出电压和具有连接到核心逻辑模块的输入/输出缓冲器控制线，以及
模式切换输入端，所述模式切换输入端在I/O缓冲器上可操作，以便无论何时当核心电压低于安全工作电平时阻止I/O缓冲器的输出操作。
2.如权利要求1所述的电路，其特征在于，
把核心逻辑模块可操作地连接到I/O缓冲器模块上的模式切换输入端，并且核心逻辑模块判定何时符合安全工作电平。
3.如权利要求1所述的电路，其特征在于，
把模式切换输入端可操作地连接到电平检测模块，把所述电平检测模块可操作地连接到核心电压和输入/输出电压，电平检测模块判定何时符合安全工作电平。
4.如权利要求3所述的电路，其特征在于，
电平检测模块包括比较器，所述比较器对核心电压和基准电压进行比较以判定安全工作电平。
5.如权利要求4所述的电路，其特征在于，
所述比较器包括分压器，所述分压器连接到核心电压和比较器的正输入端，以及连接到比较器的负输入端的输入/输出基准电压。
6.如权利要求5所述的电路，其特征在于，
由输入/输出电压供电给比较器。
7.如权利要求4所述的电路，其特征在于，
把基准电压连接到输入/输出电压。
8.一种集成电路，具有连接到核心逻辑模块的输入/输出(I/O)缓冲器，核心逻辑模块被连接到核心电压，I/O缓冲器被连接到I/O电压，其特征在于，所述电路包括
电平检测模块，所述电平检测模块连接到核心电压和I/O电压以及I/O缓冲器上的模式切换输入端，以便在阻止I/O缓冲器输出的缺省模式和允许从核心逻辑模块的I/O缓冲器输出的核心逻辑模式之间操作控制I/O缓冲器。
9.如权利要求8所述的电路，其特征在于，
除非I/O电压处于安全工作电平，否则核心逻辑模块就操作而阻止I/O缓冲器的输出。
10.如权利要求9所述的电路，其特征在于，
核心逻辑模块包括比较器，所述比较器连接到I/O电压，并具有通过分压器连接到核心电压的一个输入端。
11.如权利要求10所述的电路，其特征在于，
比较器包括连接到基准电压的另一个输入端。
12.如权利要求11所述的电路，其特征在于，
把基准电压连接到I/O电压。
13.一种集成电路，其特征在于，包括
核心逻辑模块，
连接到核心逻辑模块的输入/输出(I/O)缓冲器，以及
连接到核心电压和I/O电压的一种装置，用于控制I/O缓冲器的操作，只有当核心电压处于安全工作电平时才允许I/O缓冲器的操作。
CN00815043A 1999-10-28 2000-06-26 光盘驱动器中的多电压加电稳定的输入/输出缓冲器电路 Pending CN1433588A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US16227099P 1999-10-28 1999-10-28
US60/162,270 1999-10-28
US09/575,970 2000-05-23
US09/575,970 US6342802B1 (en) 1999-10-28 2000-05-23 Multi-voltage power-up stable input/output buffer circuit in a disc drive

Publications (1)

Publication Number Publication Date
CN1433588A true CN1433588A (zh) 2003-07-30

Family

ID=26858598

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00815043A Pending CN1433588A (zh) 1999-10-28 2000-06-26 光盘驱动器中的多电压加电稳定的输入/输出缓冲器电路

Country Status (7)

Country Link
US (1) US6342802B1 (zh)
JP (1) JP2003530733A (zh)
KR (1) KR100747216B1 (zh)
CN (1) CN1433588A (zh)
DE (1) DE10085146T1 (zh)
GB (1) GB2371693B (zh)
WO (1) WO2001031787A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108885430A (zh) * 2015-11-12 2018-11-23 雷蛇(亚太)私人有限公司 手表

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2822956B1 (fr) * 2001-04-02 2003-06-06 St Microelectronics Sa Dispositif de detection d'alimentation
US6441681B1 (en) * 2001-06-07 2002-08-27 Texas Instruments Incorporated Method for preserving charges on a cap at the output of a regulator
US6778033B2 (en) * 2002-05-02 2004-08-17 Intel Corporation Voltage control for clock generating circuit
US6822479B1 (en) 2002-05-09 2004-11-23 Marvell Semiconductor Israel Ltd. I/O buffer power up sequence
US7002371B2 (en) * 2003-12-29 2006-02-21 Freescale Semiconductor, Inc. Level shifter
US20070070725A1 (en) * 2005-09-29 2007-03-29 Hynix Semiconductor Inc. Internal voltage supplying device
US20080158220A1 (en) * 2007-01-03 2008-07-03 Himax Technologies Limited Power-on-reset circuit and method therefor
US7804327B2 (en) * 2007-10-12 2010-09-28 Mediatek Inc. Level shifters
US7830039B2 (en) * 2007-12-28 2010-11-09 Sandisk Corporation Systems and circuits with multirange and localized detection of valid power
CN102478872B (zh) * 2010-11-29 2014-07-16 瑞昱半导体股份有限公司 电子装置与方法
CN104218921B (zh) * 2013-05-30 2017-06-06 长春迪派斯科技有限公司 一种超高速脉冲信号发生器
US9608636B2 (en) 2013-09-24 2017-03-28 Intel Corporation High-voltage tolerant input voltage buffer circuit
US9383794B2 (en) 2014-06-11 2016-07-05 Freescale Semiconductor, Inc. Integrated circuit with multi-voltage input/output (I/O) cells
US11223358B2 (en) 2020-01-17 2022-01-11 Nxp Usa, Inc. IO analog rail control circuit for power ramps

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2237764C3 (de) 1972-08-01 1975-06-19 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Schaltung zum bevorrechtigten Inbetriebsetzen einer Stufe einer elektronischen Folgeschaltung mit Halteschaltung
US4142118A (en) * 1977-08-18 1979-02-27 Mostek Corporation Integrated circuit with power supply voltage level detection
JPS6448556A (en) * 1987-08-18 1989-02-23 Toshiba Corp Signal output system
JPH0513696A (ja) * 1991-07-03 1993-01-22 Nec Corp 信号伝達回路
JP3058381B2 (ja) * 1993-01-29 2000-07-04 株式会社リコー 電圧検出装置および電子装置
US5300835A (en) 1993-02-10 1994-04-05 Cirrus Logic, Inc. CMOS low power mixed voltage bidirectional I/O buffer
US5440244A (en) 1993-02-10 1995-08-08 Cirrus Logic, Inc. Method and apparatus for controlling a mixed voltage interface in a multivoltage system
JP3272809B2 (ja) * 1993-05-07 2002-04-08 株式会社東芝 半導体集積回路装置
JP3233318B2 (ja) * 1993-11-10 2001-11-26 日本電信電話株式会社 論理回路
US5570050A (en) * 1994-03-08 1996-10-29 Intel Corporation Zero standby current power-up reset circuit
JPH07312413A (ja) * 1994-05-17 1995-11-28 Fujitsu Ltd 出力バッファ回路及び半導体集積回路装置
US5508649A (en) * 1994-07-21 1996-04-16 National Semiconductor Corporation Voltage level triggered ESD protection circuit
US5737612A (en) * 1994-09-30 1998-04-07 Cypress Semiconductor Corp. Power-on reset control circuit
US5821787A (en) * 1994-10-05 1998-10-13 Altera Corporation Power-on reset circuit with well-defined reassertion voltage
JPH08106345A (ja) * 1994-10-05 1996-04-23 Fujitsu Ltd 異電圧素子間インタフェース装置
US5541551A (en) * 1994-12-23 1996-07-30 Advinced Micro Devices, Inc. Analog voltage reference generator system
US5870617A (en) 1994-12-22 1999-02-09 Texas Instruments Incorporated Systems, circuits and methods for mixed voltages and programmable voltage rails on integrated circuits
US5852370A (en) 1994-12-22 1998-12-22 Texas Instruments Incorporated Integrated circuits for low power dissipation in signaling between different-voltage on chip regions
JPH09205355A (ja) * 1996-01-29 1997-08-05 Fujitsu Ltd 半導体集積回路
US5958026A (en) 1997-04-11 1999-09-28 Xilinx, Inc. Input/output buffer supporting multiple I/O standards
US5963057A (en) 1997-08-05 1999-10-05 Lsi Logic Corporation Chip level bias for buffers driving voltages greater than transistor tolerance
US6028449A (en) 1997-08-05 2000-02-22 Lsi Logic Corporation Integrated circuit I/O buffer having pull-up to voltages greater than transistor tolerance
US5900750A (en) 1997-08-15 1999-05-04 Lsi Logic Corporation 5V output driver on 2.5V technology
JP4031859B2 (ja) * 1998-02-03 2008-01-09 富士通株式会社 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108885430A (zh) * 2015-11-12 2018-11-23 雷蛇(亚太)私人有限公司 手表
CN108885430B (zh) * 2015-11-12 2020-08-04 雷蛇(亚太)私人有限公司 手表
US11307536B2 (en) 2015-11-12 2022-04-19 Razer (Asia-Pacific) Pte. Ltd. Watches

Also Published As

Publication number Publication date
DE10085146T1 (de) 2003-12-04
WO2001031787A1 (en) 2001-05-03
KR100747216B1 (ko) 2007-08-10
GB2371693B (en) 2004-01-21
US6342802B1 (en) 2002-01-29
GB0210726D0 (en) 2002-06-19
KR20030081001A (ko) 2003-10-17
GB2371693A (en) 2002-07-31
JP2003530733A (ja) 2003-10-14

Similar Documents

Publication Publication Date Title
CN1433588A (zh) 光盘驱动器中的多电压加电稳定的输入/输出缓冲器电路
JP4236797B2 (ja) ディスクからヘッドをランプアンロードするための速度制御方法およびシステム
CN101017680B (zh) 具有在意外断电时制动的自适应致动器的盘驱动器
US20040080858A1 (en) Disk apparatus, head retracting method and head actuator control circuit
US7190547B2 (en) Methods for detecting contact between a read-write head and the accessed disk surface in a hard disk drive
US10088885B2 (en) Power loss mitigation
US6560057B1 (en) Head positioning system for a disk drive during a power down condition
US6373650B1 (en) Voice coil motor control circuit having alternative modes of operation and method of operation thereof
JP2002092805A (ja) 書き込みヘッドにおけるコイルの故障を検出する回路及び方法
US7006314B2 (en) Magnetic head driver circuit and magnetic storage device
EP0163947B1 (en) Stepping motor control apparatus
US7373529B2 (en) Performing a power supply check for an information storage device to increase power consumption in a stepwise manner
EP0585140A2 (en) Motor drive circuit
KR20020038720A (ko) 부상헤드를 이용한 디스크장치를 위한 센서시스템
US4479154A (en) Floppy disk drive with local processor control
US7253980B1 (en) Technique for recording bias current glitches in magnetoresistive heads
EP0170418A1 (en) Magnetic recording and/or reproducing apparatus
US20020075610A1 (en) Disc drive shunting device
CN1213534C (zh) 能测量电动机转子旋转速度的电动机控制设备
Sereinig Motion-control: the power side of disk drives
JPS6176084A (ja) 磁気記録装置
CN1041357C (zh) 时钟录写和叠写伺服码电路
KR850001460B1 (ko) 동축 디스크 팩(coaxial disk pack) 구동장치
KR910003164B1 (ko) 솔레노이드를 이용한 하드 디스크 드라이버 액추에이터 암 로킹장치
JPS61184704A (ja) 磁気記録装置の電源供給回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication