CN1433574A - 集成电路封装 - Google Patents

集成电路封装 Download PDF

Info

Publication number
CN1433574A
CN1433574A CN00818788A CN00818788A CN1433574A CN 1433574 A CN1433574 A CN 1433574A CN 00818788 A CN00818788 A CN 00818788A CN 00818788 A CN00818788 A CN 00818788A CN 1433574 A CN1433574 A CN 1433574A
Authority
CN
China
Prior art keywords
layer
dielectric layer
conductive
conductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00818788A
Other languages
English (en)
Other versions
CN100385655C (zh
Inventor
B·桑克曼
H·阿兹米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1433574A publication Critical patent/CN1433574A/zh
Application granted granted Critical
Publication of CN100385655C publication Critical patent/CN100385655C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Valve Device For Special Equipments (AREA)
  • Casings For Electric Apparatus (AREA)
  • Portable Nailing Machines And Staplers (AREA)

Abstract

提供一种包含多层有机衬底的集成电路封装。该衬底具有提供在隔离的导体层之间的导电通道。该通道是用激光切穿将导体层隔离的电介质层而形成的。形状为T－形管脚的外部互连被焊接在集成电路封装的衬底上。可以采用倒装芯片技术把集成电路附在衬底上。

Description

集成电路封装
发明技术领域
本发明总的涉及集成电路，具体地说本发明涉及集成电路封装。
发明背景
集成电路(IC)由通过导电连接链接在一起的电子元器件组成以形成一个或多个功能电路。通常，集成电路形成在称作芯片或电路小片的一片硅中。硅片可以在晶片中形成，晶片是具有表面的一片硅，它经一系列加工步骤形成相同的集成电路图案。借助晶片表面中用作小方块之间的边界的位置线也叫锯线的重复图案，将集成电路互相分开。在每个电路小片中形成一个集成电路。在制作过程的一个阶段，小方块被沿着位置线从晶片切为小方块(切开)，并且每个电路小片与衬底焊接在一起形成集成电路封装。
衬底是一个相对较平并且刚性的结构，它为集成电路封装中的电路小片(die)提供机械支撑，并且向和从集成电路发送信号，同时也能传递在集成电路工作期间产生的热量。衬底也可以称作载体。衬底中包括导线，这些导线连接到电路小片上的各焊接区以便该集成电路可以与集成电路封装中的其它电路和连接到集成电路封装的电路交换信号。附加元件，诸如较难包括在集成电路中的电阻器和电容器，可以被附于集成电路封装的顶部或底部。集成电路封装可以应用于包含互连的集成电路封装系统的电路板装配件中以形成电子装置，比如计算机或蜂窝电话。
把电路小片焊接到集成电路封装中的衬底的一种方法叫做倒装芯片焊接法。倒装芯片焊接法中一种方案通常已知为控制熔塌芯片连接法或C4法。在倒装芯片焊接法中，当它们在晶片中连接在一起时，焊接块放在小方块的焊接区上。此后，将晶片分割成分开的小方块。并每个电路小片翻转或倒转，与衬底上的焊接区或焊料块的相应的图案对准。然后进行第二道回流工序，以将焊块接合在一起，在电路小片和衬底之间形成一系列焊料柱。焊料柱在电路小片中的集成电路与衬底之间起着导电连接或引线的作用，借此发送I/O信号以及供给电源。
由于微电子产品向更大的集成度，增加的功能性，提高的性能方向发展，封装技术的复杂性成正比例增长。比如，硅的加工向越来越精细的特征尺寸的进展，使得微处理器的设计能够实现更高的系统时钟速度和更快的上升时间。
结果，集成电路，如处理器芯片，和衬底之间的集成度以及互连密度急剧增加。从而，随着互连密度的增加，将集成电路耦合到衬底用于与外部装置的电气和物理连接提出了不断增强的挑战。
出于上述原因以及下文所述的其他一些原因，现有技术需要一种具有提高的互连密度的新衬底技术，而这些原因对于本领域的技术人员来说，一旦阅读和理解本发明的说明书，就能明白。
发明概要
上文中提到的有关集成电路封装的问题以及其他问题将由本发明解决，并通过阅读和研究下面的详细说明来得以理解。
在一个实施方案中，一种集成电路封装包括一集成电路电路小片，一有机多层衬底和T-形导电管脚。有机多层衬底包括电介质基底层，以及分别制造在电介质基底层的顶部和底部的第一导体层，第一电介质层和第二导体层。T-形导电管脚焊接在位于衬底底部的最靠外的导体层上。
在另一个实施方案中，微处理器封装包括一个微处理器电路小片，一个有机多层衬底和T-形导电管脚。有机多层衬底包括一个电介质基底层，制造在电介质基底层顶部和底部上的第一导体层，制造在第一导体层上的第一电介质层，制造在第一电介质层上的第二导体层，制造在第二导体层上的第二电介质层，以及制造在第二电介质层上的第三导体层。因此，有机多层衬底具有至少11层，其中的六层是导体材料。T-形导电管脚焊接在位于衬底底部上的第三导体层上。
在另一个实施方案中，提供了一种集成电路衬底的制作方法。该方法包括：在基底电介质层上形成第一导电层，在第一导电层上形成第一电介质层，利用激光穿过第一内部电介质层形成第一通道以暴露第一导电层，以及在第一内部电介质层上形成第二导电层。第二导电层覆盖第一通道的内表面以形成穿过第一电介质层的导电通路。
附图简述
图1是本发明的集成电路封装的透视图；
图2是图1的集成电路封装的一个实施方案的截面图；
图3是图1的集成电路封装的另一个实施方案的截面图；以及
图4是图1的集成电路封装的另一个实施方案的截面图。
发明详述
下文中，参照附图对优选实施方案进行详细说明，这些附图是本发明的一部分，附图中图示了可以实现本发明的特定优选实施方案。对这些实施方案进行足够详细的说明，以使本领域的技术人员能够实践本发明，同时也应理解，可以应用其他的实施方案，在不偏离本发明的思想和范围的情况下，可以进行逻辑、机械和电气方面的改变。因此，下文的详细说明不是限制性的，而本发明的范围则仅由权利要求来定义。
图1图示了集成电路封装100经简化的透视图。该封装包括至少一个集成电路小片102和衬底104。衬底包括大量的导电管脚106，这些管脚从衬底向下延伸，并提供用于电连接至外部器件。图示的封装具有几个有利特征，下文中将对其更详细地说明。特别是，与互连管脚插入衬底的封装相比，此处说明的互连管脚能够提供增加的导体布线空间。
图2是本发明一个实施方案的局部剖面图。衬底104包括多个层，这些层一起形成一个公共结构(common structure)。在一个实施方案中，衬底包括一个有机基底电介质层110。在基底电介质层的顶部是一层导体材料112，比如铜。导体层112上覆盖电介质材料第一内层114。在电介质材料第一内层114顶部提供第二导电层116。制造在第二导电层116顶部上的电介质材料第二内层118由第三导电层120覆盖。第三导电层可以是一个外层，上面覆盖有焊料掩模122，以控制焊料的放置。同样，在基底电介质层110的底部上提供相同的导体-电介质-导体-电介质-导体。
导电层被图形化以形成导电轨迹或通路。穿过基底电介质层的多个导体层的互连通过被镀通孔(PTH)124来实现。在一个实施方案中的被镀通孔是使用钻孔或激光切割基底层、第一导体层和电介质层的孔形成的。当第二导电层116形成时，通孔被镀上导体。可以在第一、第二和第三导电层之间提供附加的被镀通道126。PTH和通道，两者都用于方便封装导体布线。
传统上，利用光刻技术在衬底中制作通道。使用光刻技术有两个缺点，这两个缺点最终妨碍了衬底中高密度互连的形成。首先，是通道尺寸的限制。当到达更小的通道尺寸时，商用中光敏材料具有受限的分辨率。第二是光敏材料的机械性能、水汽吸收能力和介电常数的组合的限制。在本发明中，应用激光打孔技术可以克服现有技术的局限性。
激光技术能够产生减小到直径10微米甚至更小的通道尺寸。相比之下，光刻材料可限制在50～60微米的通道。而且，激光技术可以使跳跃通道(skip vias)成为可能。跳跃通道用于连接被第三层隔开的两个导电层，如图4所示。跳跃通道174跳过中间导电层116连接了导电层112和120。导电层116具有形成在跳跃通道所在的地方的一个间隙区，该间隙区防止导电层116和通道之间的电接触。这样，跳跃通道可用于减低布线密度，节省了实地空间(real estate)以及减小线圈电感。此外，可以增加非光学敏感电介质材料作为一种可选电介质材料。可以使用商用的成本比使用光刻工艺的封装中使用的电介质材料低的几种电介质材料。
加工过程中，在基底电介质层110上形成第一导电层112。这个加工过程可以由提供商来处理。这样，就可以提供具有预附导电层的基底电介质层。第一导电层被图形化以形成所希望的互连或轨迹。然后，在图形化的第一导体上形成第一内部电介质层114。接着形成用于被镀通孔124的通道。这些通道可以用机械钻孔或用激光切割形成。在衬底的各侧形成第二导电层116。这些层覆盖了通道的内表面以形成穿过衬底的导电通路。被镀通道具有一个填有环氧树脂或其他类似材料的内芯。事实上填充材料可以是绝缘材料或是导电材料。在第二导电层上建立第二涂层。也就是说，提供第二淀积工序以增加第二导体层的厚度以及覆盖被镀通孔的末端。覆盖被镀通孔末端为第二通道126做好准备，下文中将加以说明。然后，图形化第二导电层以形成所选择的轨迹。
之后在第二导电层上形成第二绝缘层118，并且形成第三导电层120。利用激光穿过第二绝缘层和第三导电层切割一个小通道126，通道126将第二导电层暴露了出来。同样，可以打孔将底下的第一导电层暴露出来。见图3，示出以与通孔126堆叠的方式形成的通道170，以及位于第一和第二导电层之间的通道172。第二次镀操作用于涂敷通道上并形成导电通路。然后图形化第三导电层。
覆盖被镀通孔的末端使第二通道基本上放置为与被镀通孔成一直线。通过以这种方式堆叠通道可以减低布线拥挤。
上面说明的“电介质-导电体夹层结构”是衬底的一个实施方案。其他分层衬底也已予以考虑。比如，可以提供与基底电介质层不对称的衬底。
在一个实施方案中，基底电介质层110由玻璃增强材料组成。第一和第二中间电介质层可以包含两个环氧树脂构成层。
导电互连管脚130固定在衬底104的底部132上。如图中所示，管脚是T形的并具有一个平的头部134。在一个实施方案中，管脚是用焊料材料固定到第三导电层120上的。在一个实施方案中，焊接材料由PbSn合金组成。但是，焊料也可以是别的合金，比如但不局限于PbSn，AgSn或SbSn合金。这种结构与传统的管脚附着技术是不同的。例如，以提供的陶瓷衬底具有铜焊到衬底的管脚。而且，一般的有机多层衬底使用打入衬底的容纳管脚的孔。也就是说管脚插入孔中并附于一个或多个导电层上。本发明中衬底的不同之处在于，提供具有多个导体层的有机衬底，管脚焊在最外边的导电层上。上文已提到，与互连管脚插入衬底的封装相比，这里说明的互连管脚提供增加的导体布线空间。
在另一个实施方案中，可以将SnAg共熔焊料用于管脚接合。而在又一个实施方案中，研究表明可以选择SnSb焊料。
除了上文中描述的特征外，可以在提供在外部导电层120上的衬垫上添加去耦电容器150(电容器的电连接没有在图2中示出)。电容器位于连接插脚之间，以提供用于集成电路的瞬时充电保护。传统的封装不在衬底管脚侧设置电容器。然而，通过提供衬垫用于管脚的安装，也可以提供焊料垫用于在封装的管脚侧上的电容器或其他元件。
如上文所述，采用倒装芯片工艺将集成电路小片102附于衬底104的顶部。该电路小片102可以是任何类型的电路，但是在一个实施方案中是微处理器电路。正如本领域的技术人员所熟知的，芯片经翻转，或倒转，并与衬底上的焊接区或焊接块的图形对准。采取回流处理将电路小片上的焊块接合形成一连串的芯片和衬底之间的焊料柱。焊料柱在电路小片中的集成电路和衬底之间起到电连接或引线的作用，通过这些连接，可以发送I/O信号。
结论
提供了一种包括多层有机衬底的集成电路封装。衬底具有提供在隔离的导电层之间具有导电通道。导电通道是用激光切割穿过把导电层分离的电介质层以及用机械打孔以连接内部核心层来形成的。形式为T形管脚的外部互连被焊接在集成电路封装的衬底上。可以用倒装芯片技术将集成电路附于衬底上。
虽然这里已经图示并说明了具体实施方案，但本领域的技术人员应理解，出于达到相同目标的任何布置可以替换所示的具体实施方案。本申请意在覆盖本发明的任何配合或修改。因此，显然本发明仅仅由权利要求和其等价声明限定。

Claims (24)

1.一种集成电路封装，包括：
一集成电路电路小片；
一有机多层衬底，包括，
一电介质基底层，
分别制造在该电介质基底层顶部和底部上的第一导体层，第一电介质层和第二导体层；以及
焊接在位于衬底底部最外部导体层上的T-形导电管脚。
2.权利要求1的集成电路封装，其中衬底还包括穿过电介质基底层、第一导体层和第一电介质层的被镀通孔，该被镀通孔在第一和第二末端由第二导体层覆盖。
3.权利要求2的集成电路封装，其中被镀通孔具有填满环氧树脂材料的内芯。
4.权利要求2的集成电路封装，其中衬底还包括穿过第一电介质层的导电通道，该导电通道通过用激光切割穿过第一电介质层的孔并用导体材料镀该激光切割孔形成。
5.权利要求1的集成电路封装，其中T-形导电管脚用包括或PbSn、AgSn或SbSn的焊料焊接。
6.权利要求1的集成电路封装，还包括耦合到位于衬底底部的最靠外的导体层的电容器。
7.权利要求1的集成电路封装，其中有机多层衬底还包括：
在第二导体层上方形成的第二电介质层；
在第二电介质层上方形成的第三导体层；
在第二和第三导体层之间形成的第一激光通道；以及
在第一和第三导体层之间形成的第二激光通道。
8.权利要求7的集成电路封装，还包括在第一和第三导体层之间形成的跳跃通道，该跳跃通道电耦合第一和第三导体层而不电耦合第二导体层。
9.一种微处理器封装，包括：
一有机多层衬底，包括，
一电介质基底层，
制造在电介质基底层顶部和底部上的第一导体层，
制造在第一导体层上的第一电介质层，
制造在第一电介质层上的第二导体层，
制造在第二导体层上的第二电介质层，以及
制造在第二电介质层上的第三导体层，
该有机多层衬底由此具有至少11层；
焊接到位于衬底底部上的第三导体层的T-形导电管脚；以及
焊接到位于衬底顶部上的第三导体层的微处理器电路小片。
10.权利要求9的微处理器封装，其中衬底还包括穿过电介质基底层、第一导体层和第一电介质层的被镀通孔，该被镀通孔在第一和第二末端由第二导体层覆盖。
11.权利要求10的微处理器封装，其中被镀通孔具有填满环氧树脂材料的内芯。
12.权利要求10的微处理器封装，其中衬底还包括穿过第二电介质层的导电通道，该导电通道通过用激光切割穿过第二电介质层的孔并用导体材料镀该激光切割孔形成。
13.权利要求9的微处理器封装，其中导电通道基本上与被镀通孔成一直线。
14.权利要求9的微处理器封装，其中T-形导电管脚用包括AgSn、PbSn或SbSn合金的焊料进行焊接。
15.权利要求9的微处理器封装，还包括形成在第一和第三导体层之间的跳跃通道，该跳跃通道电耦合第一和第三导体层而不电耦合第二导体层。
16.一种微处理器封装，包括：
一个有机多层衬底，包括，
一电介质基底层，
制造在电介质基底层的顶部和底部上的第一导体层，
制造在第一导体层上的第一电介质层，
制造在第一电介质层上的第二导体层，
制造在第二导体层上的第二电介质层，
制造在第二电介质层上的第三导体层，
该有机多层衬底由此具有至少11层，
穿过电介质基底层、第一导体层和第一电介质层的被镀通孔，被镀通孔在第一和第二末端被第二导体层覆盖，
穿过第二电介质层的导电通道，该导电通道通过用激光切割穿过第二电介质层的孔并用导体材料镀该激光切割孔形成；
焊接到位于衬底底部的第三导体层的T-形导电管脚；以及
焊接到位于衬底顶部的第三导体层的微处理器电路小片。
17.权利要求16的微处理器封装，其中T-形导电管脚用包括AgSn、PbSn或SbSn合金的焊料进行焊接。
18.权利要求16的微处理器封装，还包括耦合到位于衬底底部的第三导体层的电容器。
19.一种制造集成电路衬底的方法，该方法包括：
在基底电介质层上形成第一导电层；
图形化第一导电层以形成所希望的互连；
在图形化的第一导电层上形成第一内部电介质层；
形成穿过基底电介质层、第一导电层和第一内部电介质层的第一通道；
涂敷材料导体的第一涂层以在第一内部电介质层上形成第二导电层，该第二导电层覆盖第一通道的内表面以形成穿过衬底的导电通路；
用环氧树脂填满被镀通道的内芯；
在第一涂层上面涂敷材料导体第二涂层以增加第二导体层的厚度并覆盖填充的被镀通孔的末端；
图形化第二导电层以形成所希望的互连；
在图形化的第二导电层上形成第二内部电介质层；
用激光形成穿过至少一个第二内部电介质层的第二通道；
涂敷导电材料以在第二内部电介质层上形成第三导电层，该第三导电层覆盖第二通道的内表面，以形成穿过第二内部电介质层的导电通路；
图形化第二导电层以形成所希望的互连和管脚焊接区；以及
将T-形互连管脚焊接到管脚焊接区，以便从集成电路衬底向下延伸。
20.权利要求19的方法，其中第一和第二通道基本上对准。
21.权利要求20中的方法，其中图形化第二导电层包括图形化邻近管脚焊接区的电容器的焊接区。
22.一种制造集成电路衬底的方法，该方法包括：
在基底电介质层上形成第一导电层；
在第一导电层上形成第一电介质层；
用激光形成穿过第一内部电介质层的第一通道，以暴露第一导电层；以及
在第一内部电介质层上形成第二导电层，该第二导电层覆盖第一通道的内表面以形成穿过第一电介质层的导电通路。
23.权利要求22的方法，还包括：
在第二导电层上形成第二电介质层；
用激光形成穿过第二内部电介质层的第二通道以暴露第二导电层；以及
在第二内部电介质层上形成第三导电层，该第三导电层覆盖第二通道的内表面以形成穿过第二电介质层的导电通路。
24.权利要求23的方法，其中第一和第二通道基本上对准。
CNB008187886A 1999-12-02 2000-12-04 集成电路封装 Expired - Lifetime CN100385655C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/453,007 US6430058B1 (en) 1999-12-02 1999-12-02 Integrated circuit package
US09/453,007 1999-12-02

Publications (2)

Publication Number Publication Date
CN1433574A true CN1433574A (zh) 2003-07-30
CN100385655C CN100385655C (zh) 2008-04-30

Family

ID=23798861

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008187886A Expired - Lifetime CN100385655C (zh) 1999-12-02 2000-12-04 集成电路封装

Country Status (11)

Country Link
US (1) US6430058B1 (zh)
EP (1) EP1240667B1 (zh)
JP (2) JP2003515955A (zh)
KR (2) KR20060100479A (zh)
CN (1) CN100385655C (zh)
AT (1) ATE412974T1 (zh)
AU (1) AU2059501A (zh)
DE (1) DE60040685D1 (zh)
HK (1) HK1046470B (zh)
MY (1) MY119884A (zh)
WO (1) WO2001041212A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114285387A (zh) * 2021-12-09 2022-04-05 电子科技大学 一种小型lc滤波器及其制备方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6690580B1 (en) * 2002-03-07 2004-02-10 Amd, Inc. Integrated circuit structure with dielectric islands in metallized regions
US20040107569A1 (en) * 2002-12-05 2004-06-10 John Guzek Metal core substrate packaging
US7132743B2 (en) * 2003-12-23 2006-11-07 Intel Corporation Integrated circuit package substrate having a thin film capacitor structure
US7492570B2 (en) * 2005-04-13 2009-02-17 Kabushiki Kaisha Toshiba Systems and methods for reducing simultaneous switching noise in an integrated circuit
TW200709235A (en) * 2005-05-20 2007-03-01 Electro Scient Ind Inc Method of forming passive electronic components on a substrate by direct write technique using shaped uniform laser beam
KR100771359B1 (ko) 2006-10-31 2007-10-29 삼성전기주식회사 코어 스티프너를 구비한 기판
US8637987B2 (en) 2011-08-09 2014-01-28 Micron Technology, Inc. Semiconductor assemblies with multi-level substrates and associated methods of manufacturing
US9257276B2 (en) 2011-12-31 2016-02-09 Intel Corporation Organic thin film passivation of metal interconnections
WO2013101243A1 (en) 2011-12-31 2013-07-04 Intel Corporation High density package interconnects
US10485111B2 (en) 2017-07-12 2019-11-19 Globalfoundries Inc. Via and skip via structures
US10199261B1 (en) 2017-07-19 2019-02-05 Globalfoundries Inc. Via and skip via structures
US10586012B2 (en) * 2018-04-25 2020-03-10 International Business Machines Corporation Semiconductor process modeling to enable skip via in place and route flow
US10978388B2 (en) 2018-10-08 2021-04-13 International Business Machines Corporation Skip via for metal interconnects

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4634041A (en) 1984-06-29 1987-01-06 International Business Machines Corporation Process for bonding current carrying elements to a substrate in an electronic system, and structures thereof
JPH0634452B2 (ja) * 1985-08-05 1994-05-02 株式会社日立製作所 セラミツクス回路基板
JPS62287658A (ja) * 1986-06-06 1987-12-14 Hitachi Ltd セラミックス多層回路板
US4970570A (en) 1986-10-28 1990-11-13 International Business Machines Corporation Use of tapered head pin design to improve the stress distribution in the braze joint
JPH02260599A (ja) 1989-03-31 1990-10-23 Mitsumi Electric Co Ltd 多層基板の製造法
US5175609A (en) 1991-04-10 1992-12-29 International Business Machines Corporation Structure and method for corrosion and stress-resistant interconnecting metallurgy
US6077725A (en) 1992-09-03 2000-06-20 Lucent Technologies Inc Method for assembling multichip modules
JP2716336B2 (ja) 1993-03-10 1998-02-18 日本電気株式会社 集積回路装置
US5397598A (en) 1993-11-12 1995-03-14 International Business Machines Corporation Method for selectively coating a member having a shank by masking a portion of the shank with a washer
JPH08181450A (ja) 1994-12-22 1996-07-12 Hitachi Ltd 電子回路基板とその製造方法
US5718367A (en) 1995-11-21 1998-02-17 International Business Machines Corporation Mold transfer apparatus and method
TW331698B (en) * 1996-06-18 1998-05-11 Hitachi Chemical Co Ltd Multi-layered printed circuit board
EP1397031A3 (en) 1996-09-12 2005-01-19 Ibiden Co., Ltd. Circuit board for mounting electronic parts
JP3235490B2 (ja) 1996-11-13 2001-12-04 日立エーアイシー株式会社 多層プリント配線板の製造方法
JP2994295B2 (ja) 1997-01-14 1999-12-27 日本アビオニクス株式会社 ビルドアッププリント配線板およびその製造方法
US5786238A (en) * 1997-02-13 1998-07-28 Generyal Dynamics Information Systems, Inc. Laminated multilayer substrates
JP3340350B2 (ja) 1997-04-18 2002-11-05 富士通株式会社 薄膜多層基板及び電子装置
US6136623A (en) * 1998-05-06 2000-10-24 Xerox Corporation Multiple wavelength laser arrays by flip-chip bonding

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114285387A (zh) * 2021-12-09 2022-04-05 电子科技大学 一种小型lc滤波器及其制备方法

Also Published As

Publication number Publication date
JP2003515955A (ja) 2003-05-07
WO2001041212A2 (en) 2001-06-07
MY119884A (en) 2005-07-29
DE60040685D1 (de) 2008-12-11
ATE412974T1 (de) 2008-11-15
JP2004349714A (ja) 2004-12-09
EP1240667A2 (en) 2002-09-18
CN100385655C (zh) 2008-04-30
AU2059501A (en) 2001-06-12
KR20020056956A (ko) 2002-07-10
WO2001041212A3 (en) 2001-12-13
HK1046470A1 (en) 2003-01-10
US6430058B1 (en) 2002-08-06
EP1240667B1 (en) 2008-10-29
KR100635408B1 (ko) 2006-10-19
HK1046470B (zh) 2009-04-09
KR20060100479A (ko) 2006-09-20

Similar Documents

Publication Publication Date Title
US5132878A (en) Customizable circuitry
US5165166A (en) Method of making a customizable circuitry
US7791206B2 (en) Semiconductor device and method of manufacturing the same
US7816177B2 (en) Semiconductor device and method of manufacturing the same
JP5352146B2 (ja) 半導体装置
CN100385655C (zh) 集成电路封装
US6596560B1 (en) Method of making wafer level packaging and chip structure
KR20000057331A (ko) 땜납 볼 본드 사이트로부터 측면으로 오프셋된 비아를 갖는 ｔａｂ 테이프 볼 그리드 어레이 패키지
CN106409777A (zh) 底部元件限制于介电材凹穴内的封装叠加半导体组件
JP2009064966A (ja) 多層配線基板及びその製造方法ならびに半導体装置
US8134841B2 (en) Printed-wiring board, method of manufacturing printed-wiring board, and electronic equipment
CN1269212C (zh) 将电路和引线框的功率分布功能集成到芯片表面上的电路结构
US20040124545A1 (en) High density integrated circuits and the method of packaging the same
KR20100133303A (ko) 반도체 장치 및 그 제조 방법
TW550768B (en) Flip-chip on film assembly for ball grid array packages
CN101364586B (zh) 封装基板结构
US20030209807A1 (en) Organic substrate for flip chip bonding
US6683781B2 (en) Packaging structure with low switching noises
JP2009135321A (ja) 多層配線基板及びその製造方法ならびに半導体装置
TWI357653B (zh)
CN1228827C (zh) 半导体芯片封装结构及工序
CN101740403B (zh) 封装基板结构及其制作方法
US20040063040A1 (en) Joining member for Z-interconnect in electronic devices without conductive paste
CN1747169A (zh) 覆晶连接埋入式被动元件的集成电路装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20080430