CN1427477A - 多晶硅界定阶跃恢复器件 - Google Patents
多晶硅界定阶跃恢复器件 Download PDFInfo
- Publication number
- CN1427477A CN1427477A CN02157198A CN02157198A CN1427477A CN 1427477 A CN1427477 A CN 1427477A CN 02157198 A CN02157198 A CN 02157198A CN 02157198 A CN02157198 A CN 02157198A CN 1427477 A CN1427477 A CN 1427477A
- Authority
- CN
- China
- Prior art keywords
- active
- area
- protection structure
- active area
- semiconductor protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 11
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 230000006378 damage Effects 0.000 claims abstract description 20
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000010292 electrical insulation Methods 0.000 claims description 2
- 230000005611 electricity Effects 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 15
- 230000001681 protective effect Effects 0.000 description 16
- 238000000034 method Methods 0.000 description 11
- 239000012528 membrane Substances 0.000 description 8
- 238000011084 recovery Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 208000033999 Device damage Diseases 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000001960 triggered effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000010349 pulsation Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 108010022579 ATP dependent 26S protease Proteins 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
一种阶跃恢复器件用作半导体保护电路以防止由于诸如静电放电和类似的事件引起的对集成电路的损伤。一旦此阶跃恢复器件在达到触发点之后跳回到双极运行模式，它能够在一个降低了的电压下疏导极大的电流。该阶跃恢复器件具有低击穿电压的优势，这使得在由于超过有源电路部件的击穿电压而使它们发生损伤之前，阶跃恢复器件跳回到双极工作模式。该阶跃恢复器件包括形成在p－阱衬底区域内的n+有源区，每个有源区包括覆盖该有源区的多晶硅膜，但是该多晶硅膜通过介质膜与该有源区绝缘。每个n+有源区和多晶硅膜均通过导电膜连接，并且这些部分联合形成一个电极。阶跃恢复器件的一个电极连接到该器件的I/O端上，另一个电极连接到地或者电源上。
Description
发明领域
本发明一般涉及到半导体集成电路。更具体地，本发明涉及用于半导体集成电路或者类似电路的保护电路中的电路单元。
背景技术
集成电路和其它半导体器件容易被各种静电放电(ESD)事件或者类似事件损伤或者完全毁坏。因此在芯片上包含保护电路有利于防止或者减小这些事件的损伤。更具体地，该保护电路的形成适合于吸收静电放电并且防止ESD事件损伤集成电路或者其它半导体器件的功能或者有源电路元件。优选地，保护电路单元适合于在ESD事件过程中疏导极大的电流，否则，这些电流将损伤或者破坏包含该保护电路单元的集成电路或者其它半导体器件。
用于ESD保护的保护电路单元之一是寄生的n-p-n双极晶体管，有时被称为“阶跃恢复”器件。阶跃恢复器件容易制造，具有低漏电特性，并且一旦这种器件“阶跃恢复”到双极晶体管运行，就能够在ESD事件中疏导极大的电流。
在当今半导体生产技术如浅沟隔离技术中，触发阶跃恢复器件工作的结击穿电压增加。同时，需要保护的灵敏有源电路元件的击穿电压在不断降低。保护电路单元的相对较高的击穿电压使得激活保护电路元件并且防止对有源电路元件的损伤变得太困难，从而减小了其有效性。因此有源器件的电路元件可能会在保护电路单元开启之前被ESD事件损坏。
图1中显示了一种传统的阶跃恢复器件的电流(I)/电压(V)特性。在一次ESD事件过程中，阶跃恢复器件的电流I和电压V都增加。由于传统阶跃恢复器件上的电压根据形成该器件的衬底而增加，所以当超过雪崩击穿电压VAB时，就会发生雪崩击穿。图1中显示的I-V特性的部分2为雪崩击穿区域。当雪崩击穿电流变得很高时，器件变到双极阶跃恢复，通过该器件的电压降低。双极阶跃恢复的触发点由触发电压和触发电流，分别为Vt1和It1，来表征，可以维持双极行为的最低电压被称为“阶跃恢复”电压VSB。当处于图1中I-V特性的部分6所指示的双极阶跃恢复模式时，在一个降低了的电压下，极大的电流可以流过阶跃恢复器件，而且集成电路的有源电路元件不会被损伤。当工作在双极阶跃恢复模式6时，阶跃恢复器件实质上是作为一个n-p-n双极晶体管，疏导诸如可能是由ESD事件产生的额外电流，否则该电流会流过并且损伤或者破坏集成电路器件的有源器件部分。通过这种方式，阶跃恢复器件抑制了器件损伤。当电流进一步增加时，对该集成电路的有源电路元件的损伤最终将会发生。集成电路的有源部件被损伤之前的最高点由电压Vt2和电流It2共同表征。
为了有效并且提供保护，从逻辑上来说，在集成电路器件的有源电路部件被损伤之前，阶跃恢复器件必须被触发到阶跃恢复双极模式。一般来讲，阶跃恢复器件的击穿电压必须低于有源电路部分的击穿电压。雪崩击穿电压VAB一般被认为是阶跃恢复器件的击穿电压。阶跃恢复器件的触发电压Vt1应该需要低于有源电路部分的击穿电压，以在到达触发点之前阻止有源器件损伤的发生。同时也需要电压Vt1不大于阶跃恢复电压VSB。换一种说法，Vt1和VSB之间的电压差异需要最小化。同时也需要使阶跃恢复器件能够疏导尽可能多的电流，以阻止对有源电路部分的损伤。
在图2中显示了传统的阶跃恢复器件的器件版图。图2显示了由两种实质上相同的结构120形成的阶跃恢复器件。每个结构120包括形成在衬底中的优选的为一个N+型杂质区域的有源区124和一个也是形成在该衬底中的P型掺杂区域130。每个结构120包括一层导电膜122，该膜形成在有源区124上，并且通过接触孔126与有源区124电连接。阶跃恢复器件包括一个宽度128。一个导电膜122电连接到输入/输出焊盘，另一个导电膜122电连接到电压源或者地。
增加阶跃恢复器件的有效性的一个通常的方法就是增加宽度128以提供更多的保护。由于此增加的宽度是以集成电路芯片上的不动产为代价换得的，否则该不动产可以被用于有源电路元件，所以这种方法一般不受青睐。一个更受青睐的方法是提供几个并联的较小的阶跃恢复器件，以增加对ESD损伤的保护。回头参考图1，为了使并联的阶跃恢复器件有效，必须使Vt2大于Vt1。这样能够保证在任何一个阶跃恢复器件达到电压Vt2并且由此损伤或者破坏集成电路器件的有源部分元件之前，每一个阶跃恢复器件开启并且跳回双极模式。这在图1的I/V曲线描述的传统阶跃恢复器件中是不可能得到的。
因此，需要提供一种保护电路单元，其中包括一个击穿电压，该电压低于保护电路所在的集成电路器件的有源电路元件的击穿电压。也需要提供这样一种保护电路单元，它能够疏导相当大的电流，并且包括一个不会显著超过阶跃恢复电压的触发点，和一个触发电压，此触发电压低于损伤该保护电路元件需要保护的有源器件的电压。更需要提供这样一个电路元件，它能够针对ESD损伤提供明显的保护，而又使保护电路元件占的衬底空间量最小。
发明内容
本发明提供了一种阶跃恢复器件，包括在衬底表面形成的一种极性的两个有源区，相反极性的衬底区域将两个有源区分开。此阶跃恢复器件包含在半导体器件中。每个有源区被一层覆盖膜部分覆盖，该覆盖膜通过介质膜与有源区隔开。覆盖膜可由金属或半导体材料制成。覆盖膜和对应的有源区均电连接到在此结构上形成的导电层上。一导电层连接到半导体器件的输入/输出端，另一导电层连接到地和/或电源。阶跃恢复器件包括一个降低的雪崩击穿电压和允许该器件跳回到双极模式的触发点电压，从而能够在相对低的电压下疏导额外电流。因此，阶跃恢复器件保护有源电路部分免受由ESD事件产生的极大电流，否则该电流将会损伤和/或破坏该集成电路。
附图说明
当结合附图阅读下面的详细描述时，本发明会被最好的理解。强调的是，根据共同的实践，此图的各种特征不会缩减。相反，为了清楚，各种特征的尺寸被任意的扩展或者减少。在全部图和详细说明中，相同的数字标示相同的元件。附图中包括下面的图。
图1是现有技术中传统的阶跃恢复器件的电流-电压曲线；
图2是现有技术中传统的阶跃恢复器件的平面视图；
图3是根据本发明的典型的阶跃恢复器件的平面视图；
图4是典型的阶跃恢复器件的沿图3中线4-4的横截面视图；
图5是典型的阶跃恢复器件的沿图3中线4-4的横截面视图；并且
图6是根据本发明的典型的阶跃恢复器件电流-电压曲线。
具体实施方式
本发明提供了一种保护电路单元--此后被称为阶跃恢复器件。该阶跃恢复器件形成在一个集成电路或者其它半导体器件中，这些器件此后被称为集成电路。优选的，此阶跃恢复器件被连接到该集成电路的输入/输出端，从而如由诸如ESD的事件产生的外部电流脉动将优选的被阶跃恢复器件减缓，就不会损伤集成电路的有源或者功能电路元件。根据典型的实施例，两个或者更多的阶跃恢复器件可以并联。根据一个典型的实施例，本发明的阶跃恢复器件可以被包含在集成电路的I/O缓冲部分。根据另一个典型的实施例，本发明的阶跃恢复器件可以被包含在测试芯片上。本阶跃恢复器件可以被包含用各种技术形成的各种集成电路或者其它半导体器件中。
图3是本发明的典型的阶跃恢复器件100的平面视图。图3包括一对实质上相同的部件21，它们联合构成了阶跃恢复器件100。每个部件21包括形成在衬底区域内的有源区24。根据典型的实施例，有源区24可以是形成在衬底区域30内的n型掺杂区域，衬底区域30可以是p型掺杂区域。每个有源区24可以是n+掺杂区域，并且可以包括浓度在10e19-10e20杂质原子/cm3范围n型掺杂杂质，但是可以选择的是，其它掺杂浓度可以使用。根据一个实施例，衬底30可以是形成在硅衬底内或者在SOI(绝缘体上的硅)的外延硅层内的一般形成的P-阱(P-well)或者P-盆(P-tub)区域。在实施例中，有源区24形成在衬底区域30内，并且被衬底区域30从侧面和底部包围。根据实施例，每个有源区均可以形成在硅衬底的表面45内。根据另一个实施例，衬底区域30可以只在有源区24之间形成。一般来说，相同极性的每一个有源区24被相反极性的衬底30隔离开。因此在有源区24之间形成了两个p-n结。有源区24和衬底30可以通过传统的图形化和掺杂方法形成。衬底30可以包括总掺杂杂质浓度范围为10e15到10e18，但是也可以选择其它浓度。可以采用一般的并且适合的杂质种类。优选的，衬底区域30包括一个杂质浓度增高的离散区域，称为固定区。固定区具有适当的接触孔和导电互联，可以被用于控制衬底区域30的电压。固定区域具有一般的浓度范围为10e19-10e21杂质原子/cm3。在实施例中，每个有源区24的掺杂浓度高于衬底30的总掺杂浓度。正如将在图4和图5中显示的横截面视图所示，有源区24优选形成在衬底表面45内，并且由形成在衬底上或者内的场效氧化膜定界，该场效氧化膜在有源区24的边界上终止。根据在p型衬底30内形成n型有源区24的实施例，形成了一个n-p-n结构。阶跃恢复器件100包括宽度28。
每个膜部分33界定各有源区24至少一个周边37。每个膜部分33沿着在有源区24和衬底区域30之间形成的界面扩展，由传统的半导体或者导电材料形成，并且通过传统的方法进行图形加工。在典型实施例中，膜部分33均可以由多晶硅形成。该多晶硅可以是n型掺杂、p型掺杂、或者不掺杂。根据另一个典型的实施例，膜部分33可以是“多晶硅化物(polycide)”膜，包括多晶硅膜和在其上形成的硅化物膜。根据不同的实施例，任何不同的硅化物膜都可以被使用。根据另一个实施例，膜部分33可以由金属形成。不同的膜部分33可以由相同的或者不同的材料形成。尽管膜部分33可以由包括导体、金属材料的各种材料形成，膜部分33在此后仍然被称为半导体膜部分33。每个半导体膜部分33包括覆盖了相应的有源区24的一部分的覆盖部分35。有源区24根据不同的典型实施例可以具有衬底表面内的各种二维形状，并且可以扩展到各种深度。有源区24并不一定被限制为图3中所示的一般矩形。同样，有源区24的周边37可以具有各种形状。由此，覆盖部分35只作为示例，并且根据其它示例实施例，可以沿着周边37的两个或者更多的周边扩展。覆盖部分35可以只是部分的沿着周边37的一侧扩展，或者它可以沿着周边37的非线性部分扩展。在一个典型实施例中，覆盖部分35可以包括半导体膜部分33，在有源区24上伸出范围在0.05到1微米的距离，但是根据其它典型实施例，可以使用其它的覆盖距离。半导体膜部分33的覆盖部分35通过中间插入的一层介质膜与有源区24绝缘。根据另一个典型实施例，也可以用其它的绝缘材料使半导体膜部分33与有源区24绝缘。在一个实施例中，例如，介质膜/半导体膜的配置可以和集成电路中有源电路各处形成并用作有源晶体管栅结构的复合结构相同。
导电膜22形成在绝缘材料上，如形成在每一个有源区24/半导体膜部分33配置上的适当的中间介质膜。任何适当的和传统的中间介质材料都可以使用。导电膜22可以由铝、铝合金、铜、或者铜合金形成，但是根据其它的典型实施例，可以使用其它的各种常用的导电材料。导电膜22至少部分的形成在相应的有源区24和半导体膜部分33的部分上。一般的，每个导电膜22通过中间介质膜避免与半导体膜部分33和有源区22直接接触，但是通过在由形成在导电膜22下的中间介质膜中形成接触孔的方法，与半导体膜部分33和有源区22均电连接。典型的中间介质膜将如图4和5中所示。每个导电膜22可以通过接触孔26与对应的有源区24电连接。在所示的典型实施例中，接触孔26被布置成线状阵列，但是根据其它典型实施例，它们可以被排列成其它构造。根据不同的典型实施例，可以采用各种适当的接触孔尺寸和间距。根据一个典型实施例，可以采用范围从0.1到1微米的接触孔尺寸和间距，但是根据其它典型实施例，其它的接触孔尺寸和间距也可以被使用。每个导电膜22也可以通过相应的接触孔27与对应的半导体膜部分33电连接。根据其它典型实施例，另外的接触孔27可以被用于将导电膜22连接到半导体膜部分33上。每个部分21包括被电连接到相同电极上的有源区24、导电膜22、和半导体膜部分33，尽管在每种情况下，半导体膜部分33的覆盖部分35被电学绝缘，使其不与有源区24直接接触。相应的导电膜22、半导体膜部分33和有源区24的形状和位置只是典型的，其它配置也可以被替换使用。
优选的，阶跃恢复器件100被连接到集成电路的输入/输出端和电源或者地线源之间。根据实施例，部件21的引线39A可以直接连接到输入/输出(I/O)端，引线39B可以连接到VSS或者VDD地/电源上。这样，由于直接连接到经历ESD器件效应的受压I/O端，在这种效应损伤或者破坏有源电路元件之前，阶跃恢复器件100可以抑制这种事件的效应。根据其它典型实施例，其它电连接结构也可以用来将阶跃恢复器件连接到对应的电极。在典型实施例中，阶跃恢复器件100包含在它所在的集成电路器件的缓冲部分中。
宽度28的变化依赖于衬底表面可用面积、具体的器件应用、所需保护级别、和是否并联了多个阶跃恢复器件100。一般来讲，当宽度28增加，对ESD事件和其它电流脉动现象的保护量也相应的增加。根据不同的典型实施例，宽度28可以是70、100、或130微米，但是根据其它典型实施例，在70-130微米范围内和外的其它各种宽度也可以被使用。根据实施例，一组两个的阶跃恢复器件可以并联，使得各自的引线39A与共同的I/O端连接。本发明提供了一种阶跃恢复器件，其特征是电压/电流曲线中的Vt2大于Vt1，这将如图6所示。当电压大于Vt2时，阶跃恢复器件所在的集成电路中的有源或者功能部件就会被损坏。在电压Vt1时，阶跃恢复器件被触发到双极阶跃恢复模式，实质上是作为一个双极晶体管，因此能够疏导额外电流。由于Vt2＞Vt1，在任何器件被损伤之前，由于第一个阶跃恢复器件获得大于It2的电流，并联的附加阶跃恢复器件优选地全部触发到阶跃恢复运行。
图4是沿图3中线4-4的横截面视图。图4显示了形成在诸如衬底区域30的衬底内并且界定了有源区24的场效氧化膜41。在典型实施例中，场效氧化膜41侵入了原先的衬底表面。有源区24和衬底区域30均形成在衬底表面45上。中间介质43形成在半导体膜部分33和有源区24之上。中间介质43可以是用在本技术领域的各种适当的中间介质膜中的任何一种。接触孔26为穿过中间介质43延伸的开孔，用导电材料填满，从而能够提供导电膜22和有源区24之间的电接触。接触孔27穿过中间介质43形成，以提供导电膜22和半导体膜部分33之间的接触。在此阐述的典型实施例中，导电膜22形成在中间介质43上，并且在延伸穿过中间介质43的接触孔26和27中。根据其它典型实施例，可以在接触开口26和/或接触开口27内形成另外的导电材料，然后用在中间介质43之上形成的互连导电膜22接触这些另外的导电材料。根据不同的典型实施例，半导体膜部分33可以包括一个范围从300埃到10000埃的厚度。根据典型实施例，形成掺杂衬底区域30和有源区24的衬底可以是单晶硅。
图5是沿图3中线5-5的平面视图。图5包括半导体膜部分33，它突出覆盖有源区24或者覆盖区域35上，并且在沿着周边37形成的衬底区域30/有源区24边界上延伸。根据不同的典型实施例，覆盖区域35包括一个变化范围从0.05到1微米的距离47，但是其它的伸出距离也可以被选择的使用。介质膜48将半导体膜部分33从有源区24分开。在典型实施例中，介质膜48可以是栅介质膜，半导体膜部分33/介质膜48的结构可以在其它区域的形成晶体管栅。
根据本发明的一个典型的n+-p-n+阶跃恢复器件的典型I/V曲线如图6所示。通过器件的电压表示受压端—连接到器件的输入/输出的引线39A和接地端—连接到地/电源的引线39B之间的电势差。当阶跃恢复器件上的电压增加到超过雪崩击穿电压VAB时，受压的n+-p结毁掉，雪崩击穿发生，电流开始优选的从受压的有源区流向衬底区域30内的高掺杂固定区。雪崩击穿电压VAB一般被认为是阶跃恢复器件的击穿电压。电流进一步增加，引起了在雪崩击穿区域内的相应的电压增加，该雪崩击穿区域由部分72代表。一旦达到由电压Vt1和电流It1表征的触发点时，阶跃恢复器件就会跳回双极模式，即接地的，没有受压的p-n二极管变得正向偏置或者“开启”，该器件能够在一个诸如阶跃恢复电压VSB的降低了的电压下疏导额外电流。部分76表示阶跃恢复器件的双极阶跃恢复模式。在部分76所表示的电流增加周期，阶跃恢复器件实质上是作为n-p-n双极晶体管功能，电流从n+到p到n+。可以维持双极行为的最低电压被称为阶跃恢复电压VSB。本发明的有界阶跃恢复器件的一个优势是它能够在损伤有源器件之前，疏导额外电流，如部分76所示。在达到由Vt2和It2共同表征的损伤点之后，器件发生损伤，器件在由该曲线的部分78代表的区域内发生损伤。另外一个优势是击穿电压降低。
本发明改良的半导体膜界定阶跃恢复器件包括一个雪崩击穿电压VAB和一个触发点电压Vt1，优选的，这两个电压均低于功能器件的有源电子元件的击穿电压，并且阶跃恢复器件在双极模式时能够疏导增大的电流。这样，在集成电路的功能或者有源部件被例如ESD的事件损伤之前，发生阶跃恢复，额外的电流可以通过阶跃恢复器件在一个相对低的电压下被疏导。图6也显示：损伤点电压Vt2大于触发点电压Vt1。这就保证了当多个阶跃恢复器件并联，第一阶跃恢复器件被触发到阶跃恢复模式时，在由于第一阶跃恢复器件上超过电压Vt2而发生器件损伤之前，其它的阶跃恢复器件会同时到达它们的触发点，并且跳回双极晶体管模式。
本发明的阶跃恢复器件可以被包括在任何采用任何工艺技术形成的集成电路器件中。该阶跃恢复器件可以通过任何适当的工艺技术形成。本发明的阶跃恢复器件可以具体的用于例如采用STI(浅沟隔离)技术形成的0.2微米CMOS(互补金属氧化物半导体)器件设计中。阶跃恢复器件可以在形成在体半导体衬底、或者3.2微米或者5微米的外延衬底上的器件中形成。在典型实施例中，阶跃恢复器件可以包含在能承受5伏特电压的缓冲部分内。本发明的阶跃恢复器件可以通过各种总线或者其它连接技术连接到I/O端和其它半导体器件上。
前面仅仅阐述了本发明的原理。由此可以理解，本技术领域的技术人员能够设计出各种结构，尽管这里没有明确的描述或者显示，但是这些结构是本发明的原理的具体化，并且包含在其范围和精神内。而且，这里引用的所有的例子和条件语言原则上只被清楚的规定为教授目的和帮助理解本发明的原理和本发明者所提出的促进本技术领域的概念，并且将被解释为不仅限于这些引用的例子和条件。然而，这里引用的本发明原理、形状、和实施例的阐述，和它们的具体例子，都被规定为同时包含它们的结构和功能等价物。另外，我们认为，这些等价物包括当前已知的等价物和将来发展的等价物，即，无论结构怎样，任何实现相同功能的元件。因此，本发明的范围没有规定为仅限于这里显示和描述的的典型实施例，相反，本发明的范围和精神由未决的权利要求书来体现。
Claims (11)
1.一种形成在半导体器件中的半导体保护结构，包括：
形成在一个衬底表面的多个有源区，每个有源区中包含第一极性的掺杂杂质，所述多个有源区空间上隔离开，并且在有源区之间包含衬底区域，该衬底区域包括相反极性的掺杂杂质，每个有源区由所述有源区和所述衬底区域之间形成界面的边缘来界定；
第一覆盖膜覆盖所述多个有源区的第一有源区，第二覆盖膜覆盖第二有源区，各个覆盖膜与所述对应的有源区通过二者之间插入的介质膜隔离开，并且，由导电材料和半导体材料中的一种形成；
第一导电膜通过第一多个接触开孔与所述第一有源区电连接，通过至少一个第一开口连接到所述第一覆盖膜，并连接到所述半导体器件的输入/输出端，和
第二导电膜通过第二多个接触开孔与所述第二有源区电连接，通过至少一个第二开口连接到所述第二覆盖膜，并连接到电源和电线源中的至少一个上。
2.根据权利要求1的半导体保护结构，其中所述多个有源区的每一个形成在所述衬底区域内，并且被所述衬底区域从侧面和下面包围。
3.根据权利要求1的半导体保护结构，其中每个覆盖膜进一步扩展到部分所述衬底区域上，并且与所述衬底区域的所属部分电学绝缘。
4.根据权利要求1的半导体保护结构，进一步包括其它如权利要求1所述的结构，所述半导体保护结构和所述其它半导体保护结构电学上并联。
5.根据权利要求4的半导体保护结构，其中所述半导体器件包括集成电路，该集成电路在其中包括多个有源区，并且所述半导体保护结构和所述其它半导体保护结构中每一个均包括一个击穿电压，该击穿电压低于相关所述有源器件单元的击穿电压。
6.根据权利要求4的半导体保护结构，其中所述半导体器件包括一个集成电路，该集成电路在其中包括多个有源区，并且在静电事件引起所述多个有源器件单元损伤之前，所述半导体保护结构和所述其它半导体保护结构中的每一个均跳回双极运行模式。
7.根据权利要求1的半导体保护结构，其中每个所述覆盖膜包含多晶硅，并且所述衬底由硅形成。
8.根据权利要求1的半导体保护结构，其中每个所述有源区包含n型掺杂区域，并且所述衬底区域包含p型掺杂区域。
9.根据权利要求8的半导体保护结构，其中每个有源区的掺杂浓度大于所述衬底区域的平均掺杂浓度。
10.一种半导体保护电路，包括在半导体器件的缓冲部分所包含的n-p-n双极晶体管，所述n-p-n双极晶体管包括具有多晶硅膜的每一个n型掺杂区域，该多晶硅膜至少部分覆盖所述的n掺杂区域并且由介质膜从那里隔开，各个多晶硅膜电连接到对应的导电膜上，该导电膜进一步连接到所述各自的n掺杂区域。
11.根据权利要求10的半导体保护结构，其中一个所述n掺杂区域电连接到所述半导体器件的输入/输出端和地中的一个上，并且其它n掺杂区域电连接到所述输入/输出端和地中的另外一个上。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/024,803 US6534834B1 (en) | 2001-12-19 | 2001-12-19 | Polysilicon bounded snapback device |
| US10/024,803 | 2001-12-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1427477A true CN1427477A (zh) | 2003-07-02 |
| CN100352054C CN100352054C (zh) | 2007-11-28 |
Family
ID=21822476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB021571988A Expired - Lifetime CN100352054C (zh) | 2001-12-19 | 2002-12-19 | 多晶硅界定阶跃恢复器件 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6534834B1 (zh) |
| JP (1) | JP4477298B2 (zh) |
| KR (1) | KR100927808B1 (zh) |
| CN (1) | CN100352054C (zh) |
| GB (1) | GB2387271B (zh) |
| TW (1) | TWI255028B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7285458B2 (en) * | 2004-02-11 | 2007-10-23 | Chartered Semiconductor Manufacturing Ltd. | Method for forming an ESD protection circuit |
| US7298599B1 (en) * | 2004-08-13 | 2007-11-20 | National Semiconductor Corporation | Multistage snapback ESD protection network |
| US7071533B1 (en) | 2005-02-04 | 2006-07-04 | Polar Semiconductor, Inc. | Bipolar junction transistor antifuse |
| US20060176638A1 (en) * | 2005-02-10 | 2006-08-10 | Fultec Semiconductors, Inc. | Minimized wire bonds in transient blocking unit packaging |
| US7646063B1 (en) | 2005-06-15 | 2010-01-12 | Pmc-Sierra, Inc. | Compact CMOS ESD layout techniques with either fully segmented salicide ballasting (FSSB) in the source and/or drain regions |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5545910A (en) * | 1994-04-13 | 1996-08-13 | Winbond Electronics Corp. | ESD proctection device |
| KR0156115B1 (ko) * | 1994-06-16 | 1998-12-01 | 문정환 | 반도체 소자의 격리막 구조 및 형성방법 |
| US5646062A (en) * | 1995-01-19 | 1997-07-08 | United Microelectronics Corporation | Method for ESD protection circuit with deep source diffusion |
| JPH0936357A (ja) * | 1995-07-18 | 1997-02-07 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| KR100211539B1 (ko) * | 1995-12-29 | 1999-08-02 | 김영환 | 반도체소자의 정전기방전 보호장치 및 그 제조방법 |
| KR100187721B1 (ko) * | 1996-10-18 | 1999-06-01 | 윤종용 | 반도체 소자의 정전기 방전(esd) 보호 회로 |
| JP3770436B2 (ja) * | 1997-12-15 | 2006-04-26 | 富士写真フイルム株式会社 | 光重合性組成物 |
| JP3237110B2 (ja) | 1998-03-24 | 2001-12-10 | 日本電気株式会社 | 半導体装置 |
| US6355508B1 (en) * | 1998-09-02 | 2002-03-12 | Micron Technology, Inc. | Method for forming electrostatic discharge protection device having a graded junction |
| US6046087A (en) * | 1999-02-10 | 2000-04-04 | Vanguard International Semiconductor Corporation | Fabrication of ESD protection device using a gate as a silicide blocking mask for a drain region |
| US6376880B1 (en) * | 1999-09-27 | 2002-04-23 | Advanced Micro Devices, Inc. | High-speed lateral bipolar device in SOI process |
-
2001
- 2001-12-19 US US10/024,803 patent/US6534834B1/en not_active Expired - Lifetime
-
2002
- 2002-12-18 KR KR1020020081092A patent/KR100927808B1/ko active IP Right Grant
- 2002-12-18 GB GB0229448A patent/GB2387271B/en not_active Expired - Fee Related
- 2002-12-19 TW TW091136669A patent/TWI255028B/zh not_active IP Right Cessation
- 2002-12-19 JP JP2002368138A patent/JP4477298B2/ja not_active Expired - Fee Related
- 2002-12-19 CN CNB021571988A patent/CN100352054C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP4477298B2 (ja) | 2010-06-09 |
| KR100927808B1 (ko) | 2009-11-23 |
| CN100352054C (zh) | 2007-11-28 |
| GB2387271A (en) | 2003-10-08 |
| GB2387271B (en) | 2005-09-28 |
| JP2003209184A (ja) | 2003-07-25 |
| TWI255028B (en) | 2006-05-11 |
| GB0229448D0 (en) | 2003-01-22 |
| KR20030051388A (ko) | 2003-06-25 |
| TW200305270A (en) | 2003-10-16 |
| US6534834B1 (en) | 2003-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7491584B2 (en) | ESD protection device in high voltage and manufacturing method for the same | |
| KR960009180A (ko) | 정전 방전 보호 장치 및 그 제조 방법 | |
| EP0703621B1 (en) | Electrostatic discharge protection device for MOS integrated circuits | |
| KR19990030302A (ko) | 정전 방전으로부터 보호하기 위한 구조물을 가진 집적 반도체회로 | |
| JP2009064883A (ja) | 半導体装置 | |
| US7113377B2 (en) | Electrostatic discharge protection device comprising several thyristors | |
| CN100352054C (zh) | 多晶硅界定阶跃恢复器件 | |
| US20230378162A1 (en) | Electrostatic discharge protection for integrated circuit during back end-of-line processing | |
| US7638412B2 (en) | Method and system for reducing charge damage in silicon-on-insulator technology | |
| CN100347855C (zh) | 静电放电nmos器件及其形成方法，以及电子系统 | |
| CN1649143A (zh) | 静电放电保护电路及其制造方法 | |
| JP3275850B2 (ja) | 高耐圧ダイオードとその製造方法 | |
| CN100416830C (zh) | 具有静电放电保护电路的半导体电路的保护装置 | |
| KR100344706B1 (ko) | 반도체 보호 장치 및 그 제조 방법 | |
| KR19990085384A (ko) | 반도체 칩의 정전기 보호용 트랜지스터 | |
| JP3314760B2 (ja) | 静電保護素子、静電保護回路及び半導体装置 | |
| KR100347397B1 (ko) | 반도체 집적회로용 입출력 보호 장치 | |
| KR100244294B1 (ko) | 이에스디(esd) 보호회로 | |
| JP5130843B2 (ja) | 半導体装置 | |
| CN115775799A (zh) | 静电放电器件以及包括该静电放电器件的显示驱动芯片 | |
| CN108807362A (zh) | 静电放电保护元件与静电放电方法 | |
| KR19990071119A (ko) | 반도체 소자의 정전기 보호회로 | |
| KR19980028916A (ko) | 정전기 보호 소자 | |
| JPH0368537B2 (zh) | ||
| JPH0917953A (ja) | 半導体装置の保護装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: AGERE SYSTEMS GUARDIAN CORP. Free format text: FORMER NAME: EGREE SYSTEM CO. LTD. |
|
| CP03 | Change of name, title or address |
Address after: Delaware Patentee after: Agere Systems Inc. Address before: American Pennsylvania Patentee before: AGERE SYSTEMS Inc. |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| C56 | Change in the name or address of the patentee | ||
| CP02 | Change in the address of a patent holder |
Address after: American Pennsylvania Patentee after: Agere Systems Inc. Address before: Delaware Patentee before: Agere Systems Inc. |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20160914 Address after: Singapore Singapore Patentee after: Avago Technologies General IP (Singapore) Pte. Ltd. Address before: American Pennsylvania Patentee before: Agere Systems Inc. |
|
| CX01 | Expiry of patent term |
Granted publication date: 20071128 |
|
| CX01 | Expiry of patent term |