CN1419280A - 基底/氧化硅/氮化硅/氧化硅/硅组件的制造方法 - Google Patents
基底/氧化硅/氮化硅/氧化硅/硅组件的制造方法 Download PDFInfo
- Publication number
- CN1419280A CN1419280A CN01134769.4A CN01134769A CN1419280A CN 1419280 A CN1419280 A CN 1419280A CN 01134769 A CN01134769 A CN 01134769A CN 1419280 A CN1419280 A CN 1419280A
- Authority
- CN
- China
- Prior art keywords
- silicon
- substrate
- oxide
- layer
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 55
- 229910052581 Si3N4 Inorganic materials 0.000 title claims abstract description 38
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims abstract description 33
- 229910052710 silicon Inorganic materials 0.000 title claims description 28
- 239000010703 silicon Substances 0.000 title claims description 28
- 229920001296 polysiloxane Polymers 0.000 title 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 42
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 claims description 25
- 238000005468 ion implantation Methods 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 11
- 239000007943 implant Substances 0.000 claims description 9
- 150000001875 compounds Chemical class 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 7
- 230000010415 tropism Effects 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000002513 implantation Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种基底/氧化硅/氮化硅/氧化硅/硅组件的制造方法，包括在基底上依序形成第一氧化层、捕捉层与第二氧化层，再在第二氧化层上形成罩幕图案作为植入罩幕，进行一离子植入工艺，以在基底中形成埋入式位线。接着去除部分罩幕图案与未被罩幕图案覆盖的第二氧化层与捕捉层，以使罩幕图案的间隙尺寸增加，并使部分第一氧化层裸露出来。再以罩幕图案作为植入罩幕，进行一口袋离子植入工艺，以在埋入式位线的轮廓周缘形成口袋型掺杂区。接着去除罩幕图案，再以捕捉层为罩幕，进行热处理，以在基底上形成埋入式位线氧化层，最后在基底上形成一字线。
Description
技术领域
本发明是有关于一种半导体组件的制造方法，且特别有关于一种基底/氧化硅/氮化硅/氧化硅/硅(Substrate/Oxide/Nitride/Oxide/Silicon，简称SONOS)组件的制造方法。
背景技术
图1为公知的基底/氧化硅/氮化硅/氧化硅/硅组件的剖面图。
请参照图1，在基底100上有一层字线104，而于基底100与字线104之间具有由氧化硅/氮化硅/氧化硅(Oxide/Nitride/Oxide，简称ONO)复合层102所构成作为捕捉层(Trapping Layer)的堆栈式(Stacked)结构，而于ONO层102两侧的基底100中具有埋入式位线106，而在埋入式位线106上有埋入式位线氧化层108位于埋入式位线106与字线104之间。
然而，通常利用离子植入工艺形成的埋入式位线106，容易因为热处理而使其中的掺杂质扩散，造成组件有效信道的缩减，而发生短信道效应(Short Channel Effect)。当组件朝小型化发展后，上述问题将更加严重。
所以，为解决上述问题，公知又提出一种基底/氧化硅/氮化硅/氧化硅/硅组件的制造方法，主要是利用口袋型掺杂区(Pocket DopedRegion)作为埋入式位线106的掺杂质的隔离区。
图2A至图2C为公知的一种基底/氧化硅/氮化硅/氧化硅/硅组件的制造流程剖面图。
请参照图2A，在基底200上先形成由氧化硅/氮化硅/氧化硅(Oxide/Nitride/Oxide，简称ONO)复合层202构成的堆栈式(Stacked)结构，然后再于此ONO层202上形成罩幕图案210。接着，以罩幕图案210作为植入罩幕，进行口袋型离子植入工艺(Pocket Ion Implantation)212，以在ONO层202两侧的基底200中形成的口袋型掺杂区214，其中口袋型离子植入工艺212必须采取大角度植入工艺，才能使所形成的口袋型掺杂区214轮廓达到ONO层202侧壁的下方。
然后，请参照图2B，以罩幕图案210作为植入罩幕，进行一离子植入工艺216，以于ONO层202两侧的基底200中形成作为埋入式位线206。
随后，请参照图2C，去除罩幕图案210。接着，以ONO层202为罩幕，进行热处理，以于基底200上形成一埋入式位线氧化层218，埋入式位线氧化层218位于埋入式位线206上，最后于基底200上形成字线204。
然而，埋入式位线206以及口袋型掺杂区214使用相同图案的ONO层202作为植入罩幕。因此，进行口袋型离子植入工艺212时，就必须使用大角度植入，因此其离子植入工艺较为复杂，可靠度也较低。而且，形成的口袋型掺杂区214也无法将埋入式位线206的轮廓包覆好，所以容易造成击穿(Punch-Through)的现象。
发明内容
因此，本发明的目的是提供一种基底/氧化硅/氮化硅/氧化硅/硅组件的制造方法，可以防止埋入式位的掺杂质因热处理而扩散所造成的短信道效应。
本发明的再一目的是提供一种基底/氧化硅/氮化硅/氧化硅/硅组件的制造方法，可使后续形成的口袋型掺杂区形成在埋入式位线的轮廓周缘而将其包覆住，而避免击穿现象发生。
根据上述与其它目的，本发明提出一种基底/氧化硅/氮化硅/氧化硅/硅组件的制造方法，此方法包括在基底上依序形成第一氧化层、捕捉层与第二氧化层，再在第二氧化层上形成罩幕图案作为植入罩幕，进行一离子植入工艺，以在基底中形成埋入式位线。接着去除部分罩幕图案与未被罩幕图案覆盖的第二氧化层与捕捉层，以使罩幕图案的间隙尺寸增加，并使部分第一氧化层裸露出来，去除方法例如等向性回蚀刻(Isotropic Etching Back)。再以罩幕图案作为植入罩幕，进行一口袋离子植入工艺，以在埋入式位线的轮廓周缘形成口袋型掺杂区。接着去除罩幕图案，再以捕捉层为罩幕，进行热处理，以于基底上形成埋入式位线氧化层，埋入式位线氧化层位于埋入式位线上，最后在基底上形成一字线。
本发明另外提出一种氮化硅只读存储器的制造方法，此方法包括在一基底上依序形成第一氧化层、捕捉层与第二氧化层，再在第二氧化层上形成一栅极图案。然后以栅极图案为植入罩幕，进行一离子植入工艺，以在基底中形成一埋入式位线。接着，去除部分栅极图案并去除未被栅极图案所覆盖的第二氧化层与捕捉层，以使栅极图案的间隙尺寸增加，并使部分第一氧化层裸露出来。再以栅极图案为植入罩幕，进行一口袋离子植入工艺，以在埋入式位线的轮廓周缘形成一口袋型掺杂区。接着，以捕捉层为罩幕，进行热处理，以在基底上形成一埋入式位线氧化层，埋入式位线氧化层位于埋入式位线上，最后在基底上形成一字线。
而本发明的要点是在制造过程中，先以具有较小间隙宽度的罩幕图案作为形成埋入式位线的植入罩幕，再将罩幕图案等向性回蚀刻，以作为口袋型离子植入工艺的植入罩幕。因为先以具有较小间隙宽度的罩幕图案作为形成埋入式位线的植入罩幕，故可避免埋入式位线的掺杂质扩散所造成的短信道效应，并增加有效信道的长度；而将罩幕图案等向性回蚀刻可以使罩幕图案的间隙宽度增加，进而使后续形成的口袋型掺杂区可以形成在埋入式位线的轮廓周缘，而避免击穿现象发生。
附图说明
图1为公知的基底/氧化硅/氮化硅/氧化硅/硅组件的剖面图；
图2A至图2C为公知的一种基底/氧化硅/氮化硅/氧化硅/硅组件的制造流程剖面图；
图3A至图3E是依照本发明的第一实施例的一种基底/氧化硅/氮化硅/氧化硅/硅组件的制造流程剖面图；
图4为本发明的第一实施例中，去除部分罩幕图案，并同时去除第二氧化层与捕捉层的边缘的情形；以及
图5为依照本发明的第二实施例的方法所得的氮化硅只读存储器的剖面图。
附图标记说明：
100、200、300：基底
102、202：ONO层
104、204、322：字线
106、206、312：埋入式位线
108、218、320：埋入式位线氧化层
210、308、308a：罩幕图案
212、316：口袋型离子植入工艺
214、318：口袋型掺杂区
216、310：离子植入工艺
302、306、306a：氧化层
304、304a：捕捉层
314：罩幕轮廓
324：栅极图案
具体实施方式
为了避免埋入式位线的掺杂质扩散造成的短信道效应，并增加有效信道的长度；以及增加罩幕图案的间隙宽度，使后续形成的口袋型掺杂区可以形成在埋入式位线的轮廓周缘，而避免击穿现象发生，本发明提供一种基底/氧化硅/氮化硅/氧化硅/硅(Substrate/Oxide/Nitride/Oxide/Silicon，简称SONOS)组件的制造方法。
图3A至图3E是依照本发明的第一实施例一种基底/氧化硅/氮化硅/氧化硅/硅组件的制造流程剖面图。
请参照图3A，在基底300上先形成第一氧化层302、捕捉层304与第二氧化层306，其中捕捉层304的材料包括氮化硅(silicon nitride)，而第一氧化层302可以加强基底300与捕捉层304间的附着力，以及减少缺陷(Defect)的产生；第二氧化层306则可以加强捕捉层304与后续形成其上的罩幕图案308间的附着力，以及减少缺陷的产生。然后，再于第二氧化层306上形成罩幕图案308，其材料例如是氮化硅。然后，以罩幕图案308为植入罩幕，进行一离子植入工艺(IonImplantation)310，以于基底300中形成埋入式位线312。
接着，请参照图3B，去除未被罩幕图案308覆盖的第二氧化层306与捕捉层304，使部分的第一氧化层302裸露出来，再去除部分罩幕图案308，其方法例如是等向性回蚀刻法(Isotropic Etching Back)，以使原本具有罩幕轮廓314的罩幕图案308的间隙尺寸增加为罩幕图案308a的间隙尺寸。
然后，请参照图3C，以罩幕图案308a作为植入罩幕，进行一口袋型离子植入工艺(Pocket Ion Implantation)316，以于埋入式位线312的轮廓周缘形成一口袋型掺杂区(Pocket Doped Region)318。由于所形成的口袋型掺杂区318将完全包覆住埋入式位线312，故可避免击穿(Punch-Through)的现象发生。
接着，请参照图3D，去除罩幕图案308a，再以捕捉层304为罩幕，进行热处理，以在基底300上形成一埋入式位线氧化层320，其中埋入式位线氧化层320位于埋入式位线312上。
最后，请参照图3E，于基底300上形成一字线322，其材料包括复晶硅。
另外，本实施例中去除部分罩幕图案后的结果，除了如图3B所绘示的情形外，也可以是图4所示的情形。
图4是依照本发明的第一实施例去除部分罩幕图案，并去除第二氧化层与捕捉层边缘的情形。
请参照图4，在去除未被罩幕图案308覆盖的第二氧化层306与捕捉层304后，接着利用等向性回蚀刻工艺去除部分罩幕图案308时，裸露的第二氧化层306与捕捉层304的边缘也可能同时被去除，而只存在于罩幕图案308a下，成为第二氧化层306a与捕捉层304a。第二实施例
另外，本发明也可以应用于制造氮化硅只读存储器(Nitride ReadOnly Memory，简称NROM)的方法，以达到防止埋入式位线的掺杂质因热处理而扩散，且可以缩小复晶硅图案的间隙线宽。另外，也可以增加信道的有效长度，使组件朝向小型化发展。
氮化硅只读存储器的前段工艺如第一实施例中的图3A至图3C一样，而且，其罩幕图案必须是栅极图案324，其材料例如是复晶硅，然后再参照图5所示。
图5是依照本发明的第二实施例一种氮化硅只读存储器的制造流程剖面图，是在形成口袋型掺杂区318后的工艺。
请参照图5，以捕捉层304为罩幕，进行热处理，以于基底300上形成一埋入式位线氧化层320，其中埋入式位线氧化层320位于埋入式位线312上，再于基底300上形成一字线322，其材料包括复晶硅。
因此，本发明的特征包括：
1.本发明先以具有较小间隙宽度的罩幕图案作为形成埋入式位线的植入罩幕，故可避免埋入式位线的掺杂质扩散所造成的短信道效应，并增加信道的有效长度，使组件朝向小型化发展。
本发明增加罩幕图案的间隙宽度，使后续形成的口袋型掺杂区可以形成在埋入式位线的轮廓周缘，而完全包覆住埋入式位线，故可避免击穿现象发生。
虽然本发明已以实施例说明如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当以权利要求书为准。
Claims (10)
1.一种基底/氧化硅/氮化硅/氧化硅/硅组件的制造方法，其特征为：包括：
在一基底上形成一第一氧化层、一捕捉层、一第二氧化层；
在该第二氧化层上形成一罩幕图案；
以该罩幕图案为植入罩幕，进行一离子植入工艺，以在该基底中形成一埋入式位线；
去除部分该罩幕图案，并去除未被该罩幕图案所覆盖的该第二氧化层与该捕捉层，以使该罩幕图案的间隙尺寸增加，并使部分该第一氧化层裸露出来；
以该罩幕图案为植入罩幕，进行一口袋离子植入工艺，以在该埋入式位线的轮廓周缘形成一口袋型掺杂区；
去除该罩幕图案；
以该捕捉层为罩幕，进行一热处理，以在该基底上形成一埋入式位线氧化层，该埋入式位线氧化层是位在该埋入式位线上；以及
在该基底上形成一字线。
2.如权利要求1所述的基底/氧化硅/氮化硅/氧化硅/硅组件的制造方法，其特征为：其中去除部分该罩幕图案的步骤包括等向性回蚀刻工艺。
3.如权利要求1所述的基底/氧化硅/氮化硅/氧化硅/硅组件的制造方法，其特征为：该捕捉层的材料包括氮化硅。
4.如权利要求1所述的基底/氧化硅/氮化硅/氧化硅/硅组件的制造方法，其特征为：该罩幕图案的材料包括氮化硅。
5.如权利要求1所述的基底/氧化硅/氮化硅/氧化硅/硅组件的制造方法，其特征为：该字线的材料包括复晶硅。
6.一种氮化硅只读存储器的制造方法，其特征为：包括：
在一基底上形成一第一氧化层、一捕捉层、一第二氧化层；
在该第二氧化层上形成一栅极图案；
以该栅极图案为植入罩幕，进行一离子植入工艺，以在该基底中形成一埋入式位线；
去除部分该栅极图案，并去除未被该栅极图案所覆盖的该第二氧化层与该捕捉层，以使该栅极图案的间隙尺寸增加，并使部分该第一氧化层裸露出来；
以该栅极图案为植入罩幕，进行一口袋离子植入工艺，以在该埋入式位线的轮廓周缘形成一口袋型掺杂区；
以该捕捉层为罩幕，进行一热处理，以在该基底上形成一埋入式位线氧化层，该埋入式位线氧化层位于在该埋入式位线上；以及
在该基底上形成一字线。
7.如权利要求6所述的氮化硅只读存储器的制造方法，其特征为：其中去除部分该栅极图案的步骤包括等向性回蚀刻工艺。
8.如权利要求6所述的氮化硅只读存储器的制造方法，其特征为：该捕捉层的材料包括氮化硅。
9.如权利要求6所述的氮化硅只读存储器的制造方法，其特征为：该栅极图案的材料包括复晶硅。
10.如权利要求6所述的氮化硅只读存储器的制造方法，其特征为：该字线的材料包括复晶硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN01134769.4A CN1260811C (zh) | 2001-11-12 | 2001-11-12 | 氮化硅只读存储器的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN01134769.4A CN1260811C (zh) | 2001-11-12 | 2001-11-12 | 氮化硅只读存储器的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1419280A true CN1419280A (zh) | 2003-05-21 |
| CN1260811C CN1260811C (zh) | 2006-06-21 |
Family
ID=4672730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN01134769.4A Expired - Fee Related CN1260811C (zh) | 2001-11-12 | 2001-11-12 | 氮化硅只读存储器的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1260811C (zh) |
-
2001
- 2001-11-12 CN CN01134769.4A patent/CN1260811C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1260811C (zh) | 2006-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1481016A (zh) | 制造氮化硅只读存储器的方法 | |
| CN1722403A (zh) | 制造半导体器件的器件隔离膜的方法 | |
| CN1627535A (zh) | 金刚石半导体器件及其制造方法 | |
| CN1862820A (zh) | 快闪存储器及其制造方法 | |
| CN100336202C (zh) | 制造闪存器件的方法 | |
| CN1092401C (zh) | 半导体器件隔离方法 | |
| CN1482669A (zh) | 制造集成电路装置的方法和用该方法制造的集成电路装置 | |
| CN1819198A (zh) | 半导体装置及其制造方法 | |
| CN1523675A (zh) | 半导体器件及其制造方法 | |
| CN1419280A (zh) | 基底/氧化硅/氮化硅/氧化硅/硅组件的制造方法 | |
| CN1208817C (zh) | 金属氧化物半导体晶体管的制造方法 | |
| CN1926671A (zh) | 于浮动栅极存储单元中用于低Vss电阻及减少漏极引发能障降低的结构及方法 | |
| CN1855433A (zh) | 记忆体的制造方法 | |
| CN1893030A (zh) | 闪存装置和用于制造该闪存装置的方法 | |
| CN1192419C (zh) | 利用减少漏极植入范围而缩小器件尺寸的方法 | |
| CN1279619C (zh) | 垂直式只读存储器及其制造方法 | |
| CN1674292A (zh) | 非挥发性存储单元及其制造方法 | |
| CN1873955A (zh) | 半导体元件及其制造方法 | |
| CN1399319A (zh) | Mos晶体管及其制造方法 | |
| CN1697159A (zh) | 制造分离栅闪存设备的方法 | |
| CN1231963C (zh) | 氮化硅只读存储器的制造方法 | |
| CN1228817C (zh) | 具有双重栅极氧化物层的半导体组件的制造方法 | |
| CN1286169C (zh) | 只读存储器的制造方法 | |
| CN1285119C (zh) | 动态随机存取存储器的结构及其制作方法 | |
| CN1279609C (zh) | 存储器元件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060621 Termination date: 20191112 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |