CN1409414A - 半导体发光元件和半导体发光装置 - Google Patents
半导体发光元件和半导体发光装置 Download PDFInfo
- Publication number
- CN1409414A CN1409414A CN02142952A CN02142952A CN1409414A CN 1409414 A CN1409414 A CN 1409414A CN 02142952 A CN02142952 A CN 02142952A CN 02142952 A CN02142952 A CN 02142952A CN 1409414 A CN1409414 A CN 1409414A
- Authority
- CN
- China
- Prior art keywords
- type
- light
- electrode
- chip
- reflectivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
- H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
Abstract
本发明公开了一种半导体发光元件和半导体发光装置,该半导体发光元件是一种氮化镓化合物半导体发光元件,其具有形成在半透明衬底(1)上的氮化物层状体(2、3)。P型焊点电极(5)、N型焊点电极(6)和P型电极(4)形成在层状体上,每个电极具有所需的反射率。半导体发光元件的半透明衬底(1)和叠置其上的氮化物层状体(2、3)的厚度为60μm到460μm。
Description
技术领域
本发明涉及化合物半导体发光元件芯片的叠层方向上的芯片厚度以及在芯片顶面和底面处的反射率,其中化合物半导体发光元件层叠在半透明衬底上。本发明尤其涉及自其获得大的光输出量的发光元件。
背景技术
图6是传统发光元件结构的示意性剖面图。在半透明衬底100上,排列有N型氮化物化合物半导体层200、P型氮化物化合物半导体层300、P型半透明电极400、P型焊点电极(pad electrode)500、和N型焊点电极600。半透明衬底100侧利用粘接剂设置在引线框的凹形座底部(cup bottom)上。图6中,d标示半透明衬底100以及其上叠置的层状体的芯片厚度。芯片中的箭头表示芯片内侧所产生的被导引的光波。对于芯片厚度,例如日本专利公开第5-343742号公开了在芯片制造方法中将蓝宝石衬底的厚度调节至50到300μm。
在上述传统的发光元件中,芯片内发光层产生的光通过位于层状体顶部的P型半透明电极400发射到外侧以备使用。因此,P型半透明电极400必须相对于所产生的光具有透射率。然而,P型半透明电极400由薄的金属膜形成,因此,P型半透明电极的透射率仅大约为50%到70%(反射率为30%到50%)。在发光层产生的光在发射到发光元件外侧时部分被损失掉。自该元件的光输出较弱,仅能够获得低强度的光。除了向上方向(即朝向P型半透明电极400)以外,从发光层发射的光也向下(在此,为朝向衬底)发射并横向发射。如图6中箭头所示,一些从发光层发出的光向下行进,而在衬底底部反射,然后在顶部P型半透明电极400再次部分反射,而再次向下朝衬底行进。于是,光以其重复的方式行进。这意味着向外发射的光将被P型半透明电极400(反射率R1)或P型焊点电极500阻挡。同样,在衬底背面(反射率R3)反射而向上行进的光也被N型焊点电极600(反射率R2)阻挡。从而,在传统发光元件的其上形成有电极的顶面处和在衬底背面处发生所形成的光的多次反射,从而光不能轻易从发光元件中输出。也存在如下的问题,即,光在P型电极和N型电极处被吸收,从而导致光输出量降低。传统结构的发光元件存在如下的缺点,即,从发光层产生的总的光的输出量减少。
发明内容
鉴于上述问题,本发明的目的是提供自发光元件更大的光输出量。
根据本发明的一方面,半导体发光元件具有依次形成在半透明衬底上的n型半导体层、发光层、p型半导体层、和p型电极,并被安装在衬底一侧。本发明的半导体发光元件特征在于p型电极的反射率为55%~100%。通过这种结构,用作p型电极的半透明电极的形成可省略。不再需要在成形过程中控制膜厚度和透射率。从而,有助于成形。同样,由于p型电极的反射率较高,因此朝向衬底的光线将被有效反射。虽然当p型电极的反射率设定为100%时光不会从芯片顶面发射,但是通过将芯片成形得较厚,来自侧面的光输出量增大。因此,可以使用来自芯片侧面的光。在这个方面中,发光元件优选地被构造成具有上部和下部电极,而不是在顶面具有两个电极的前述结构。发光元件基于如下的结构,即,在该结构中光不会被具有导电衬底的芯片中的其他电极所阻挡,并且p型电极的反射率设定为100%,从而来自芯片侧面的光可以更有效地得以应用。
本发明的半导体发光元件的特征在于从半透明衬底的底面到p型半导体层的表面的厚度(此后也称为“芯片厚度”)设定在60~460μm的范围内。通过这种结构,来自发光层的光线可以有效地从元件侧面输出,从而改善了自发光元件的光输出量。
p型电极由Pd(钯)、Ni(镍)、Pt(铂)、Au(金)、Ag(银)等、或其合金的单层或多层形成。通过利用这种电极,可以获得良好的欧姆接触。
该半导体发光元件在半透明衬底背侧具有至少70%的反射率。
在本说明书中,半透明衬底背面的反射率指在安装有芯片的状态下衬底背面的反射率。具体地说,反射率不仅包括衬底背面的反射率,而且包括在安装了半导体发光元件的状态下银浆和安装元件本身的反射率。
半导体发光元件的特征在于反射层形成在衬底背面上。
反射层由Au(金)、Ti(钛)、Al(铝)、In(铟)、W(钨)、Hf(铪)等、或其合金的单层或多层形成。通过利用这种反射层,衬底背面的反射率可以增大至约100%。
反射层为n型电极。
半导体发光元件具有在与p型电极同一侧形成的n型电极。n型电极的反射率为5~100%。
本发明的半导体发光装置具有利用银浆而设置在安装元件上的上述半导体发光元件。
在发光元件中芯片尺寸减少到大约200平方微米的情况下,直径大约100μm并且面积大约等于光所通过的面积的焊点电极形成在与半透明衬底所在一侧相反的一侧上,其中该发光元件在叠层方向上的厚度为60μm到300μm,该厚度包括半透明衬底的厚度。焊点电极必须具有适当的面积,以实现用于与外部电源相连接的引线键合。如果芯片面积减小到大约200μm,焊点电极的面积对平面内整个芯片面积的比将变得较大,从而占据大约一半的芯片面积。这存在如下的问题,即,所发出的光被这种焊点电极阻挡而减小了光输出量。在本发明中,光从芯片的侧面引出。通过将叠层方向上包括半透明衬底的厚度在内的厚度设定为60μm到460μm,即使在芯片尺寸减小的情况下,由于芯片的侧面面积增大而光输出量不会降低。芯片尺寸的减小也将增加所获得的芯片的数量,从而使得芯片成本下降。因此,本发明在芯片尺寸减小的应用中有利。
氮化物型半导体发光元件作为层状体形成在厚度例如为450μm的半透明衬底上,这消除了研磨或抛光芯片背面的需要,其优点在于芯片的成本进一步降低,并且生产率显著提高。
本发明的上述和其他目的、特征、方面以及优点将从以下参照附图进行的本发明的详细描述中得以清楚。
附图说明
图1、2、3和4分别是根据本发明的第一实施例、第二实施例、第三实施例和第四实施例的氮化物型半导体发光元件的示意性剖面图;
图5示意性示出了根据本发明第一实施例的引线框的凹形座(cup);以及
图6是传统结构的氮化物型发光元件的示意性剖面图。
具体实施方式
本发明将基于特定实施例进行详细说明。在本说明书中,氮化镓型半导体包括例如InxAlyGa1-x-yN(0≤x,0≤y,x+y≤1)。
第一实施例
图1是根据本发明第一实施例的氮化物型半导体发光元件的示意性剖面图。在作为半透明衬底的蓝宝石衬底1上层叠了N型氮化镓化合物半导体层2和P型氮化镓化合物半导体层3。发光元件厚度为250μm,该厚度对应于蓝宝石衬底1、N型氮化镓化合物半导体层2和P型氮化镓化合物半导体层3。P型电极4和P型焊点电极5形成在P型氮化镓化合物半导体层3上。N型焊点电极6形成在N型氮化镓化合物半导体层2上。反射层7形成在衬底1的背面。在图1中,d标示发光元件的250μm的芯片厚度。
下面将描述制造上述氮化物型半导体发光元件的方法。
例如借助于金属-有机化学气相沉积(此后称为MOCVD),N型氮化镓化合物半导体层2和P型氮化镓化合物半导体层3依次层叠在蓝宝石衬底1上。
从MOCVD装置中取出上述蓝宝石衬底1,Pd在P型氮化镓化合物半导体层3的几乎整个面积上沉积至7nm的厚度而成为P型电极4,以获得55%的反射率R1。然后Au沉积成500nm厚度、100μm直径,作为P型焊点电极5。然后,N型氮化镓化合物半导体层2局部蚀刻,以露出N型氮化镓化合物半导体层2的表面。作为透明导体的加入Sn的In2O3在所暴露的N型氮化镓化合物半导体层2上沉积至150nm的厚度,以获得5%的反射率R2。另外,Ag在蓝宝石衬底1的背面沉积为200nm的厚度,以作为反射层7,从而获得90%的反射率R3。利用金刚石刻针在蓝宝石衬底1上刻画出分割线。蓝宝石衬底晶片被分割成宽度为350μm的正方形,由此将氮化物型半导体发光元件制成芯片。
可以认为本实施例中芯片的反射率在芯片顶面处为55%,与反射率R1值相应,而在芯片背面处为90%,与反射率R3值相应。这些值归因于P型电极占据顶面面积80~90%这个事实。
通过在包括半透明衬底厚度在内的叠层方向上将发光元件的厚度设定为250μm,并将蓝宝石衬底1背面处的反射率设定为90%,则发光层产生的光线中在P型电极处反射的光线,即,此处被P和N型电极阻挡的光线可以从250μm厚的包括半透明衬底在内的层状体的侧面有效地发射到外侧。从而,从发光元件发出的总的光输出量得以增大。
图5中示出了放置在引线框8的凹形座部分上的本发明的上述芯片的示意图。本发明的芯片利用Ag浆放置在凹形座底部。Au线9连接到P型焊点电极和N型焊点电极上,以便将电流从外部电源供给到芯片上。在供给20mA的正向电流时,从包括半透明衬底的厚度在内的层状体侧面有效地发射到外侧的光线经由引线框的凹形座的倾斜部分被进一步向上发射。因此,获得大约为3.2mW的光输出量,这相对于来自100μm厚的传统结构的芯片的2.3mW光输出量增大了40%,在这种情况下,获得3.6V的正向电压。
第二实施例
图2是根据本发明第二实施例的氮化物型半导体发光元件的示意性剖面图。在蓝宝石衬底1上,层叠有N型氮化镓化合物半导体层2和P型氮化镓化合物半导体层3。发光元件厚度为350μm,该厚度对应于蓝宝石衬底1、N型氮化镓化合物半导体层2和P型氮化镓化合物半导体层3。P型电极41和P型焊点电极5形成在发光元件上。用于N型电极的焊点电极61形成在N型氮化镓化合物半导体层2上。反射层7形成在蓝宝石衬底1的背面。在图2中,d标示发光元件的350μm的芯片厚度。
下面将描述制造本实施例的氮化物型半导体发光元件的方法。
例如借助于MOCVD,将N型氮化镓化合物半导体层2和P型氮化镓化合物半导体层3依次层叠在蓝宝石衬底1上。
然后,从MOCVD装置中取出蓝宝石衬底1。Pd和Ag作为P型氮化镓化合物半导体层3的基本上整个平面上的P型电极41分别沉积至15nm和150nm厚,以获得90%的反射率R1。然后,Au沉积成700nm厚且直径为110μm,作为P型焊点电极5。然后,N型氮化镓化合物半导体层2局部蚀刻,以露出N型氮化镓化合物半导体层2的表面。Ti和Al作为所露出的N型氮化镓化合物半导体层2上的N型焊点电极61分别依次沉积至15nm和200nm厚,以获得90%的反射率R2。另外,Ag在蓝宝石衬底1的背面沉积成200nm的厚度,以获得90%的反射率R3。
利用金刚石刻针在蓝宝石衬底1上刻画出分割线,蓝宝石衬底晶片被分割成宽度为300μm的正方形,从而形成氮化物型半导体发光元件的芯片。
对于第二实施例的芯片的反射率,可以认为芯片顶面处的反射率R1为90%,与P型电极41的反射率相应,而芯片背面处的反射率R3为90%,与反射层7的反射率相应。通过将发光元件在叠层方向上(包括半透明衬底的厚度在内)设定为350μm,将P型衬底41的反射率R1设定为90%,并且将蓝宝石衬底一侧的反射率设定为90%,则入射到P型电极41上的光线可以在蓝宝石衬底侧有效地反射。因此,与第一实施例相同,光线可以从包括蓝宝石衬底1的层状体的厚度一侧平面有效地发射到外侧。从而,从芯片发射的总的光输出量可以增大。
与第一实施例相同,上述芯片如图5所示放置。芯片具有利用Ag浆放置在引线框8的凹形座底部上的蓝宝石衬底背面,在该背面上设置了Ag。在本实施例中,蓝宝石衬底侧具有所形成的Al/Ag浆,由此反射率得以进一步增强。
为了将电流从外部电源供给到芯片上的目的,Au导线9连接到P型焊点电极上和N型焊点电极上。在供给20mA的正向电流时,获得了大约3.5mW的光输出量,这对于自100μm厚度的传统结构芯片的2.3mW光输出量来说增大了大约50%,并且,获得了3.2V的正向电压。
由于形成了厚的P型电极41,因此不需要形成诸如第一实施例的P型半透明电极的薄电极。因此,电极制造方法得以显著简化,这因而简化了发光元件的制造方法。同样,由于P型电极41可以形成得较厚,因此,与第一实施例的P型半透明电极相比,可以降低电极的膜阻(film resistance),并且可以获得良好的欧姆接触。于是,与第一实施例相比,可以降低正向电压。
第三实施例
图3是根据本发明第三实施例的氮化物型发光元件的示意性剖面图。在GaN衬底1上,层叠有N型氮化镓化合物半导体层2和P型氮化镓化合物半导体层3。发光元件厚度为300μm,该厚度对应于GaN衬底1、氮化镓化合物半导体层2和P型氮化镓化合物半导体层3。P型半透明电极4和P型焊点电极5形成在发光元件上。N型电极6形成在GaN衬底1上。在图3中,d标示发光元件的芯片厚度300μm。
下面将描述制造本实施例的氮化物型半导体发光元件的方法。
例如借助于MOCVD,N型氮化镓化合物半导体层2和P型氮化镓化合物半导体层3依次叠置在GaN衬底1上。
从MOCVD装置中取出GaN衬底1。Pd作为P型氮化镓化合物半导体层3的基本上整个平面上的P型半透明电极4沉积至7nm厚,以获得55%的反射率R1。同样,Au作为P型焊点电极5沉积成厚度为500nm,直径为120μm。然后,Ti、Al和Ag作为GaN衬底1背面的N型电极6分别依次沉积成35nm、50nm和200nm的厚度,以获得90%的反射率R3。
利用金刚石刻针在GaN衬底1上刻画分割线。GaN衬底1的晶片被分割成宽度为350μm的正方形,以形成氮化物型半导体发光元件的芯片。
至于第三实施例的芯片的反射率,可以认为芯片顶面处的反射率为55%,与电极反射率值R1相应,而在芯片底面处的反射率为90%,与反射率R3相应。
通过在包括半透明衬底厚度在内的叠层方向上将发光元件的厚度设定为300μm,并将半透明衬底侧的反射率设定为90%,则发光层产生的光线中在P型电极处反射的光线(即,被P型电极阻挡的光线)可以从包括半透明衬底厚度在内的层状体的侧面有效地发射到外侧。因此,从芯片发射到外侧的总的光输出量增大。
第三实施例的芯片如图5所示放置在引线框8的凹形座处。芯片利用Ag浆粘结剂放置在凹形座底部上。Au引线9连接到P型焊点电极上,以便将电流从外部电源供给到芯片上。在供给20mA的正向电流时,获得大致3.5mW的光输出量,这相对于来自传统结构的光输出量增大了约50%。在此,获得了3.4V的正向电压。
第四实施例
图4是根据本发明第四实施例的氮化物型发光元件的示意性剖面图。在GaN衬底1上,叠置了N型氮化镓化合物半导体层2和P型氮化镓化合物半导体层3,对应于发光元件的所有部分具有450μm的厚度。P型电极41和P型焊点电极5形成在发光元件处。N型电极6形成在GaN衬底1上。在图4中,d表示发光元件的芯片厚度450μm。
以下将描述制造本实施例的氮化物型半导体发光元件的方法。
例如借助于MOCVD,n型氮化镓化合物半导体层2和P型氮化镓化合物半导体层3依次叠置在GaN衬底1上。
从MOCVD装置中取出GaN衬底1。Pd和Ag作为P型氮化镓化合物半导体层的基本上整个平面上的P型电极41分别沉积至10nm和150nm厚,以获得90%的反射率R1。然后,Au作为P型焊点电极5沉积成厚度500nm和直径100μm。然后,Hf和Ag作为GaN衬底1背面上的N型电极6依次沉积成15nm和200nm的厚度,以获得90%的反射率R3。
利用金刚石刻针在GaN衬底1上刻画分割线。GaN衬底1的晶片被分割成宽度为200μm的正方形,由此作为芯片形成了氮化物型半导体发光元件。
至于芯片的反射率,可以认为在顶面处的反射率为90%,与电极的反射率R1相应,而在芯片背面处的反射率为90%,与反射率R3相应。
通过在包括半透明衬底厚度在内的叠层方向上将发光元件的厚度设定为450μm,并将半透明衬底侧的反射率设定为90%,则发光层产生的光线中在P型电极处反射的光线(即,被P型电极阻挡的光线)可以从包括半透明衬底的厚度的层状体的侧面有效地发射到外侧。因此,可以增加发射到芯片外侧的总的光输出量。
如图5所示,第四实施例的芯片利用Ag浆粘结剂放置在引线框8的凹形座底部上。Au引线9连接到P型焊点电极上,以便将电流从外部电源供给到芯片上。在供给20mA的正向电流时,获得了大约3.7mW的光输出量,这相对于来自具有100μm厚度的传统结构的芯片的光输出量2.3mW增大了大约60%。同样获得了3.1V的正向电压。
通过将包括GaN衬底厚度在内的层状体厚度设定为450μm,则即使在芯片尺寸减小的情况下,由P型电极阻挡的光线可以从包括半透明衬底的厚度在内的层状体侧面有效地发射到外侧。因此,光输出量不会降低。芯片尺寸可以减小,以增大所获得的芯片的数量,由此可以降低芯片成本。
在本实施例中,上述膜厚度可以设置有研磨或抛光为所谓的镜面的衬底背面。可选地,衬底背面不一定要研磨或抛光,只要其厚度在上述范围内即可。反射层或N型电极可以形成在衬底的背面。
上面的描述是基于氮化镓半导体,诸如InxAlyGa1-x-yN(0≤x,0≤y,x+y≤1)。然而,也可以利用采用作为V族元素的As或P的结构。此外,层状体可以采取单异性结构(hetero structure)或双异性结构,而发光层可以采用单量子阱结构或多量子阱结构。
通过在具有电极或反射层的氮化物半导体发光元件中将芯片厚度设定为60μm~460μm,其中电极或反射层在与衬底所在侧相反的平面侧形成有55%~100%的反射率,而在衬底背面形成有至少为70%的反射率,所产生的光线可以从发光元件侧面有效地发射到外侧,而不会被形成在发光元件上的P型焊点电极,P型半透明电极和N型焊点电极阻挡。因此,可以获得比传统结构的光输出量增大约60%的光输出量。
虽然本发明已经得以详细描述和图示,但是应清楚地理解的是,它们仅为说明和示例,并不作为限制,本发明的精髓和范围仅由所附的权利要求书的条款加以限制。
Claims (9)
1.一种半导体发光元件,该元件具有按所述顺序形成在半透明衬底上的N型半导体层、发光层、P型半导体层和P型电极,并安装在衬底一侧上,其中,所述P型电极具有55%到100%的反射率。
2.如权利要求1所述的半导体发光元件,其中,所述半导体发光元件从所述半透明衬底的背面到所述P型半导体层的表面的厚度在60到460μm范围内。
3.如权利要求1所述的半导体发光元件,其中,所述P型电极由从以下组中选取的单层或多层形成,该组包括Pd、Ni、Pt、Au和Ag、或其合金。
4.如权利要求1所述的半导体发光元件,其中,所述半导体发光元件在所述半透明衬底背面处具有至少70%的反射率。
5.如权利要求4所述的半导体发光元件,其中,所述半导体发光元件具有形成在所述衬底背面处的反射层。
6.如权利要求5所述的半导体发光元件,其中,所述反射层由从以下组中选取的单层或多层形成,该组包括Ti、Al、In、W和Hf、或其合金。
7.如权利要求5所述的半导体发光元件,其中,所述反射层为N型电极。
8.如权利要求1所述的半导体发光元件,其中,所述半导体发光元件具有形成在与所述P型电极相同侧的N型电极,且所述N型电极具有5%到100%的反射率。
9.一种半导体发光装置,其具有利用银浆设置在安装元件上的如权利要求1所述的半导体发光元件。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP278983/2001 | 2001-09-14 | ||
JP2001278983A JP2003086843A (ja) | 2001-09-14 | 2001-09-14 | 半導体発光素子及び半導体発光装置 |
JP278983/01 | 2001-09-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1409414A true CN1409414A (zh) | 2003-04-09 |
CN1257562C CN1257562C (zh) | 2006-05-24 |
Family
ID=19103257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB021429529A Expired - Lifetime CN1257562C (zh) | 2001-09-14 | 2002-09-13 | 半导体发光元件和半导体发光装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6940099B2 (zh) |
JP (1) | JP2003086843A (zh) |
CN (1) | CN1257562C (zh) |
TW (1) | TW557589B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1314135C (zh) * | 2003-11-05 | 2007-05-02 | 夏普株式会社 | 氮化物半导体发光二极管芯片及其制造方法 |
CN101379625B (zh) * | 2006-09-07 | 2010-07-21 | 香港应用科技研究院有限公司 | 发光二极管设备及其制造和使用 |
CN105679910A (zh) * | 2016-01-18 | 2016-06-15 | 华中科技大学 | 一种高出光效率的深紫外发光二极管芯片及其制备方法 |
CN108878616A (zh) * | 2018-07-17 | 2018-11-23 | 佛山市国星半导体技术有限公司 | 一种用于背光的倒装led芯片及其制作方法 |
WO2020015437A1 (zh) * | 2018-07-17 | 2020-01-23 | 佛山市国星半导体技术有限公司 | 一种用于背光的倒装led芯片及其制作方法 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004152840A (ja) * | 2002-10-29 | 2004-05-27 | Matsushita Electric Ind Co Ltd | 半導体発光装置 |
JP3841092B2 (ja) | 2003-08-26 | 2006-11-01 | 住友電気工業株式会社 | 発光装置 |
JP2005191530A (ja) | 2003-12-03 | 2005-07-14 | Sumitomo Electric Ind Ltd | 発光装置 |
DE102004025610A1 (de) * | 2004-04-30 | 2005-11-17 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement mit mehreren Stromaufweitungsschichten und Verfahren zu dessen Herstellung |
DE102005013894B4 (de) * | 2004-06-30 | 2010-06-17 | Osram Opto Semiconductors Gmbh | Elektromagnetische Strahlung erzeugender Halbleiterchip und Verfahren zu dessen Herstellung |
JP2006066518A (ja) * | 2004-08-25 | 2006-03-09 | Sharp Corp | 半導体発光素子および半導体発光素子の製造方法 |
KR101041843B1 (ko) * | 2005-07-30 | 2011-06-17 | 삼성엘이디 주식회사 | 질화물계 화합물 반도체 발광소자 및 그 제조방법 |
US7544974B2 (en) * | 2005-08-23 | 2009-06-09 | Showa Denko K.K. | Positive electrode for compound semiconductor light-emitting device |
JP2007184411A (ja) * | 2006-01-06 | 2007-07-19 | Sony Corp | 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法 |
JP2008244161A (ja) | 2007-03-27 | 2008-10-09 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体発光素子の電極形成方法 |
KR100850667B1 (ko) * | 2007-05-22 | 2008-08-07 | 서울옵토디바이스주식회사 | 발광 다이오드 및 그 제조방법 |
KR20100137524A (ko) * | 2008-04-23 | 2010-12-30 | 에이전시 포 사이언스, 테크놀로지 앤드 리서치 | 발광 다이오드 구조, 램프 장치 및 발광 다이오드 구조를 형성하는 방법 |
JP5211996B2 (ja) | 2008-09-30 | 2013-06-12 | 豊田合成株式会社 | 発光装置 |
WO2011007816A1 (ja) * | 2009-07-15 | 2011-01-20 | 三菱化学株式会社 | 半導体発光素子、半導体発光装置、半導体発光素子の製造方法、および半導体発光装置の製造方法 |
JP7284366B2 (ja) | 2017-08-29 | 2023-05-31 | 日亜化学工業株式会社 | 発光装置 |
EP4177973A4 (en) | 2020-10-27 | 2023-09-27 | Samsung Electronics Co., Ltd. | DISPLAY DEVICE AND ASSOCIATED LIGHT SOURCE DEVICE |
EP4191691A4 (en) | 2021-01-04 | 2024-03-20 | Samsung Electronics Co Ltd | DISPLAY DEVICE AND ASSOCIATED LIGHT SOURCE DEVICE |
CN116964520A (zh) | 2021-06-29 | 2023-10-27 | 三星电子株式会社 | 显示装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS546787A (en) * | 1977-06-17 | 1979-01-19 | Matsushita Electric Ind Co Ltd | Luminous element |
JP2914014B2 (ja) | 1992-06-05 | 1999-06-28 | 日亜化学工業株式会社 | 窒化ガリウム系化合物半導体チップの製造方法 |
US5760423A (en) * | 1996-11-08 | 1998-06-02 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device, electrode of the same device and method of manufacturing the same device |
CN1086250C (zh) | 1997-11-27 | 2002-06-12 | 陈兴 | 多颜色发光二极管 |
JP3847477B2 (ja) | 1998-12-17 | 2006-11-22 | 豊田合成株式会社 | Iii族窒化物系化合物半導体発光素子 |
JP2000164938A (ja) * | 1998-11-27 | 2000-06-16 | Sharp Corp | 発光装置及び発光素子の実装方法 |
US6794684B2 (en) * | 2001-02-01 | 2004-09-21 | Cree, Inc. | Reflective ohmic contacts for silicon carbide including a layer consisting essentially of nickel, methods of fabricating same, and light emitting devices including the same |
-
2001
- 2001-09-14 JP JP2001278983A patent/JP2003086843A/ja active Pending
-
2002
- 2002-09-03 TW TW091120035A patent/TW557589B/zh not_active IP Right Cessation
- 2002-09-13 CN CNB021429529A patent/CN1257562C/zh not_active Expired - Lifetime
- 2002-09-13 US US10/243,321 patent/US6940099B2/en not_active Expired - Lifetime
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1314135C (zh) * | 2003-11-05 | 2007-05-02 | 夏普株式会社 | 氮化物半导体发光二极管芯片及其制造方法 |
CN101379625B (zh) * | 2006-09-07 | 2010-07-21 | 香港应用科技研究院有限公司 | 发光二极管设备及其制造和使用 |
CN105679910A (zh) * | 2016-01-18 | 2016-06-15 | 华中科技大学 | 一种高出光效率的深紫外发光二极管芯片及其制备方法 |
CN108878616A (zh) * | 2018-07-17 | 2018-11-23 | 佛山市国星半导体技术有限公司 | 一种用于背光的倒装led芯片及其制作方法 |
WO2020015437A1 (zh) * | 2018-07-17 | 2020-01-23 | 佛山市国星半导体技术有限公司 | 一种用于背光的倒装led芯片及其制作方法 |
US11282985B2 (en) | 2018-07-17 | 2022-03-22 | Foshan Nationstar Semiconductor Co., Ltd | Flip-chip LED chip used in backlight and production method thereof |
Also Published As
Publication number | Publication date |
---|---|
US20030062534A1 (en) | 2003-04-03 |
CN1257562C (zh) | 2006-05-24 |
TW557589B (en) | 2003-10-11 |
US6940099B2 (en) | 2005-09-06 |
JP2003086843A (ja) | 2003-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1257562C (zh) | 半导体发光元件和半导体发光装置 | |
CN1252837C (zh) | 在GaN基板上的发光二极管芯片和用GaN基板上的发光二极管芯片制造发光二极管元件的方法 | |
TW552723B (en) | Group III nitride compound semiconductor light-emitting element | |
CN100590898C (zh) | 用于半导体发光器件的正电极 | |
JP3326545B2 (ja) | 半導体発光素子 | |
CN1860621A (zh) | 半导体发光元件 | |
TWI324401B (en) | Fabrication method of high-brightness light emitting diode having reflective layer | |
TWI257714B (en) | Light-emitting device using multilayer composite metal plated layer as flip-chip electrode | |
CN1309099C (zh) | 第ⅲ族氮化物化合物半导体发光元件 | |
TWI274429B (en) | Semiconductor light-emitting device and manufacturing method thereof | |
CN100347866C (zh) | 包括阻挡层/子层的发光二极管及其制造方法 | |
CN1905224A (zh) | 通孔垂直结构的半导体芯片或器件 | |
US20020117672A1 (en) | High-brightness blue-light emitting crystalline structure | |
CN1770492A (zh) | Ⅲ-v族化合物半导体发光元件及其制造方法 | |
CN1820378A (zh) | 半导体发光元件 | |
CN1645639A (zh) | 具有氮化镓基的辐射外延层的发光二极管芯片及制造方法 | |
CN1848470A (zh) | 倒装型氮化物半导体发光器件 | |
CN1914742A (zh) | 具有电流扩展结构的薄膜led | |
TW200924239A (en) | Light emitting diodes with a p-type surface bonded to a transparent submount to increase light extraction efficiency | |
CN1681137A (zh) | 发光氮化物半导体器件及其制造方法 | |
CN1976075A (zh) | 半导体发光器件及其制造方法 | |
US7235818B2 (en) | Flip chip type nitride semiconductor light emitting device and manufacturing method thereof | |
CN1368764A (zh) | 一种高亮度蓝光发光晶粒的结构 | |
CN1754267A (zh) | 发光元件及发光元件的制造方法 | |
CN1540774A (zh) | 半导体发光二极管及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20181205 Address after: No. 841-899, Min An Avenue, Tong Tang, Tongan District, Xiamen, Fujian Patentee after: XIAMEN SAN'AN OPTOELECTRONICS Co.,Ltd. Address before: Osaka Japan Patentee before: Sharp Corp. |
|
TR01 | Transfer of patent right | ||
CX01 | Expiry of patent term |
Granted publication date: 20060524 |
|
CX01 | Expiry of patent term |