CN1399724A - 仿真系统中使用的具有集成调试功能的可重构集成电路 - Google Patents

仿真系统中使用的具有集成调试功能的可重构集成电路 Download PDF

Info

Publication number
CN1399724A
CN1399724A CN00816276A CN00816276A CN1399724A CN 1399724 A CN1399724 A CN 1399724A CN 00816276 A CN00816276 A CN 00816276A CN 00816276 A CN00816276 A CN 00816276A CN 1399724 A CN1399724 A CN 1399724A
Authority
CN
China
Prior art keywords
integrated circuit
scan register
work
clock
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00816276A
Other languages
English (en)
Other versions
CN1399724B (zh
Inventor
F·雷布勒夫斯基
O·勒帕佩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mentor Worldwide LLC
Original Assignee
Mentor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=23601592&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1399724(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Mentor Corp filed Critical Mentor Corp
Publication of CN1399724A publication Critical patent/CN1399724A/zh
Application granted granted Critical
Publication of CN1399724B publication Critical patent/CN1399724B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31705—Debugging aspects, e.g. using test circuits for debugging, using dedicated debugging test circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318516—Test of programmable logic devices [PLDs]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318552—Clock circuits details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17724—Structural details of logic blocks
    • H03K19/17728—Reconfigurable logic blocks, e.g. lookup tables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/17764—Structural details of configuration resources for reliability

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Logic Circuits (AREA)
  • Debugging And Monitoring (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种集成电路，包括多个逻辑元件(LE)和一个部分扫描寄存器，每个逻辑元件具有多个输出。使多个LE工作通过根据相应地加给LE的多个输入信号产生多个输出信号。部分扫描寄存器可被重构连接到所选的几个LE，这样，当被启动时，部分扫描寄存器可工作以在扫描总线上捕捉和输出在工作时钟的一个特定时钟周期内由所选LE仿真的电路元件的信号状态值的记录，其中部分扫描寄存器通过利用与工作时钟成适当比例的扫描时钟而被启动。

Description

仿真系统中使用的具有集成调试功能的可重构集成电路
相关申请
本申请是美国专利申请No.08/985,372的部分继续申请，美国专利申请No.08/985,372是由Barbier等人在1995年10月13日提交并共同转让给本发明受让人的题为“具有集成调试设备的现场可编程门阵列”的美国专利申请No.08/542,838的后续申请。
发明背景
1.发明领域
本发明一般涉及仿真系统的领域，并且尤其涉及具有用于仿真系统的集成调试(debugging)设备的可重构集成电路。
2.背景信息
用于仿真电路设计的仿真系统在相关技术中是已知的。通常，已有技术的仿真系统是使用不具有集成调试设备的通用现场可编程门阵列(FPGA)形成的。将被仿真的电路设计通过汇编该电路设计的“正式”内容并将该电路设计映射到FPGA的逻辑元件(LE)(也被称作组合逻辑块(CLB))而在仿真系统上“实现”。就它们对仿真系统的应用而言，这些通用FPGA具有许多的缺点。首先，映射在FPGA内部的各个节点上的信号状态并不是直接可见的，因此使用术语“隐藏的”节点。为了能够在这些“隐藏的”节点观测到信号状态，需要耗费大量时间重新汇编的FPGA的重构需要从FPGA中把这些信号取出送到逻辑分析仪。此外，为了传输这些信号至端口/节点，通常需要一些FPGA I/O，其中该端口/节点可被例如逻辑分析仪的测试系统观测(追踪)到。而且，将被路由的附加信号会进一步增加信号路由拥塞。最后，对于时间敏感的应用来说，因为在读取触发事件能够被检测到之前信号不得不被从FPGA中取出，因此，如果响应某些事件的出现而读出信号，那么很难知道在这些“隐藏的”节点的信号是否是在合适的时间被读出。由于仿真器变得越来越复杂，同样，FPGA网络和互联轨迹(trace)也越来越复杂，因而以上问题会进一步恶化。当伴随着复杂性增加而监控轨迹所需的时间过度增加时，仿真能够发生的频率会降低到一个不可接受的水平。
因此，所需的是具有集成调试设备的可重构集成电路，该设备有利于存取曾经隐藏的节点和轨迹，同时减少重构的需要，从而有利于在可接受的仿真频率仿真。如同将在以下将要详细描述的，本发明恰恰提供具有获得这些和其他所希望结果的集成调试设备的可重构集成电路，通过以下的描述，这对于本专业技术人员来说是显而易见的。
发明概述
根据本发明的教导，描述了使用在仿真系统中具有集成调试设备的可重构集成电路(IC)。尤其是根据本发明的第一实施例，集成电路被描述为包含多个逻辑元件(LE)和一个部分扫描寄存器，每个逻辑元件具有多个输出。可操作多个LE根据相应地应用于LE的多个输入信号来产生多个输出信号。部分扫描寄存器可被重构连接到所选的几个LE，这样，当被启动时，在操作时钟的一个特定时钟周期内，可操作部分扫描寄存器在扫描总线上捕捉和输出由所选LE仿真的电路元件的信号状态值记录，其中，部分扫描寄存器应用与该操作时钟成适当比例的扫描时钟来启动。
附图简述
本发明将以附图所示的非限制性典型实施例来描述，其中类似的标号表示类似的元件，并且其中：
图1描述了本发明的可重构电路的主要功能块；
图2描述了图1中LE阵列的一个实施例，和一个增强LE的实施例；
图3描述了用于图1的主从锁存器的每一个控制逻辑和输入选择器的一个实施例。
图4a-4b描述了图1的LE间纵横网络的一个实施例；
图5描述了图1的可重构电路间纵横网络级0的一个实施例；
图6描述了图1的上下文总线的相关读/写功能的实施例；
图7a-7b是两个描述了从LE读值和向LE写值的典型时序图；
图8a描述了适于在图1的集成电路中使用的全扫描寄存器的一个实施例；
图8b描述了根据本发明教导的动态可重构网和部分扫描寄存器例子的方框图，根据本发明的一个实施例，它适于在图1的集成电路中使用；
图9描述了适于在图1的集成电路中使用的触发电路的一个实施例。
图10描述了根据本发明的一个实施例，结合了本发明的教导的仿真系统例子的方框图；以及
图11描述了根据本发明的另一个实施例，结合了本发明的教导的可重构电路例子的方框图。
本发明的详细描述
在下面的描述中，为了解释及提供对本发明的全面理解，将给出特定的数字、材料和配置。然而，很明显，对于本专业技术人员来说，并不需要知道特定的细节就可实践本发明。在其它一些情况下，为了使本发明更清晰，将省略或简化一些熟知的特征。
在说明书中涉及“一个实施例”意味着结合该实施例描述的特定特征、结构或特点被包括在本发明的至少一个实施例中。因此，在说明书各处出现的短语“在一个实施例中”的意思并不是必须完全指的是同一个实施例。
现在参照图1，其中描述了结合了本发明教导的可重构集成电路100的例子的方框图。显然，通过以下的描述，可重构电路100表示的是在相关技术中已知的一些可重构集成电路的任意之一。举例来说，在一个实施例中，可重构电路100是结合本发明教导而增强的可重构电路。根据本发明的一个实施例，可重构电路100被放置在一个集成电路(或芯片)上并且包含增强LE阵列102。增强LE阵列102被用于“实现”电路设计中的不同元件，并且包括创新的调试特征。
此外，可重构电路100进一步的有利之处在于包括连接了所示增强LE102的单片上下文总线106、扫描寄存器108和触发电路110。如在以下将更详细描述的，上下文总线106用于向LE输入和从LE输出值，而扫描寄存器108和触发电路110用于分别为可重构电路100输出完整的轨迹数据历史和触发输入。根据将在以下被更充分地描述的本发明的教导，可重构电路100所示包含了动态可重构网络137和部分扫描寄存器135，它们用于有选择地输出部分轨迹历史以选择可重构电路100的LE102。也就是说，与仅提供来自电路内部静态定义的“可视”的穷举扫描输出的已有技术的仿真电路不同(否则需要重新编译以及I/O资源分配以显示“隐藏的”节点)，电路100包括动态可重构网137和部分扫描寄存器135，它不需要重新编译即可提供动态“可视性”至LE阵列102中的任一轨迹/节点。
在本发明的一个实施例中，可重构电路100包括存储器112，它利于使具有存储器的仿真电路设计的可重构电路100的使用。在一个实施例中，存储器112是16位存储设备。在其它一些实施例中，存储器112可以适当扩展到32位宽度，或扩展到64位宽度。在一个实施例中，可重构电路100的引线113能够被用于输入或输出。在一个实施例中，在可重构电路100中提供64个I/O引线113。根据所描述实施例，可重构电路100也包括LE间纵横(或X-型(bar))网络104以使所示的LE、存储器112和I/O引线113互联。在一个实施例中，可重构电路100包括纵横网络114a-114b的第一级的“两份拷贝”以使可重构电路100与其他此类可重构电路和“主系统”(未示出)互联。
存储器112在相关技术中是众所周知的，在此不再赘述。LE间纵横网络104和电路间纵横网络114a-114b的第一级在美国专利5,574,388中被详细描述，该专利题目为“采用了用以可重构逻辑设备互联的多层和多级网络拓扑结构的仿真系统”，并且至少一个发明人和共同受让人享有本发明的权益，其公开在此引作参考。尽管这样，下文还是简要描述了网络104和网络级0114a-114b。LE102、上下文总线106、扫描寄存器108、部分扫描寄存器135、动态可重构网络137和触发电路110将在下面另外参照剩余的图进行详细描述。在更详细描述这些元件之前，应当指出，为了方便解释，本发明是在仿真的上下文中描述的，然而，根据以下的描述，本专业普通技术人员将会理解：除了仿真系统之外，本发明也适用于其它应用。
还应该指出，在动态可重构网络137的上下文中，使用术语“动态可重构”表示：尽管电路元件的仿真可能(或可能不)需要暂停从而重构动态可重构网络137，但是该仿真不必从该仿真的开始部分重新开始。具体来说，动态可重构网络137的重构不需要重新汇编，同时，互联网络104的重构却需要重新汇编，正如上面所提及的，这是一个耗时的过程。因此，本专业技术人员将会理解，动态可重构网络137可提供一个有效的装置，通过它，在LE102中所考虑的隐藏节点反而可被存取(经由部分扫描寄存器135)，从而有利于仿真器和/或将被仿真的电路的快速调试。
尽管图1把分离的扫描寄存器，即部分扫描寄存器135表示为与动态可重构网络137协同工作以存取LE阵列102中的任意轨迹/节点，但本专业技术人员应当理解，这仅仅是例子，而且也存在其他适当的实施例。例如，参照图11，即显示了此类实施例。
如图所示，图11描述了可重构电路1100的方框图。本专业技术人员将认识到，可重构电路1100非常类似于可重构电路100。也就是说，可重构电路1100采用了LE阵列102、存储器112、动态可重构网络137和触发电路110，每一个部分均如图所示连接。可重构电路1100是与可重构电路100截然不同的，然而，在可重构电路1100中需要仅一个扫描寄存器1108结合多路复用器1106以便穷举监控所有轨迹/节点活动，或者仅仅是其一个选择子集。也就是说，可重构电路1100利用多路复用器1106来有选择地向扫描寄存器1108提供穷举扫描模式中的所有轨迹/节点的输出，或者是部分扫描模式中的轨迹/节点的一个选择子集，而不是采用单独的部分扫描寄存器135和(穷举的)扫描寄存器108。换句话说，扫描寄存器1108可以被完全用作图1所示的扫描寄存器108，或者被部分用作图1的部分扫描寄存器135。
已知前述的另选实施例，本专业技术人员将认识到，在未背离本发明的宗旨和范围的情况下，本发明可以其它实施例来实现。当然，这些另选的实施例是通过本发明的公开而预期的。在分别描述了创新的可重构电路200和1100的另选实施例之后，现在把注意力转移到图2，其中增强LE的阵列将被进一步描述。
现在转到图2，根据本发明的一个实施例，示出了增强LE阵列实例的方框图，该增强LE阵列适于在图1的可重构电路中使用。如图所示，LE阵列102包含本发明的多个增强LE200。举例来说，在一个实施例中，LE阵列102包含128个LE200。本专业技术人员将会理解，较大或较小的LE阵列200也可被很好地使用，其中在下文将要更充分描述的相关读/写和控制电路会相应的增加和减少。例如，在另外一个实施例中，LE阵列102包含768个LE200。尽管如此，为了便于解释且不限制本发明，在本申请的剩余部分出现的实例将参考包含128个LE200的LE阵列102。如图2所示，每个LE200包括如图所示彼此连接的多输入-单输出真值表、一对主从锁存器204-206、输出多路复用器208、输入多路复用器212、和控制逻辑214。
真值表202用于根据一组输入产生预定的输出。对于所示的实施例，真值表202具有4个输入和1个输出。换句话说，根据这些输入，真值表202输出24个预定输出之一。每个主从锁存器204-206用于存储与其时钟输入同步的输入值。此外，每个主从锁存器204-206能够依靠设置和重设的值被异步强制为1或0。对于所示实施例，使用真值表202的输入I3和I2提供设置和重设输入。换句话说，如果使用设置/重设，就可以减少能够提供至真值表202的输入变量数。另外，可提供另外的专用引线以提供设置/重设信号给主从锁存器204-206，然而，可重构电路的真实状态需求可以更好地增加。
继续参照图2，输出多路复用器208、输入多路复用器210和控制逻辑212用于控制使用真值表202和主从锁存器204-206的方式。输出多路复用器208允许真值表202的输出(旁路主从锁存器204-206)或从锁存器206的输出(用于层敏感设计)、或主锁存器204的输出(用于边缘敏感设计)被选择输出。如果真值表202被单独使用，则选择旁路输出。当选择主锁存器204或从锁存器206的输出时，输入多路复用器210允许真值表202的输出、来自输出多路复用器208的反馈、或上下文总线106上的输入值被提供至主从锁存器204-206。选择反馈值以“冻结”LE200，并且选择总线值以初始化LE200。根据提供的设置、重设、第一和第二使能(ENAB和EN)、负载(LDE)和保存(HLD)值，控制逻辑212控制输入多路复用器210以及被提供至主从锁存器204-206的设置和重设值，这将在下文进行更详细描述。
每个LE200还包括时钟选择多路复用器216a-216c，用以有选择地提供多个仿真时钟或调试时钟(LD)至主从锁存器204-206。优选地，仿真时钟包括使用其他LE200“构建的”仿真时钟。对于所示实施例来说，这个“构建的”仿真时钟可通过真值表202的IO获得。在正常操作期间，仿真时钟之一被提供至主从锁存器204-206，而调试时钟(LD)在调试期间提供。时钟选择由CTX信号控制。最后，LE200还包括用于输出所选输出至LE间X-型网络104和单片调试设备的缓冲器214a，以及用于输出所选输出到上下文总线106上以在可重构电路100外直接观测的缓冲器214b。
总的来说，真值表202能够以单独的方式使用，或与相应的主从锁存器204-206协同工作。增强的LE200适用于“层敏感”和“边缘敏感”的电路设计仿真。此外，除了真值表202“正常的”当前输出之外，每个LE200能够被单独初始化。每个LE200还可一遍又一遍地输出同样的输出，就如同被冻结一样。而且，LE200可在可重构电路100外被单独和直接观测到。换句话说，不存在“隐藏的节点”。每个“节点”的状态可在可重构电路外被直接观测，而并不需要通常在已有技术下执行的电路设计映射的重构以及耗时的重新汇编。
图3详细描述了在输入多路复用器210和控制逻辑212中各自有的一个实施例。如图所示，多路复用器210包含驱动器211a-211c，如果被启动的话，则用于分别输出反馈输出、真值表202的输出、和在上下文总线106上的输入值。驱动器211a-211c之一由来自控制逻辑212的控制信号有选择地启动。控制逻辑212包含与门213a-213c、或门215、非门217、和为驱动器211a-211c产生控制信号的存储比特219a-219c、以及主从锁存器204-206的设置和重设值。存储比特219a-219c用于存储配置信息，以使能设置和重设值的提供以及反馈输出的选择。如果被启动，与门213a-213b根据设置和HLD输入以及重设和HLD输入分别提供设置和重设值。如果被启动，根据ENAB、HLD和EN输入，和与门213c协同的或门215提供驱动器211a的控制信号。根据为驱动器211a提供的控制信号和LDE输入，非门217为驱动器211b提供控制信号。最后，LDE输入作为驱动器211c的控制信号而被提供。
现在简要参考图4a-图4b，其中描述了连接LE、存储器和I/O引线的LE间纵横网络104的一个实施例。尤其是，图4a和4b描述了连接128个LE200的LE间纵横网络104的一个实施例。本专业技术人员将会认识到，在不背离本发明宗旨和范围的情况下，也可以采用较大或较小的LE间纵横网络。如图4a所示，对于所示实施例来说，LE间纵横网络104包含4个子网220。前两个子网，子网0和子网1用于路由72个信号，而剩下的两个子网，子网2和子网3用于路由64个信号。具体来说，如图4b所示，子网0用于路由LE0-LE9、LE119-LE127、I/00-I/015和M0-M7的信号。子网1用于路由LE24-LE71、I/016-I/031和M8-M15的信号。子网2用于路由LE56-LE103、和I/032-I/037的信号。子网3用于路由LE0-LE7、LE88-LE127、和I/048-I/063的信号。LE的重叠覆盖提高了映射电路设计的信号路由的灵活性。
每个子网220是一个3级Claus网络，其中第一级包含了9个或8个8-8的纵横交叉条(crossbar)222，第二级包含了8个9-20或8-20纵横交叉条224或226，并且第三级中包含20个8-8纵横交叉条228。这些级以众所周知的“蝶形”方式相互连接。
为了进一步描述LE间纵横网络104，下面将参考已提及的引作参考的美国专利5,574,388。
现在同样简单地参考图5，其中描述了将可重构电路连接至其他可重构电路和“主”机(未示出)的可重构电路间纵横网络级0 114a-114b的一个实施例。如图所示，对于所描述的实施例来说，可重构电路间纵横网络级0 114a-114b包含4对16-16纵横交叉条230，用于耦合可重构电路的64个I/O信号至Claus网络的下一级，以使可重构电路连接到其他可重构电路和“主”机上。为了进一步描述可重构电路间纵横网络114a-114b，还要参照引作参考的美国专利5,574,388。
图6描述了与上下文总线106相关的读/写设备的一个实施例，以用于从可重构电路100的LE200读出和向其写入。如图所示，对于所描述的实施例来说，128个LE200被组织为16列，其中每一列有8个LE200。因此，全部128个LE200或当前的上下文能够以16个8比特字读出或写入。提供地址寄存器232是用来存储读或写地址的。提供解码器234是用来解码读或写地址的，它与R/W控制236协同工作以提供适当的读控制信号(RD0-RD15)和写控制信号(LDE0-LDE15)给128个LE200。此外，每一LE200接收前述用以“冻结”LE200的HLD信号、用以选择调试(LD)时钟的CTX信号、和LD时钟本身。
图7a-7b描述了读和写的典型信号计时。如图7a所示，首先通过加载4比特地址到地址寄存器232来完成上下文读操作。结果是，解码器234使R/W控制236驱动合适的RD信号，使其高到能够读出被寻址的LE200的内容。(在读操作进行时，HLD、CTX、LDEi和LD全都较低)。如图7b所示，首先通过加载4比特地址到地址寄存器232来完成上下文写操作。此外，在解码器234响应并使R/W控制236驱动到合适的LDE信号高度之前，首先驱动HLD高至冻结所有LE200。此外，CTX被驱动高到了能够为每一LE200选择调试时钟LD。之后，当R/W控制236驱动合适的LDE信号时，上下文总线106上的值被载到所寻址的LE200。在上下文写操作期间冻结所有LE200是很重要的，因为部分上下文能够导致临时状态，临时状态进而使仿真系统进入一未知状态。例如，最后的上下文可以驱动给定的RESET(复位)信号到低状态，而部分上下文(在写操作期间)可以导致重置信号上的临时高状态，因此会不可预知地重置连接信号的所有锁存器。
图8a描述了用于输出所有LE200的轨迹数据的全扫描的扫描寄存器108的一个实施例。根据图8中描述的实施例，扫描寄存器108包含16组的8个触发器242和15组的8个多路复用器244(例如，容纳128个LE200)，其中多路复用器244置于触发器组242之间。触发器组0 242被连接至第一组的8个LE200。多路复用器组0 244被连接至触发器组0 242和第二组的LE200。触发器组1 242被连接至多路复用器组0，如此类推。触发器组0 242依次接收和传播第一组的8个LE200的输出。多路复用器组0 244并行提供触发器组0 242的输出或第二组8个LE的输出。触发器组1 242接着按顺序传播其从多路复用器组0 244接收的输入。触发器组242由扫描时钟控制，而多路复用器组244由扫描控制信号控制。因此，通过应用具有合适分频的扫描时钟(与操作仿真时钟相关)，并有选择地应用合适的扫描控制信号至多路复用器组244，在一个特定时钟周期的全部128个LE的抽点能够依次从可重构电路100中扫描出来。
转到图8b，现在，根据本发明的教导将详细描述部分扫描寄存器135的集成调试设备和动态可重构网络137。如图8b所示，动态可重构网络137包含多个连接至多个LE200的4∶1多路复用器502。根据实施例所示，动态可重构网络137包含连接至128个LE200输出的32个4∶1多路复用器。因此，动态可重构网络137使用户能够可重构地路由多达32个LE200的选择性子集到部分扫描寄存器135。
根据本发明的一个实施例，部分扫描寄存器135包含4组且每组8个的触发器562以及置于触发器组562之间的3组且每组8个的多路复用器564。如图10所示的实施例中，部分扫描寄存器135接收来自动态可重构网络137的输入，以便在扫描总线139上输出。具体来说，与全扫描寄存器108不同，部分扫描寄存器135在扫描总线139上输出选择LE200的一个子集(例如，四分之一)的状态值。至于全扫描寄存器108和部分扫描寄存器135共享扫描总线139作为输出而言，扫描控制142和扫描时钟140有选择地控制启动哪一个扫描寄存器。尤其是，根据所示的典型实施例，为了启动在LE阵列102中用户所选的LE200的部分扫描，用户利用扫描控制142和扫描时钟140启动部分扫描寄存器135，另一方面，为了启动LE阵列102中全部LE200的全扫描，全扫描寄存器108利用扫描控制142和扫描时钟140信号启动。然而，本专业技术人员将会认识到，可以采用其它方法来确定哪个扫描寄存器被启动。例如，在本发明的另选实施例中，扫描寄存器108或部分扫描寄存器135可仅仅利用扫描时钟140就可被选择为希望的扫描寄存器，如，分别是全扫描寄存器108或部分扫描寄存器135。因此，在不背离本发明宗旨和范围的情况下，本发明可以预期这种改进。
因此，本专业技术人员将认识到，动态可重构网络137和部分扫描寄存器135赋予可重构电路100新的灵活性程度，从而使用户能够在任何给定的时钟周期内动态重构和观看所选LE的一个子集，而不需要繁重的重构以及由此而来的在已有技术中固有的电路设计映射软件的重新汇编。此外，当需要观看所有LE状态值的一个完整集合时，可重构电路100被赋予了创新的全扫描寄存器。因此，在给出本发明的具有集成调试设备的动态可重构集成电路后，仿真系统的用户能够在一个时钟周期内选择观看包含LE阵列的LE的一个子集，同时，在另一时钟周期内选择观看包含LE阵列的所有LE的状态值的全扫描。
参照图9，其中描述了用于输出触发输入的触发电路110的一个实施例的方框图。如图所示，对于所示实施例来说，触发电路110包含产生4个触发输入的4个比较器-寄存器电路260，一个触发输入来自一个比较器-寄存器电路260。每个比较器-寄存器电路260包括用于存储信号模式的寄存器262，以及比较LE输出与模式寄存器262的存储内容的相等比较器264。在一个实施例中，每个LE200的信号模式包含2比特，允许高、低、或未考虑的值被编码。只要检测到存储模式，即产生在可重构电路100外部的触发器的输入。换句话说，对于所示实施例来说，4个LE内部状态事件能够被同时监控。
参看图10，根据本发明的一个实施例，该图示出了结合本发明教导的仿真系统1000实例的方框图。根据图11描述的仿真系统的例子，仿真系统1000被描绘为包含通信连接到仿真器1060的主系统1020。如图所示，仿真器1060包括如所述通信连接的仿真阵列和互联网络1080、配置电路1220和主接口1240。根据本发明的教导，仿真阵列和互联网络1080包括本发明的动态可重构集成电路1200a-1200n，其包含了多个LE200，用以可编程配置以仿真和“实现”在电路设计构成之前的特定电路设计。具体来说，创新的动态可重构集成电路1200a-1200n能够使仿真系统的用户通过部分扫描寄存器控制一个路由网络，以便有选择地输出所选LE的状态值的一个子集、而以前则是耗时的重新汇编过程，或者已有技术的仿真系统典型的已有技术的扫描寄存器的全扫描输出。因此，结合了本发明创新特点的仿真系统，如仿真系统100，能够使这类仿真系统的用户动态改变仿真器内的可视点，而不需要通过设计映射软件来改变和重新汇编该电路的耗时过程，此过程在复杂电路设计中常常是以天为单位来测量的。
除了仿真阵列和互联网络1080外，仿真器1060所示还包含了配置单元1220和主接口1240，它们均如图10的实施例所示进行连接。配置单元1220和主接口1240均执行本专业技术人员已知的传统功能，因此在此不再赘述。
本专业技术人员将认识到，动态可重构集成电路1200a-1200n能够以其它的一些形式来很好地体现。举例来说，在一个实施例中，动态可重构集成电路1200a-1200n通过1200n是相应的多个可重构电路。根据此典型实施例，仿真阵列和互联网络1080包含在一些可重构电路中分配打包的一些可重构LE，可重构电路依次在一些逻辑板上分配打包。一些逻辑板可以更好地结合形成一个插件。对于多插件实施例来说，一些插件被结合在一起。采用可缩放多层多级网络拓扑可以在可重构电路之内把LE与可重构电路、逻辑板和插件互联在一起。
除了结合本发明教导的仿真器1060外，典型的仿真系统1000还包含具有电路设计映射软件1040的主系统1020。本专业技术人员将认识到，电路设计映射软件1040可以是在相关技术中已知的一些另选的设计映射软件中的任何之一。根据图10所示的实施例，电路设计映射软件1040被存储在主系统1020的一个合适的存储介质中(未示出)，并被加载到主系统1020的存储器(未示出)中，以便由主系统1020的处理器(未示出)来执行。总的来说的主系统1020，以及具体来说的设计映射软件1040往往表示在电路仿真技术中常用的一些主系统和电路设计映射软件的任意之一，因此不需要在此进一步描述。
因此，具有特别适合于仿真系统的集成调试设备的可重构集成电路已经被描述。尽管本发明的方法和集成电路是根据上面所示的实施例来描述的，但本专业技术人员将会认识到，本发明并不限于所描述的实施例。本发明能够以不背离所附权利要求的宗旨和范围的改进和变化来实现。如上所述，本发明预期为具有更高或更低复杂性的动态可重构集成电路。特别是，对于LE阵列102来说，本发明预期为增加或降低的LE阵列尺寸，其中支持此类LE阵列所需的读/写/纵横制/控制电路也相应地增加/降低。因此，本发明的描述被认为是说明本发明而不是限制本发明。

Claims (33)

1.一种用在仿真系统中的集成电路，包括：
多个逻辑元件(LE)，可重构用以仿真集成电路设计的电路元件，每个元件具有多个输出，其中LE工作后根据相应地加到LE上的多个输入信号产生多个输出信号；以及
部分扫描寄存器，动态连接至多个LE中所选的一部分，这样，当其被启动时，扫描寄存器可工作以在扫描总线上捕捉和输出在工作时钟的一个特定时钟周期内由所选LE仿真的电路元件的信号状态值的记录。
2.权利要求1中的集成电路，其中部分扫描寄存器通过利用与工作时钟成适当比例的扫描时钟而被有选择地启动。
3.权利要求1中的集成电路，还包括：
多路复用器，用于将多个LE的至少一个子集中所选的几个动态连接到部分扫描寄存器。
4.权利要求3中的集成电路，其中在多路复用器的选择性耦合的动态重构期间，集成电路仿真电路元件。
5.权利要求1中的集成电路，还包括：
与LE耦合的全扫描寄存器，工作后以在一个特定的时钟周期在扫描总线上捕捉和输出LE的所有信号状态值的记录，其中全扫描寄存器通过应用扫描时钟来启动。
6.权利要求5中的集成电路，其中集成电路工作后以通过全扫描寄存器提供全扫描能力，或者通过部分扫描寄存器提供部分扫描能力。
7.权利要求1中的集成电路，还包括：
与LE耦合的触发器，工作后用以至少部分根据LE的信号状态值而有条件地产生至少一个触发值。
8.权利要求1中的集成电路，还包括：
与多个LE和多个集成电路输出耦合的互联网络，根据用以配置互联网络的可重新汇编的指令集，该互联网络工作后以在多个LE和集成电路输出中和之间路由信号。
9.权利要求8中的集成电路，其中互联网络的重构需要重新汇编新的指令集。
10.权利要求9中的集成电路，其中互联网络的重构使得集成电路不能仿真电路元件。
11.一种仿真系统，包括：
主机；和
至少一个仿真板，该仿真板包含，
多个板输入/输出(I/O)引线，其至少一个子集与主机通信连接；和
集成电路(IC)，具有多个IC输入/输出引线，其至少一个子集耦合至板I/O引线，该IC包含，
多个逻辑元件(LE)，可重构以仿真集成电路设计的电路元件，其每一个均具有多个输出，其中LE工作后根据分别加到LE的多个输入信号产生多个输出信号；以及
部分扫描寄存器，可被重构连接到LE中所选的一些，这样，当其被启动时，部分扫描寄存器工作后以在扫描总线上捕捉和输出在操作时钟的一个特定时钟周期内由所选LE仿真的电路元件的信号状态值的记录，其中部分扫描寄存器通过利用与操作时钟成适当比例的扫描时钟而被启动。
12.权利要求11中的仿真系统，其中集成电路还包括：
多路复用器，工作后以把多个LE的至少一个子集中所选的几个重构耦合至集成电路的部分扫描寄存器，其中该多路复用器工作后以动态重构选择性耦合。
13.权利要求12中的仿真系统，其中在由多路复用器的选择性耦合的动态重构期间，使集成电路工作以仿真电路元件。
14.权利要求11中的仿真系统，其中集成电路还包括：
与LE耦合的全扫描寄存器，工作后以在操作时钟的一个特定时钟周期在扫描总线上捕捉和输出LE的所有信号状态值的记录。
15.权利要求14中的仿真系统，其中全扫描寄存器通过应用扫描时钟而被有选择地启动。
16.权利要求14中的仿真系统，其中，当被启动时，集成电路工作以通过全扫描寄存器提供LE的所有信号状态值的全扫描，或者通过部分扫描寄存器提供所选LE的信号状态值的部分扫描。
17.权利要求11中的仿真系统，还包括：
与LE耦合的触发器，工作后用以至少部分根据LE的信号状态值而有条件地产生至少一个触发值。
18.权利要求11中的仿真系统，其中集成电路还包括：
与LE和多个集成电路输入和输出(I/O)耦合的互联网络，根据用以配置互联网络的可重新汇编的指令集，该互联网络可被操作以在多个LE和集成电路I/O中和之间路由信号。
19.权利要求18中的仿真系统，其中互联网络的重构需要重新汇编一个新的指令集。
20.权利要求19中的仿真系统，其中集成电路不能在重新汇编新指令集期间仿真电路元件。
21.一种仿真器板，包括：
多个输入/输出(I/0)引线；以及
连接至多个(I/O)引线的集成电路，该集成电路包括：
多个逻辑元件(LE)，可重构以仿真集成电路设计的电路元件，其每一个均具有多个输出，其中LE工作后根据分别加在LE上的多个输入信号产生多个输出信号；以及
部分扫描寄存器，可被重构连接到LE中所选的一些，这样，当其被启动时，部分扫描寄存器可被操作以在扫描总线上捕捉和输出在操作时钟的一个特定时钟周期内由所选LE仿真的电路元件的信号状态值的记录，其中部分扫描寄存器通过利用与操作时钟成适当比例的扫描时钟而被启动。
22.权利要求21的仿真器板，其中集成电路还包括：
多路复用器，工作后以把多个LE的至少一个子集中所选的几个重构耦合至部分扫描寄存器，其中该多路复用器工作后以动态重构选择性耦合。
23.权利要求22的仿真器板，其中在由多路复用器的选择性耦合的动态重构期间，使集成电路工作以仿真电路元件。
24.权利要求21的仿真器板，其中集成电路还包括：
与LE耦合的全扫描寄存器，当被启动时，将工作以在工作时钟的一个特定时钟周期在扫描总线上捕捉和输出LE的所有信号状态值的记录。
25.权利要求24的仿真器板，其中当应用扫描时钟启动时，集成电路工作以通过全扫描寄存器提供全扫描能力，或者通过部分扫描寄存器提供部分扫描能力。
26.权利要求21的仿真器板，其中集成电路还包括：
与LE耦合的触发器，工作后用以至少部分根据LE的信号状态值而有条件地产生至少一个触发值。
27.权利要求21的仿真器板，其中集成电路还包括：
与LE和多个集成电路输入和输出(I/O)耦合的互联网络，根据用以配置互联网络的可重新汇编的指令集，该互联网络可工作以在多个LE和集成电路I/O中和之间路由信号。
28.权利要求27的仿真器板，其中互联网络的重构需要重新汇编一新的指令集。
29.权利要求28的仿真器板，其中集成电路不能在重新汇编新指令集期间仿真电路元件。
30.一种用在仿真系统中的集成电路，包括：
多个逻辑元件(LE)，可重构以仿真集成电路设计的电路元件，其每一个均具有多个输出，其中LE工作后根据分别加在LE上的多个输入信号产生多个输出信号；
部分扫描寄存器，当利用扫描时钟启动时，可被重构连接到LE中所选的一些，这样，当其被启动时，部分扫描寄存器工作后以在扫描总线上捕捉和输出在操作时钟的一个特定时钟周期内由所选LE仿真的电路元件的信号状态值的记录；并且
与LE耦合的全扫描寄存器，当利用扫描时钟启动时，工作后以在工作时钟的一个特定时钟周期在扫描总线上捕捉和输出LE的所有信号状态值的记录。
31.权利要求30的集成电路，其中在操作时钟的一个特定时钟周期内，部分扫描寄存器或全扫描寄存器利用扫描时钟启动。
32.一种集成电路，包括：
用以仿真集成电路设计的电路元件的多个可重构逻辑元件(LE)，其每一个均具有多个输出，其中LE通过根据相应地加给LE的多个输入信号产生多个输出信号；以及
扫描寄存器，动态连接至多个LE中所选的一些，从而在扫描总线上捕捉和输出由所选LE仿真的电路元件的所选点上的信号状态值的记录。
33.权利要求32中的集成电路，还包括：
连接至LE和扫描寄存器的多路复用器，把由所选LE仿真的电路元件的所选点有选择地耦合至扫描寄存器。
CN00816276XA 1999-09-24 2000-02-07 仿真系统中使用的具有集成调试功能的可重构集成电路 Expired - Lifetime CN1399724B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/404,925 1999-09-24
US09/404,925 US6265894B1 (en) 1995-10-13 1999-09-24 Reconfigurable integrated circuit with integrated debugging facilities for use in an emulation system
PCT/US2000/003138 WO2001023901A1 (en) 1999-09-24 2000-02-07 A reconfigurable integrated circuit with integrated debugging facilities for use in an emulation system

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201010120084A Division CN101813749A (zh) 1999-09-24 2000-02-07 仿真系统中使用的具有集成调试功能的可重构集成电路

Publications (2)

Publication Number Publication Date
CN1399724A true CN1399724A (zh) 2003-02-26
CN1399724B CN1399724B (zh) 2010-04-28

Family

ID=23601592

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201010120084A Pending CN101813749A (zh) 1999-09-24 2000-02-07 仿真系统中使用的具有集成调试功能的可重构集成电路
CN00816276XA Expired - Lifetime CN1399724B (zh) 1999-09-24 2000-02-07 仿真系统中使用的具有集成调试功能的可重构集成电路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201010120084A Pending CN101813749A (zh) 1999-09-24 2000-02-07 仿真系统中使用的具有集成调试功能的可重构集成电路

Country Status (10)

Country Link
US (1) US6265894B1 (zh)
EP (1) EP1133702B1 (zh)
JP (1) JP3588324B2 (zh)
CN (2) CN101813749A (zh)
AT (1) ATE264510T1 (zh)
AU (1) AU2757800A (zh)
CA (1) CA2353950C (zh)
DE (1) DE60009856T2 (zh)
HK (1) HK1052386A1 (zh)
WO (1) WO2001023901A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100367228C (zh) * 2004-07-31 2008-02-06 华为技术有限公司 一种集成电路的仿真方法
CN100419734C (zh) * 2005-12-02 2008-09-17 浙江大学 一种面向计算的通用型可重构计算阵列装置
US8098181B2 (en) 2010-04-28 2012-01-17 Teradyne, Inc. Attenuator circuit
CN102467583A (zh) * 2010-10-29 2012-05-23 国际商业机器公司 追踪不确定信号的方法和装置
CN114492261A (zh) * 2021-08-10 2022-05-13 北京芯娴电子科技有限公司 一种芯片仿真系统

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6606590B1 (en) * 1999-02-19 2003-08-12 Texas Instruments Incorporated Emulation system with address comparison unit and data comparison unit ownership arbitration
US6473726B1 (en) * 1999-09-24 2002-10-29 Frederic Reblewski Method and apparatus for concurrent emulation of multiple circuit designs on an emulation system
US6535043B2 (en) * 2000-05-26 2003-03-18 Lattice Semiconductor Corp Clock signal selection system, method of generating a clock signal and programmable clock manager including same
US6659504B2 (en) * 2001-05-18 2003-12-09 Delphi Technologies, Inc. Steering column for a vehicle
US7130788B2 (en) * 2001-10-30 2006-10-31 Mentor Graphics Corporation Emulation components and system including distributed event monitoring, and testing of an IC design under emulation
US7305633B2 (en) * 2001-10-30 2007-12-04 Mentor Graphics Corporation Distributed configuration of integrated circuits in an emulation system
US7035787B2 (en) * 2001-10-30 2006-04-25 Mentor Graphics Corporation Emulation components and system including distributed routing and configuration of emulation resources
AU2003243221A1 (en) * 2002-05-13 2003-11-11 Fairchild Semiconductor Corporation Cross point switch with serializer and deserializer functions
US7286976B2 (en) 2003-06-10 2007-10-23 Mentor Graphics (Holding) Ltd. Emulation of circuits with in-circuit memory
US20040267489A1 (en) * 2003-06-24 2004-12-30 Frederic Reblewski Data compaction and pin assignment
US7149996B1 (en) * 2003-07-11 2006-12-12 Xilinx, Inc. Reconfigurable multi-stage crossbar
US7693703B2 (en) * 2003-08-01 2010-04-06 Mentor Graphics Corporation Configuration of reconfigurable interconnect portions
US7587649B2 (en) * 2003-09-30 2009-09-08 Mentor Graphics Corporation Testing of reconfigurable logic and interconnect sources
US7924845B2 (en) * 2003-09-30 2011-04-12 Mentor Graphics Corporation Message-based low latency circuit emulation signal transfer
US7698118B2 (en) * 2004-04-15 2010-04-13 Mentor Graphics Corporation Logic design modeling and interconnection
US7379861B2 (en) * 2004-05-28 2008-05-27 Quickturn Design Systems, Inc. Dynamic programming of trigger conditions in hardware emulation systems
EP1769345B1 (en) * 2004-07-12 2018-12-19 Mentor Graphics Corporation Software state replay
US7263456B2 (en) * 2006-01-10 2007-08-28 M2000 On circuit finalization of configuration data in a reconfigurable circuit
US7739092B1 (en) * 2006-01-31 2010-06-15 Xilinx, Inc. Fast hardware co-simulation reset using partial bitstreams
JP4782591B2 (ja) * 2006-03-10 2011-09-28 富士通セミコンダクター株式会社 リコンフィグラブル回路
WO2008008546A2 (en) * 2006-07-14 2008-01-17 Xinghao Chen Universal reconfigurable scan architecture
US8265103B2 (en) * 2007-01-12 2012-09-11 Samsung Electronics Co., Ltd. Apparatus and method for flexible visibility in integrated circuits with minimal package impact
US8502522B2 (en) 2010-04-28 2013-08-06 Teradyne, Inc. Multi-level triggering circuit
US8531176B2 (en) 2010-04-28 2013-09-10 Teradyne, Inc. Driving an electronic instrument
US8542005B2 (en) 2010-04-28 2013-09-24 Teradyne, Inc. Connecting digital storage oscilloscopes
TWI450118B (zh) * 2010-11-02 2014-08-21 Global Unichip Corp 混合的電子設計系統及其可重組連接矩陣
US9685207B2 (en) * 2012-12-04 2017-06-20 Nvidia Corporation Sequential access memory with master-slave latch pairs and method of operating
US10141930B2 (en) 2013-06-04 2018-11-27 Nvidia Corporation Three state latch
US10303149B2 (en) 2015-01-28 2019-05-28 Mitsubishi Electric Corporation Intelligent function unit and programmable logic controller system
EP4097623A1 (en) * 2020-01-31 2022-12-07 Synopsys, Inc. System and method for capturing hardware emulation data

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4602210A (en) * 1984-12-28 1986-07-22 General Electric Company Multiplexed-access scan testable integrated circuit
US5068603A (en) * 1987-10-07 1991-11-26 Xilinx, Inc. Structure and method for producing mask-programmed integrated circuits which are pin compatible substitutes for memory-configured logic arrays
US5132974A (en) * 1989-10-24 1992-07-21 Silc Technologies, Inc. Method and apparatus for designing integrated circuits for testability
US5321828A (en) * 1991-06-07 1994-06-14 Step Engineering High speed microcomputer in-circuit emulator
US5425036A (en) * 1992-09-18 1995-06-13 Quickturn Design Systems, Inc. Method and apparatus for debugging reconfigurable emulation systems
TW253942B (zh) * 1994-01-31 1995-08-11 At & T Corp
US5680583A (en) * 1994-02-16 1997-10-21 Arkos Design, Inc. Method and apparatus for a trace buffer in an emulation system
US5777489A (en) * 1995-10-13 1998-07-07 Mentor Graphics Corporation Field programmable gate array with integrated debugging facilities
US5636228A (en) * 1996-01-16 1997-06-03 Motorola, Inc. Scan register with decoupled scan routing
US5778444A (en) * 1996-05-06 1998-07-07 Motorola, Inc. Method and apparatus for reset-sensitive and controlled register write accesses in a data processing system with user and test modes
US5878051A (en) * 1997-02-05 1999-03-02 Lockheed Martin Corp. Assembly-level bist using field-programmable gate array

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100367228C (zh) * 2004-07-31 2008-02-06 华为技术有限公司 一种集成电路的仿真方法
CN100419734C (zh) * 2005-12-02 2008-09-17 浙江大学 一种面向计算的通用型可重构计算阵列装置
US8098181B2 (en) 2010-04-28 2012-01-17 Teradyne, Inc. Attenuator circuit
CN102467583A (zh) * 2010-10-29 2012-05-23 国际商业机器公司 追踪不确定信号的方法和装置
CN102467583B (zh) * 2010-10-29 2014-07-23 国际商业机器公司 追踪不确定信号的方法和装置
CN114492261A (zh) * 2021-08-10 2022-05-13 北京芯娴电子科技有限公司 一种芯片仿真系统

Also Published As

Publication number Publication date
JP3588324B2 (ja) 2004-11-10
EP1133702A1 (en) 2001-09-19
DE60009856T2 (de) 2005-02-17
WO2001023901A1 (en) 2001-04-05
CA2353950A1 (en) 2001-04-05
CA2353950C (en) 2002-04-23
EP1133702B1 (en) 2004-04-14
CN101813749A (zh) 2010-08-25
JP2002544576A (ja) 2002-12-24
HK1052386A1 (zh) 2003-09-11
CN1399724B (zh) 2010-04-28
ATE264510T1 (de) 2004-04-15
DE60009856D1 (de) 2004-05-19
AU2757800A (en) 2001-04-30
US6265894B1 (en) 2001-07-24

Similar Documents

Publication Publication Date Title
CN1399724A (zh) 仿真系统中使用的具有集成调试功能的可重构集成电路
US6288566B1 (en) Configuration state memory for functional blocks on a reconfigurable chip
EP0240199B1 (en) In-line scan control apparatus for data processor testing
US5717701A (en) Apparatus and method for testing interconnections between semiconductor devices
US6717433B2 (en) Reconfigurable integrated circuit with integrated debugging facilities and scalable programmable interconnect
CN100345219C (zh) 测试dram的方法及嵌入式dram的基于处理器的内置自测试系统
JP5613799B2 (ja) 直列入力データを取り込む装置および方法
US7184915B2 (en) Tiered built-in self-test (BIST) architecture for testing distributed memory modules
EP0379071B1 (en) Multiple page programmable logic architecture
JPH01113877A (ja) 画像処理装置
US6651201B1 (en) Programmable memory built-in self-test combining microcode and finite state machine self-test
US8706469B2 (en) Method and apparatus for increasing the efficiency of an emulation engine
US6501700B2 (en) Internal addressing structure of a semiconductor memory
US7849240B2 (en) Methods and systems of scanning an input device having multiple key switches
US8090568B2 (en) Hardware emulator having a variable input primitive
JPS60210000A (ja) フエイルメモリ
JP2004520671A (ja) 複合コンテントアドレッサブルメモリ
US20030046501A1 (en) Method for interleaving memory
CN110083567A (zh) 一种芯片架构
US20040267489A1 (en) Data compaction and pin assignment
US7437630B2 (en) Testing a multibank memory module
JPS63204170A (ja) 試験機構付半導体集積回路
JP3285037B2 (ja) メモリ試験装置
JPH05210966A (ja) メモリデバイス
JPH03128475A (ja) 論理テスト機能付き論理回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1052386

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20100428

CX01 Expiry of patent term