CN1391268A - 晶片操作频率调整电路及方法 - Google Patents
晶片操作频率调整电路及方法 Download PDFInfo
- Publication number
- CN1391268A CN1391268A CN 01129363 CN01129363A CN1391268A CN 1391268 A CN1391268 A CN 1391268A CN 01129363 CN01129363 CN 01129363 CN 01129363 A CN01129363 A CN 01129363A CN 1391268 A CN1391268 A CN 1391268A
- Authority
- CN
- China
- Prior art keywords
- frequency
- mentioned
- wafer
- ring oscillator
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
一种晶片操作频率调整电路及方法,适用于借调整输入至晶片的电源信号而调整上述晶片的操作频率,包括根据电源信号而输出测试时脉信号的环振荡器,及用以比较测试时脉信号与既定时脉频率的控制电路;控制电路于测试时脉信号的频率低于既定时脉频率时,输出电压升高信号;另外,还具有一电压调整电路,于接受到电压升高信号时,借电压调整电路提高电源信号的电压值。
Description
本发明涉及晶片的制作与测试,尤其是一种晶片操作频率调整电路及方法,于制作晶片的过程中,同时植入一环振荡器,并侦测其输出频率,若环振荡器所输出的脉波频率低于设计者所预期的频率时,则提高晶片的工作电压,使得环振荡器所输出的脉波频率达到设计者所预期的频率,如此一来,使得晶片的工作频率同样与设计者所预期的相同。
当设计者设计可执行连续运算的晶片时,必须考虑晶片是否能够满足时序的需求,此即晶片必须在既定的时间内完成运算的动作。若此晶片为需要高速运算的晶片,例如绘图晶片或CPU,则对于其运算速度的要求将更为严苛。目前用来提高晶片运算速度的方法是利用叠流技术(pipeline),借由增加叠流的阶级(stage)数目,即可提高晶片的运算速度。然而,增加叠流的阶级数目虽然可以提高晶片的运算速度,但是却需要更多的元件以达成增加叠流阶级的目的。因此,造成晶片制造成本的提高,故设计者在设计晶片的叠流阶级(pipeline stage)时,必须准确的掌握晶片的操作频率,才能兼顾晶片的操作效能及成本。
设计者在模拟及调整晶片的设计时,是根据晶片中各阶级于既定操作电压下的操作频率而定,也就是说,各阶级的操作时序(timing)必须小于在既定操作电压下的时序需求,其中操作时序为操作频率的倒数。而为了减少晶片的叠流阶级数目,晶片操作时序的设计以接近实际的时序需求为佳。然而,在实际上,必须预留一些空间以允许晶片制造过程中所产生的误差。
当晶片设计完毕并完成模拟后,即可进入实际制造程序。因为制造过程中不可避免的误差,某些晶片于既定操作电压下,会因为制造误差所产生的延迟而无法达到设计者所设计的操作频率,因此无法达到时序需求,造成此晶片的逻辑运算失效而成为瑕疵品。然而,借由调整上述不符标准的晶片的操作电压即可避免其成为瑕疵品。此原因在于较高的操作电压能够提高晶片的操作频率。若晶片的操作频率提高,则可满足运算的时须需求而避免成为瑕疵品。
然而,在提高晶片的操作电压时,对于其操作频率的变化较难掌握,若要确认因为各种制造过程中所产生的操作时序误差,并准确计算出所应调整的操作电压值,实属不易。
为解决上述问题,本发明主要目的在于提供一种晶片操作频率调整电路及方法,于制造晶片的过程中同时于晶片内部设置一环振荡器,并在晶片制造完成后,测试环振荡器的输出频率。由于环振荡器与晶片是在同一制程中形成,因此若于制造过程中有误差,其对于晶片内部的逻辑电路以及环振荡器的影响程度也相同。因此,若于此时根据所测试环振荡器所得到的输出频率而调整晶片的工作电压,即可将环振荡器的输出频率修正至无制程误差时的理想频率值,并可以推论,晶片内部的电路也将会达到时序的需求。
为获致上述的目的,本发明的晶片操作频率调整电路及方法,适用于借由调整输入至晶片的电源信号而调整上述晶片的操作频率,包括根据电源信号而输出测试时脉信号的环振荡器,以及用以比较测试时脉信号与既定时脉频率的控制电路。控制电路于测试时脉信号的频率低于既定时脉频率时,输出电压升高信号。另外,具有一电压调整电路,于接收到电压升高信号时,借由电压调整电路提高电源信号的电压值。
借由本发明的晶片操作频率调整电路及方法,即可有效的测试出晶片的操作频率是否合乎标准,并借由调整其操作电压的方式,使得所生产的晶片能够正常操作,有效的提高产品的良品率。
本发明的附图为:
图1系显示根据本发明实施例所述的晶片操作频率调整电路的方块结构图;
图2系显示环振荡器13内部结构的一例;
图3系显示控制电路14的内部结构图;
图4系显示电压调整器15的内部电路结构图;
图5系显示根据本发明所述的晶片操作频率调整方法的操作流程图;
图6系显示根据本发明所述的晶片操作频率由一般模式转变为省电模式的调整方法的操作流程图。
图中元件参数说明:11晶片 12其他功能电路 13环振荡器131-137反向器 14控制电路 141频率计算电路1411计数器 1412计算器 142频率比较电路15电压调整电路 Vdd电源信号 CLKt测试时脉信号CTRL电压控制信号
下面结合附图对本发明做进一步详述:
参阅图1系显示根据本发明实施例所述的晶片操作频率调整电路的功能方块图。如图1所示,晶片11内具有其他功能电路12、环振荡器13及控制电路14,分别接收电压调整电路15所输出的电源信号Vdd。以下将分别介绍上述元件的功能。
环振荡器13系制作于晶片10中,且在晶片10制造的过程中同时形成,用以根据电源信号Vdd而输出测试时脉信号CLKt。参阅图2系显示环振荡器13内部结构的一例。如图2所示,环振荡器13系由奇数个的复数反向器(131-137,在此以7个为例)所组成,各反向器的正极端系电性连接至另一个反向器的负极端,其连接方式请参阅图2。
控制电路14耦接于环振荡器13,用以比较测试时脉信号CLKt与一既定时脉频率,其中上述既定时脉频率为设计者设计环振荡器13时,于一般模式的操作电压下所设计的输出频率。参阅图3系显示控制电路14的内部结构图,控制电路14包括频率计算电路141及频率比较电路142。频率计算电路141用以接收测试时脉信号CLKt,并计算其频率,计算频率的方式如下:借由一计数器1411以测试时脉信号CLKt作为输入时脉,而计数器1411于每次测试时脉信号CLKt输入时将其内容值加1,在一既定时间T后,假设计数器1411内容值变为N,则此时将数值N及T输入至计算器1412,而计算器1412将N除以T,即可得到测试时脉信号CLKt的频率值。接下来,将所得的频率值输入至频率比较电路142,频率比较电路142比较测试时脉信号CKLt的频率值与既定时脉频率的差异,并根据比较的结果而输出对应的电压控制信号而控制电压调整器15的输出电压,在此电压控制信号为数字信号,于一般模式时,当测试时脉信号CLKt的频率低于既定时脉信号的频率时,则电压控制信号指示电压调整器15将输出电压升高;而于省电模式时,系统的操作频率降低,可适时降低系统的操作电压以达到省电的目的。此时设定环振荡器13于省电模式的操作电压下的正常输出频率为xHz,因此,当测试时脉信号CLKt的频率高于xHz时,则电压控制信号CTRL指示电压调整器15将输出电压降低。
现在将介绍电压调整器15的内部电路结构,如图4所示,图4系显示电压调整器15的内部电路结构图。其内部电路操作已于美国专利5959441中详细描述,在此仅予精简说明。借由设定电压控制信号CTRL,即可改变电压调整器15输出的电源信号Vdd的电压值。例如,当电压控制信号CTRL为0000,电源信号Vdd的电压值为1.5V,若要提高Vdd,可将电压控制信号CTRL设定为0001,则电源信号Vdd的电压值增加0.05V而变为1.55V。同理,若电压控制信号CTRL设定为0010,则电源信号Vdd的电压值便为1.6V。
借由以上结构,即可根据环振荡器13所输出的测试时脉信号CLKt而改变供应至晶片11的电源信号Vdd的电压值,达到调整晶片的操作电压而改变工作频率的目的。
以下将介绍根据本发明所述的晶片操作频率调整方法的操作流程。参阅图5系显示根据本发明所述的晶片操作频率调整方法的操作流程图。如图5所示,步骤S11:首先侦测环振荡器13所输出的测试时脉信号CLKt频率,其中的步骤依序为将计数器1411归零,并由计算器1412计算出测试时脉信号CLKt的频率值。接着,步骤S12:判断测试时脉信号CLKt频率是否大于上述既定时脉频率,若是,则判断出此晶片为可正常操作的良品(S13)。若否,进入步骤S14:判断此晶片11的操作电压是否已达晶片所能允许的最大操作电压Vmax,在此最大操作电压Vmax系由系统设计者所设定。若是,则判定此晶片11为无法使用的瑕疵品(S15);若否,则进入步骤S16,借由电压调整器15提高晶片的操作电压,并回到步骤S11,重复上述的操作流程。
若晶片11的工作模式由一般模式转变为省电模式时,若此时晶片11的操作频率降低,而晶片11的操作电压也可同时降低以达到进一步省电的目的。其调整方式如下:参阅图6系显示根据本发明所述的晶片操作频率由一般模式转变为省电模式的调整方法的操作流程图。如图6所示,步骤S21:首先侦测环振荡器23所输出的测试时脉信号CLKt频率。接着,步骤S22:判断测试时脉信号CLKt频率是否低于省电模式的操作电压下的正常输出频率。若是,则以前次的工作电压作为晶片的操作电压(S23)。若否,进入步骤S24:判断此晶片11的操作电压是否已达晶片于省电模式下所能允许的最低操作电压Vmin,在此最低操作电压Vmin系由系统设计者所设定。若是则以此Vmin做为晶片的操作电压(S25),若否,则进入步骤S26,借由电压调整器15降低晶片的操作电压,并回到步骤S21,继续上述的操作流程。再者,若此时欲升高晶片的操作频率,其方法请参阅图5所示的操作流程。
另外,环振荡器13的输出频率可预先计算,例如当在标准电压时,晶片11的操作频率为200MHz,而环振荡器13的输出频率为60MHz;于省电模式时,晶片11的操作频率可为100MHz,而环振荡器13的输出频率为30MHz。
本发明虽以较佳实施例揭露如上,然其并非用以限定本发明的范围,任何熟习此项技艺者,在不脱离本发明的精神和范围内,当可做些许的更动与润饰,因此本发明的保护范围当以权利要求书所界定为准。
Claims (9)
1.一种晶片操作频率调整电路,其特征是:其至少包含:
一用以根据一电源信号而输出一测试时脉信号的环振荡器,耦接于一晶片;
一将上述测试时脉信号与一既定时脉频率进行比较并输出一电压信号的控制电路,耦接于上述环振荡器;
一用以依据上述的电压信号而调整上述电源信号电压值的电压调整电路,耦接于上述控制电路。
2.如权利要求1所述的晶片操作频率调整电路,其特征是:其中上述环振荡器由奇数个的彼此耦接的反向器所组成。
3.如权利要求1所述的晶片操作频率调整电路,其特征是:其中上述控制电路包括:
一用以接收上述测试时脉信号并计算上述测试时脉信号的频率的频率计算电路;
一用以比较上述测试时脉信号及上述既定时脉频率、当上述测试时脉信号的频率低于上述既定时脉信号的频率时,则输出上述电压升高信号的频率比较电路,耦接于上述频率计算电路。
4.如权利要求1所述的晶片操作频率调整电路,其特征是:其中上述既定时脉频率为上述环振荡器于理想状态的振荡频率。
5.一种通过如权利要求1所述的晶片操作频率调整电路而实现的晶片操作频率调整方法,其特征是:包括下列步骤:
提供一于制作过程中即同时植入一环振荡器的晶片;
侦测上述环振荡器所输出的测试时脉信号的频率;
根据所侦测的测试时脉信号的频率而调整输入上述晶片的工作电压。
6.如权利要求5所述的晶片操作频率调整方法,其特征是:其还包括下列步骤:
当上述晶片操作于标准模式时,若上述环振荡器所输出的频率小于一第一既定频率时,则提高上述工作电压。
7.如权利要求6所述的晶片操作频率调整方法,其特征是:其中上述第一既定频率为上述环振荡器于标准模式时所输出的理想时脉频率。
8.如权利要求5所述的晶片操作频率调整方法,其特征是:还包括下列步骤:
当上述晶片操作于省电模式时,若上述环振荡器所输出的频率大于一第二既定频率时,则降低上述工作电压。
9.如权利要求8所述的晶片操作频率调整方法,其特征是:其中上述第二既定频率为上述环振荡器于省电模式时所输出的理想时脉频率。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 01129363 CN1391268A (zh) | 2001-06-13 | 2001-06-13 | 晶片操作频率调整电路及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 01129363 CN1391268A (zh) | 2001-06-13 | 2001-06-13 | 晶片操作频率调整电路及方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1391268A true CN1391268A (zh) | 2003-01-15 |
Family
ID=4669116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 01129363 Pending CN1391268A (zh) | 2001-06-13 | 2001-06-13 | 晶片操作频率调整电路及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1391268A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101930051B (zh) * | 2009-10-20 | 2012-08-01 | 中国科学院微电子研究所 | 晶体管测试装置及方法 |
CN105745593A (zh) * | 2013-12-23 | 2016-07-06 | 马维尔以色列(M.I.S.L.)有限公司 | 用于对供电电压的变化作出反应的装置和方法 |
-
2001
- 2001-06-13 CN CN 01129363 patent/CN1391268A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101930051B (zh) * | 2009-10-20 | 2012-08-01 | 中国科学院微电子研究所 | 晶体管测试装置及方法 |
CN105745593A (zh) * | 2013-12-23 | 2016-07-06 | 马维尔以色列(M.I.S.L.)有限公司 | 用于对供电电压的变化作出反应的装置和方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105958971A (zh) | 一种时钟占空比校准电路 | |
CN101197367B (zh) | 半导体集成电路装置和包括该装置的内部功率控制系统 | |
CN102043415B (zh) | 用于片上系统的衬底偏置控制电路 | |
CN101552606B (zh) | 基于芯片内建时钟晶振的智能自校准芯片及自校准方法 | |
CN110336545A (zh) | 一种支持宽频率范围的双向自适应时钟电路 | |
CN103051337B (zh) | 占空比校正装置及相关方法 | |
CN105958817A (zh) | 一种电荷泵电路 | |
CN108832915A (zh) | 一种占空比校准电路 | |
WO2023184851A1 (zh) | 占空比校准电路及方法、芯片和电子设备 | |
CN106026994B (zh) | 一种基于pvtm的宽电压时钟拉伸电路 | |
CN110221729A (zh) | 一种驱动方法、装置及显示装置 | |
CN101562450A (zh) | 逐位逼近延迟锁相环电路以及调整时钟信号的方法 | |
CN100473995C (zh) | 一种石英晶体振荡器的测试调整装置及方法 | |
CN111654267B (zh) | 一种可调脉冲发生器 | |
WO2003062971A2 (en) | System for adjusting a power supply level of a digital processing component and method of operating the same | |
CN103795375B (zh) | 占空比调整电路及其方法 | |
CN105406838B (zh) | 数字倍频电路及修正时钟占空比的方法 | |
CN1391268A (zh) | 晶片操作频率调整电路及方法 | |
TWI670939B (zh) | 具有校正功能的延遲線電路及其校正方法 | |
CN112510975B (zh) | 一种用于提高加速器电源pwm精度的方法及系统 | |
CN105527560A (zh) | 芯片差异性的监测方法及监测电路 | |
CN102204105B (zh) | 一种i/o电路和集成电路 | |
WO2022082919A1 (zh) | 基于布谷鸟算法的自适应抗老化传感器 | |
CN112532210A (zh) | 一种可调节脉冲信号发生器 | |
CN101361270A (zh) | 半导体输入输出控制电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |