CN1375934A - 可降低电源/接地弹跳噪声的输出缓冲器及其方法 - Google Patents
可降低电源/接地弹跳噪声的输出缓冲器及其方法 Download PDFInfo
- Publication number
- CN1375934A CN1375934A CN 02107399 CN02107399A CN1375934A CN 1375934 A CN1375934 A CN 1375934A CN 02107399 CN02107399 CN 02107399 CN 02107399 A CN02107399 A CN 02107399A CN 1375934 A CN1375934 A CN 1375934A
- Authority
- CN
- China
- Prior art keywords
- output
- output buffer
- high level
- low level
- reducing power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electronic Switches (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
Abstract
本发明提出一种可降低电源/接地弹跳噪声的输出缓冲器及其方法。包含多个并联于该电源电压与该信号输出端间的PMOS晶体管;多个并联于该接地电压与该信号输出端间的NMOS晶体管;以及一控制电路。当输出缓冲器的输出状态变化时,在输出端提供多个驱动电流路径或者放电电流路径,使得输出状态可快速到达稳定状态。当输出状态为稳态时,在输出端提供高电阻路径用以作为上拉或者下拉电阻用以降低电源/接地弹跳噪声。
Description
技术领域
本发明涉及一种应用于数字电路的输出缓冲器及运用于其上的可降低电源/接地弹跳噪声的方法。
背景技术
在越来越高速的数字电路中，输入输出端的电源/接地弹跳(Power/Ground Bounce)噪声是主要的噪声来源。输出缓冲器的输出端常因为状态转换时的大电流流经导线(bonding wires)、导线架(leadframe)与针脚(pin)等寄生电感(parasitic inductance)而产生电源/接地弹跳噪声。图1所示为已知输出缓冲器共享电源电压以及接地电压的结构图。输出缓冲器701~70n，其电源(Vpp)经由针脚并以导线与焊垫连接，此时会有针脚寄生电感与焊垫/导线寄生电感产生，以L1等效示之。同理，输出缓冲器701~70n与接地点(Vss)之间也有针脚寄生电感与焊垫/导线寄生电感产生，以L2等效示之。
由于输出缓冲器701~70n在电源(Vpp)与接地点(Vss)之间有寄生电感L1、L2存在。因此，当部分的输出缓冲器701~70n的输出状态改变时，会有电源/接地弹跳噪声产生。
举例来说，假设输出缓冲器701与702的输出状态由低电平转换至高电平，此时电源(Vpp)会提供驱动电流至输出缓冲器701与702。然而此瞬间电流的变化会在寄生电感L1上产生瞬间电压降(ΔV1＝L1·di/dt)，因此造成所有输出缓冲器701~70n所接收的电源电压下降为Vpp-ΔV1。假设输出缓冲器70n-1的输出状态一直维持在高电平，此时输出状态也会随着电源电压下降，此种现象即为电源弹跳(Power Bounce)噪声。同理，假设输出缓冲器701与702的输出状态由高电平转换至低电平，此时输出缓冲器701与702会提供放电电流至接地点。然而此瞬间电流的变化也会在寄生电感L2上产生瞬间电压降(ΔV2＝L2·di/dt)，因此造成所有输出缓冲器701~70n所接收的接地电压上升为Vss+ΔV2。假设输出缓冲器70n的输出状态一直维持在低电平，此时输出状态也随着接地电压上升，此种现象即为接地弹跳噪声(Ground Bounce)。而这些电源/接地弹跳噪声即有可能会造成错误的传递信号。再者，当越多的输出缓冲器同时在切换输出状态时，其电源/接地弹跳噪声也会随之增加。
图2所示为上述输出缓冲器的已知电路结构。输入信号(Dp与Dn)分别耦接至一非门72与74，并且非门的输出分别耦接至PMOS晶体管mp1与NMOS晶体管mn1的栅极，而PMOS晶体管mp1的源极耦接至电源电压(Vpp)而漏极耦接至输出端用以产生输出信号(Do)。而NMOS晶体管mn1的源极耦接至接地电压(Vss)而漏极耦接至输出端。
在已知技术中，为了要在输出缓冲器上得到高速的执行成效，通常将输出缓冲器上的MOS晶体管mp1与mn1设计成具有较大的信道宽度来增加其驱动电流以及放电电流的能力。然而具较大电流的MOS晶体管，其等效电阻较低。因此在电源电压与接地电压变动时，相对的就会产生出较大的电源/接地弹跳噪声，输出端振幅变化太大时极可能会导致误动作的产生。
若为了要改善电源/接地弹跳噪声而将输出缓冲器上的MOS晶体管mp1与mn1设计出具有较小的信道宽度，则会降低MOS晶体管mp1与mn1驱动电流与放电电流的能力，导致传输速度不能提升而得到较差的性能(performance)。
发明内容
本发明要解决的技术问题为提供一种可降低电源/接地弹跳噪声的输出缓冲器及其方法，在具有高速传输特性的同时，还具有低电源/接地弹跳噪声。
为了解决上述技术问题，本发明提供的可降低电源/接地弹跳噪声的输出缓冲器，配合一电源电压与一接地电压进行运作，该输出缓冲器包含：一输出端；多个并联于该电源电压与该输出端间的PMOS晶体管；多个并联于该接地电压与该输出端间的NMOS晶体管；以及一控制电路，耦接至该等PMOS晶体管与该等NMOS晶体管的栅极，其中当该输出端由一低电平变至一高电平时，该控制电路开启第一数量的PMOS晶体管，当该输出端维持在该高电平时，该控制电路开启一第二数量的PMOS晶体管，而当该输出端由该高电平变至该低电平时，该控制电路开启一第三数量的NMOS晶体管，当该输出端维持在该低电平时，该控制电路则开启一第四数量的NMOS晶体管，其中该第一数量大于该第二数量，而该第三数量大于该第四数量。
根据上述构想，本发明所述的可降低电源/接地弹跳噪声的输出缓冲器中该控制电路可包括一脉冲发生器，用以在该输出端由该低电平变至该高电平的一第一时间之后，关闭部份PMOS晶体管。
根据上述构想，本发明所述的可降低电源/接地弹跳噪声的输出缓冲器，其在该第一时间区段的结束点上，该输出端上的一电压值可接近但低于该高电平。
根据上述构想，本发明所述的可降低电源/接地弹跳噪声的输出缓冲器中该控制电路包括一脉冲发生器，用以在该输出端由该高电平变至该低电平的一第二时间之后，关闭部份NMOS晶体管。
根据上述构想，本发明所述的可降低电源/接地弹跳噪声的输出缓冲器，其在该第二时间区段的结束点上，该输出端上的一电压接近但高于该低电平。
为了解决上述技术问题，本发明又提出一种可降低电源/接地弹跳噪声的方法，运用于一输出缓冲器上，该方法包含下列步骤：当该输出缓冲器的一输出端由一低电平变至一高电平时，提供多个驱动电流路径至该输出端；当该输出缓冲器的该输出端维持在该高电平时，关闭部分驱动电流路径；当该输出缓冲器的该输出端由一高电平变至一低电平时，提供多个放电电流路径至该输出端；以及当该输出缓冲器的该输出端维持在该低电平时，关闭部分放电电流路径。
根据上述构想，本发明所述的可降低电源/接地弹跳噪声的方法中，该些驱动电流路径可由多个并联于一电源电压与一输出端间的PMOS晶体管所组成。
根据上述构想，本发明所述的可降低电源/接地弹跳噪声的方法中，该些放电电流路径可由多个并联于一接地电压与一输出端间的NMOS晶体管所组成。
根据上述构想，本发明所述的可降低电源/接地弹跳噪声的方法中，在由该低电平变至该高电平的一第一时间区段的结束点上，该输出端上的一电压可接近但低于该高电平。
根据上述构想，本发明所述的可降低电源/接地弹跳噪声的方法中，在由该高电平变至该低电平的一第二时间区段的结束点上，该输出端上的一电压可接近但高于该低电平
为了解决上述技术问题，本发明又提出一种可降低电源弹跳噪声的方法，运用于一输出缓冲器上，其方法包含下列步骤：当该输出缓冲器的一输出端由一低电平变至一高电平时，提供多个驱动电流路径至该输出端；以及当该输出缓冲器的该输出端维持在该高电平时，关闭部分驱动电流路径。
为了解决上述技术问题，本发明再提出一种可降低接地弹跳噪声的方法，运用于一输出缓冲器上，其方法包含下列步骤：当该输出缓冲器的一输出端由一高电平变至一低电平时，提供多个放电电流路径至该输出端；以及当该输出缓冲器的该输出端维持在该低电平时，关闭部分放电电流路径。
由上可见，本实用新型提出的可降低电源/接地弹跳噪声的输出缓冲器及其方法，当输出缓冲器的输出状态变化时，能在输出端提供多个驱动电流路径或者放电电流路径，使得输出状态可快速到达稳定状态，而当输出状态为稳态时，在输出端提供高电阻路径用以作为上拉或者下拉电阻以降低电源/接地弹跳噪声。
现结合下列附图及具体实施例对本发明作详细说明。
附图说明
图1为已知输出缓冲器共享电源电压以及接地电压的电路结构示意图。
图2为上述已知输出缓冲器的电路示意图。
图3为本实用新型可降低电源/接地弹跳噪声的输出缓冲器的电路示意图。
图4为本实用新型输出缓冲器内各组件的动作时序示意图。
图5a、图5b为本实用新型脉冲发生器的电路实施例。
具体实施方式
图3所示为本实用新型可降低电源/接地弹跳噪声的输出缓冲器。在图3中，PMOS晶体管mp2与mp3并联，也即，源极相互连接至电源电压(Vpp)，漏极相互连接至输出端。而NMOS晶体管mn2与mn3并联，也即，源极相互连接至接地电压(Vss)，漏极相互连接至输出端。为了使得输入信号(Dp与Dn)与输出信号(Do)相同，输入信号(Dp与Dn)分别耦接至一非门80与82并且非门的输出分别耦接至PMOS晶体管mp2与NMOS晶体管mn2的栅极。另外，输入信号(Dp与Dn)分别耦接至一脉冲发生器84与86并且脉冲发生器的输出端分别耦接至PMOS晶体管mp3与NMOS晶体管mn3的栅极。
为了要在输出缓冲器上得到高速的执行成效，所以当输出端要转换输出状态时，必须要提供较强的驱动电流至输出端，因此，本实用新型可在输出端的状态改变时提供多个电流路径至输出端，作为驱动电流路径或者放电电流路径。而为了降低电源/接地弹跳噪声，在输出端到达稳态时，提供一较大的上拉电阻或者下拉电阻至输出端，因此输出端在稳态时不易因电源电压或者接地电压的变动而被影响。
如图3所示，为了提供较强的驱动电流至输出端，本实用新型提供了另一个PMOS晶体管mp3并联于PMOS晶体管mp2，因此，当输入信号(Dp与Dn)由低电平转换至高电平时，非门80的输出由高电平转换至低电平，因此PMOS晶体管mp2可被开启。再者，脉冲发生器84收到输入信号(Dp)由低电平转换至高电平时，会输出一第一时间的低电平，然后恢复至其正常电平(高电平)。而在脉冲发生器84输出为低电平时，PMOS晶体管mp3也会开启。因此，在输入信号(Dp与Dn)由低电平转换至高电平时，PMOS晶体管mp2与mp3将同时被开启，因而可提供较强的驱动电流，使得输出状态快速上拉至高电平的状态。
同理，为了提供较强的放电电流路径，本实用新型提供另一个NMOS晶体管mn3并联于NMOS晶体管mn2，因此，输入信号(Dp与Dn)由高电平转换至低电平时，非门82的输出由低电平转换至高电平，因此NMOS晶体管mp2可被开启。再者，脉冲发生器86收到输入信号(Dn)由高电平转换至低电平时，其会输出一第二时间的高电平，然后恢复至其正常电平(低电平)。而在脉冲发生器86输出为高电平时，NMOS晶体管mn3也会开启。因此，在输入信号(Dp与Dn)由高电平转换至低电平时NMOS晶体管mn2与mn3同时被开启，因而可提供较强的放电电流路路径。
图4所示为本实用新型输出缓冲器内各组件的动作时序图。假设在t0时，输入信号(Dp与Dn)状态由高电平变为低电平，此时，NMOS晶体管mn2与mn3同时开启，因此输出缓冲器具有多个放电电流路径得以快速的将输出端状态由高电平变至低电平。经过第二时间后NMOS晶体管mn3会关闭，此时仅剩下NMOS晶体管mn2开启。同理，在t1时，输入信号(Dp与Dn)状态由低电平变为高电平，此时，PMOS晶体管mp2与mp3同时开启，因此输出缓冲器具有多个充电电流路径得以快速的将输出端状态由低电平变至高电平。经过第一时间后PMOS晶体管mp3会关闭，此时仅剩下PMOS晶体管mp2开启。
依照本实施例，MOS晶体管mp2与mn2设计为具有较小的信道宽度，也即其具有较高的等效电阻值。而第一时间与第二时间的设定皆可根据实际情况来设计。在本实施例中，当输出状态升高至高电平或者降到低电平之前即可关闭PMOS晶体管mp3或者NMOS晶体管mn3。因此，在输入信号状态转换时，会有多个电流路径来提供驱动电流或者放电电流，所以输出端的传输速度可以提升。而在输入输出端到达稳态时，由于仅剩下一个高等效电阻的PMOS晶体管mp2或者NMOS晶体管mn2来作为上拉或者下拉功能的电阻，因此，当电源电压或者接地电压由于其它输出缓冲器状态改变时所导致的电压波动时，本实用新型的输出缓冲器受到影响的影响不太。也就是说，本实用新型的输出缓冲器能够有效的降低电源/接地弹跳噪声。
当然，为了要提供更强大的驱动电流以及放电电流路径，本实用新型并不限定PMOS晶体管与NMOS晶体管的并联数目。设计者当可根据输出缓冲器所需的特性来决定并联的PMOS晶体管与NMOS晶体管的数目以及其关闭的次序。
图5a、图5b所示为脉冲发生器84与86的一电路实施例。图5a为产生第一时间低电平的脉冲发生器。输入信号(Dp)输入至延迟组件(其可由奇数个非门串接而成)842与缓冲闸846，而延迟组件842与缓冲闸846的输出端耦接至与非门848，因此，在正常状态，与非门848的输出为高电平，仅有在输入信号(Dp)由低电平变至高电平时，与非门848可输出第一时间的低电平，之后又恢复为高电平，而第一时间的长度可由增减延迟组件内非门的数目来决定。
图5b为产生第二时间高电平的脉冲发生器。输入信号(Dn)输入至延迟组件(其可由奇数个非门串接而成)862与缓冲闸866，而延迟组件862与缓冲闸866的输出端耦接至或非门868，因此，在正常状态，或非门868的输出为低电平，仅有在输入信号(Dn)由高电平变至低电平时，或非门868可输出第二时间的高电平，之后又恢复为低电平，而第二时间的长度也可由增减延迟组件内非门的数目来决定。
综上所述，可见本发明的优点在于提出了一可降低电源/接地弹跳噪声的输出缓冲器及其方法。当输出缓冲器的输出状态变化时，在输出端提供多个驱动电流路径或者放电电流路径，使得输出状态可快速到达稳定状态。本发明的又一优点在于提出了一可降低电源/接地弹跳噪声的输出缓冲器及其方法。当输出状态为稳态时，在输出端提供高电阻路径用以作为上拉或者下拉电阻以降低电源/接地弹跳噪声。
虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，熟习该技术的人士在本发明基础上所作的等同变化和修饰，都应在本专利申请的保护范围之内。
Claims (10)
1、一种可降低电源/接地弹跳噪声的输出缓冲器，配合一电源电压与一接地电压进行运作，该输出缓冲器包含：
一输出端；
多个并联于该电源电压与该输出端间的PMOS晶体管；
多个并联于该接地电压与该输出端间的NMOS晶体管；以及
一控制电路，耦接至该等PMOS晶体管与该等NMOS晶体管的栅极，其中当该输出端由一低电平变至一高电平时，该控制电路开启第一数量的PMOS晶体管，当该输出端维持在该高电平时，该控制电路开启一第二数量的PMOS晶体管，而当该输出端由该高电平变至该低电平时，该控制电路开启一第三数量的NMOS晶体管，当该输出端维持在该低电平时，该控制电路则开启一第四数量的NMOS晶体管，其中该第一数量大于该第二数量，而该第三数量大于该第四数量。
2、如权利要求1所述的可降低电源/接地弹跳噪声的输出缓冲器，其特征在于所述的控制电路包括一脉冲发生器，用以在该输出端由该低电平变至该高电平的一第一时间之后，关闭部份PMOS晶体管。
3、如权利要求2所述的可降低电源/接地弹跳噪声的输出缓冲器，其特征在于在所述的第一时间区段的结束点上，该输出端上的一电压值接近但低于该高电平。
4、如权利要求1所述的可降低电源/接地弹跳噪声的输出缓冲器，其特征在于所述的控制电路包括一脉冲发生器，用以在该输出端由该高电平变至该低电平的一第二时间之后，关闭部份NMOS晶体管。
5、如权利要求4项所述的可降低电源/接地弹跳噪声的输出缓冲器，其特征在于在所述的第二时间区段的结束点上，该输出端上的一电压接近但高于该低电平。
6、一种可降低电源/接地弹跳噪声的方法，运用于一输出缓冲器上，其特征在于包含下列步骤：
当该输出缓冲器的一输出端由一低电平变至一高电平时，提供多个驱动电流路径至该输出端；
当该输出缓冲器的该输出端维持在该高电平时，关闭部分驱动电流路径；
当该输出缓冲器的该输出端由一高电平变至一低电平时，提供多个放电电流路径至该输出端；以及
当该输出缓冲器的该输出端维持在该低电平时，关闭部分放电电流路径。
7、如权利要求6所述的可降低电源/接地弹跳噪声的方法，其特征在于所述的驱动电流路径是由多个并联于一电源电压与一输出端间的PMOS晶体管所组成。
8、如权利要求6所述的可降低电源/接地弹跳噪声的方法，其特征在于所述的放电电流路径是由多个并联于一接地电压与一输出端间的NMOS晶体管所组成。
9、一种可降低电源弹跳噪声的方法，运用于一输出缓冲器上，其特征在于包含下列步骤：
当该输出缓冲器的一输出端由一低电平变至一高电平时，提供多个驱动电流路径至该输出端；以及
当该输出缓冲器的该输出端维持在该高电平时，关闭部分驱动电流路径。
10、一种可降低接地弹跳噪声的方法，运用于一输出缓冲器上，其特征在于包含下列步骤：
当该输出缓冲器的一输出端由一高电平变至一低电平时，提供多个放电电流路径至该输出端；以及
当该输出缓冲器的该输出端维持在该低电平时，关闭部分放电电流路径。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02107399 CN1232038C (zh) | 2002-03-20 | 2002-03-20 | 可降低电源/接地弹跳噪声的输出缓冲器及其方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02107399 CN1232038C (zh) | 2002-03-20 | 2002-03-20 | 可降低电源/接地弹跳噪声的输出缓冲器及其方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1375934A true CN1375934A (zh) | 2002-10-23 |
| CN1232038C CN1232038C (zh) | 2005-12-14 |
Family
ID=4740272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 02107399 Expired - Lifetime CN1232038C (zh) | 2002-03-20 | 2002-03-20 | 可降低电源/接地弹跳噪声的输出缓冲器及其方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1232038C (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006010298A1 (fr) * | 2004-07-30 | 2006-02-02 | Southeast University | Circuit de commande cmos haute tension a faible consommation d'energie |
| CN102751974A (zh) * | 2011-04-22 | 2012-10-24 | 联咏科技股份有限公司 | 输出缓冲器 |
| WO2016019908A1 (zh) * | 2014-08-07 | 2016-02-11 | 王玮冰 | 一种快速启动数字输出缓冲器及其控制方法 |
| CN105978553A (zh) * | 2016-06-06 | 2016-09-28 | 东南大学 | 一种高速输出驱动器电路 |
| WO2016176836A1 (zh) * | 2015-05-06 | 2016-11-10 | 京微雅格（北京）科技有限公司 | 一种缓冲器电路和采用该电路的电子设备 |
-
2002
- 2002-03-20 CN CN 02107399 patent/CN1232038C/zh not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006010298A1 (fr) * | 2004-07-30 | 2006-02-02 | Southeast University | Circuit de commande cmos haute tension a faible consommation d'energie |
| CN102751974A (zh) * | 2011-04-22 | 2012-10-24 | 联咏科技股份有限公司 | 输出缓冲器 |
| CN102751974B (zh) * | 2011-04-22 | 2015-02-25 | 联咏科技股份有限公司 | 输出缓冲器 |
| WO2016019908A1 (zh) * | 2014-08-07 | 2016-02-11 | 王玮冰 | 一种快速启动数字输出缓冲器及其控制方法 |
| WO2016176836A1 (zh) * | 2015-05-06 | 2016-11-10 | 京微雅格（北京）科技有限公司 | 一种缓冲器电路和采用该电路的电子设备 |
| CN105978553A (zh) * | 2016-06-06 | 2016-09-28 | 东南大学 | 一种高速输出驱动器电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1232038C (zh) | 2005-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920006438B1 (ko) | 슬루 레이트(slew rate)가 제어되는 고속 CMOS 버퍼 | |
| KR910003597B1 (ko) | 데이터출력버퍼회로 및 전위변동 감축방법 | |
| CN101278248B (zh) | 具有电流泄漏减小设计的半导体集成电路 | |
| CN1790912B (zh) | 半导体集成电路装置 | |
| CN1209875C (zh) | 可调整占空比的缓冲器及其操作方法 | |
| CN100472787C (zh) | 集成电路以及减小电路中漏电流的方法 | |
| CN1200514C (zh) | 输出缓冲装置及方法 | |
| CN1283329A (zh) | 用于脉冲输入的高速率的cmos逻辑结构 | |
| US20060033525A1 (en) | Integrated header switch with low-leakage PMOS and high-leakage NMOS transistors | |
| Reigosa et al. | Implications of ageing through power cycling on the short-circuit robustness of 1.2-kV SiC mosfet s | |
| Pal et al. | New low-power techniques: leakage feedback with stack & sleep stack with keeper | |
| CN1232038C (zh) | 可降低电源/接地弹跳噪声的输出缓冲器及其方法 | |
| CN1841730A (zh) | 用于避免多电源输入/输出的瞬态短路电流的上电解决方法 | |
| US6563345B2 (en) | Monotonic dynamic static pseudo-NMOS logic circuits | |
| CN2529453Y (zh) | 可降低电源/接地弹跳噪声的输出缓冲器 | |
| Austin et al. | A low power transregional MOSFET model for complete power-delay analysis of CMOS gigascale integration (GSI) | |
| CN1344436A (zh) | 用于绝缘体上硅结构多米诺电路中双极性消除的方法与装置 | |
| CN1223089C (zh) | 负载电容补偿缓冲器,其设备及方法 | |
| CN101212221B (zh) | 超低功耗集成电路中的缓冲器 | |
| CN1677574A (zh) | 非易失性存储电路和半导体装置 | |
| Liu et al. | Characterization of wake-up delay versus sleep mode power consumption and sleep/active mode transition energy overhead tradeoffs in MTCMOS circuits | |
| CN112468134A (zh) | 一种逻辑电路的生成方法、生成装置、门电路和逻辑电路 | |
| JPH04281294A (ja) | 駆動回路 | |
| JPS62159910A (ja) | 半導体集積回路 | |
| Cottet et al. | Parasitics in power electronics packaging |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20051214 |