CN1375126A - 利用预先计算的降低功率的匹配滤波器 - Google Patents

利用预先计算的降低功率的匹配滤波器 Download PDF

Info

Publication number
CN1375126A
CN1375126A CN00812249A CN00812249A CN1375126A CN 1375126 A CN1375126 A CN 1375126A CN 00812249 A CN00812249 A CN 00812249A CN 00812249 A CN00812249 A CN 00812249A CN 1375126 A CN1375126 A CN 1375126A
Authority
CN
China
Prior art keywords
signal sampling
combination group
combination
sampling value
matched filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN00812249A
Other languages
English (en)
Inventor
J·莱维森
P·W·登特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ericsson Inc
Original Assignee
Ericsson Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Inc filed Critical Ericsson Inc
Publication of CN1375126A publication Critical patent/CN1375126A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7075—Synchronisation aspects with code phase acquisition
    • H04B1/70751—Synchronisation aspects with code phase acquisition using partial detection
    • H04B1/70752—Partial correlation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/15—Correlation function computation including computation of convolution operations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0248—Filters characterised by a particular frequency response or filtering method
    • H03H17/0254—Matched filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/709—Correlator structure
    • H04B1/7095—Sliding correlator type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7075—Synchronisation aspects with code phase acquisition
    • H04B1/70751—Synchronisation aspects with code phase acquisition using partial detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70707—Efficiency-related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computational Mathematics (AREA)
  • Signal Processing (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Data Mining & Analysis (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Complex Calculations (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Color Television Systems (AREA)
  • Television Systems (AREA)
  • Networks Using Active Elements (AREA)
  • Filters And Equalizers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明公开了这样的一种技术,在该技术中使信号采样值序列与预定的数字码进行相关以相对于预定的数字码形成在该信号采样值序列中移位的相关值。该技术是这样实现的:通过组合在该序列中的信号采样值的子群以形成预组合组,然后从每个预组合组中选择一个预组合以提供许多所选择的预组合。然后将许多所选择的预组合相加或相减以形成与在信号采样值的序列中的移位相对应的相关值。

Description

利用预先计算的降低功率的匹配滤波器
交叉引用的相关申请
本专利申请是美国专利申请No.08/967,444(题为“EfficientCorrelation Over a Sliding Window”，1997年11月11日申请)的部分继续专利申请，在此将该专利申请的全部内容以引用参考的方式结合在本申请中。
本专利申请涉及美国专利申请No.09/197,597(题为“ReducedPower Matched Filter”，1998年11月23日申请)，该申请也是上述引用的美国专利申请No.08/967,444的部分继续专利申请，在此也将该专利申请的全部内容以引用参考的方式结合在本申请中。
发明领域
一般地说本发明涉及用于数字码信号的匹配滤波器，更具体地说涉及应用预先计算来降低在码分多路接入(CDMA)信号的射频接收器中的功率消耗的匹配滤波器。
发明背景
在美国以及世界上其它的国家中，蜂窝式电话行业在商业运作上已经取得了显著的进步。在主要的大城市地区的增长已经远远超出了人们的预计并超出了系统的容量。如果这种趋势继续发展下去，快速增长的结果将会迅速到达哪怕是最小的市场角落。因此需要一种创新的方案来满足这种容量增长的需求并保持较高的服务质量并且避免价格升高。
在整个世界上，在蜂窝系统中的一种重要的进步是从模拟发射变换到数字发射。同样重要的一步是选择实施下一代的蜂窝式技术的有效的数字发射方案。此外，人们普遍相信，应用下一代数字蜂窝系统基础设施和蜂窝频率通过蜂窝载波提供第一代个人通信网络(PCN)，这种第一代个人通信网络应用低成本的可置于口袋内的无绳电话，这种电话可以方便地携带并可以在家里、办公室、街道、车里等地方拨打或接听电话。这些新的系统所要求的关键的特征是增加业务容量。
当前，应用频分多路接入(FDMA)、时分多路接入(TDMA)和码分多址接入(CDMA)方法可以实现信道接入。在FDMA系统中，通信信道是信号的发射功率集中的单一的射频带。通过应用带通滤波器限制附近的信道的干扰，该带通滤波器仅使在滤波器的特定的频带内的信号能量通过。因此，对每个信道分配不同的频率，通过可用的频率以及通过信道再利用所带来的局限限制系统容量。
在TDMA系统中，信道由在相同的频率上的周期性的时间间隔串中的时隙组成。每个周期性时隙称一帧。所给定的信号能量局限于这些时隙中的一个时隙。通过应用时间门或仅通过在适当的时间上所接收的信号能量的其它的同步元件来限制附近的信道的干扰。因此，减少了来自不同的相对信号强度等级的干扰的问题。
通过将发射的信号压缩到更短的时隙中增加了在TDMA系统的容量。结果，必须以相应地更快的脉冲串速率发射该信息，而这成比例地增加了占频谱量。
应用FDMA和TDMA系统或混合的FDMA/TDMA系统，其目标是确保两种潜在的干扰信号不同时占用相同频率。相反，CDMA相同允许信号在时间和频率上重叠。因此，所有的CDMA信号共享相同的频谱。在频率域和时间域中，多路接入信号重叠。例如在“On the Capacityof a Cellular CDMA System”(Gilhousen，Jacobs，Viterbi，Weaverand Wheatley著，IEEE Trans. On Vehicular Technology，1991年5月)中详细描述了CDMA的各个方面。
在典型的CDMA系统中，将要发射的信息数据流压缩在通过伪随机噪声码(PNcode)发生器所产生的高得多的位速率数据流中。信息数据流和更高的位速率编码数据流通常相乘在一起。这种将较低的位速率信息数据流与较高的位速率编码数据流的组合称为对在信息数据流信号的编码或扩展。每个信息数据流或信道分配一个唯一的扩展码。许多编码信息信号在射频载波上发射并在接收器上作为复合信号一同接收。每个编码信号在频率和时间两方面都与所有的其它的编码信号以及相关的噪声信号重叠。通过使复合信号与该唯一的扩展码中的一个扩展码相关，分离并解码相应的信息信号。
CDMA通信技术具有许多优点。由于宽带CDMA系统的特性比如改善的编码增益/调制密度、语音活动选通、分区和在每个单元中的相同的频率的再利用，基于CDMA蜂窝系统的容量范围达到已有的模拟技术的容量范围的20倍。CDMA实际上不受多路干扰，并消除了在市区中的衰减和静电干扰从而增强了性能。通过较高的位速率编码器进行的语音CDMA发射确保了优质的逼真的语音质量。CDMA还提供了各种数据率从而可以提供不同等级的语音质量。CDMA的加扰信号格式消除了串扰，并且使窃听或跟踪电话很难且昂贵，确保了通话者更高的保密性和对在发射时间的欺诈有更高的抵抗性。在CDMA或“频谱扩展”概念之后的通信系统中，应用与数据信号的代码不相关的代码扩展了信息数据流的频谱。这种代码对于每个用户也是唯一的。这就是具有预期的发射器的代码信息的接收器能够选择所需的信号的原因。
有几种不同的技术来扩展信号。两种最普通的技术是直接序列(DS)和跳频(FH)，在本领域中这两种技术都是公知的。根据DS技术，通过不相关的伪随机码(即，先前所描述的PNcode)乘以数据信号。Pncode是值为-1和1(极性)或0和1(非极性)并具有噪声等特性的片(位)序列。产生Pncode的一种方式是借助于至少一个移位寄存器。当这种移位寄存器的长度是N时，通过等式TDS＝2N-1给出周期TDS。
在CDMA系统的接收器中，所接收的信号通过相同的(同步的)Pncode再次倍乘。由于代码由+1和-1(极性)组成，这种操作从该信号中消除了代码，所以剩下原始数据信号。换句话说，去扩展操作是与扩展操作相同的操作。
参考附图1，所示为用于计算所接收的在最后M信号采样和M-位码字之间的相关性的已有技术的相关器10的示意性附图。M-单元延迟线11存储所接收的信号采样并顺序地移动它们通过M级中的每个级。因此，延迟线存储器单元包含所接收的最后的M个信号采样值。在每个新的信号采样移进并且每个旧的信号采样移出之后，将M信号采样值从延迟线中读出到M个符号变换器13中，在符号变换器13中根据存储在代码存储器12中的预定的代码位b1……bM将M个信号采样值乘以+或-1，应用这些代码存储器计算相关性。然后将变换符号的值在加法器14中求和以形成相关结果。
通常，M-单元矢量A＝(a1，a2…aM)与M单元矢量B＝(b1，b2…bM)进行相关的过程包含形成内积A·B＝a1·b1+a2·b2+…aM·bM。当矢量中的一个矢量的元素(例如，B)仅包括二进制值(在算术上为+1或-1)，该积比如a1·b1简化为±a1，但是当必须对每个所接收的新的值a执行这种过程时，将M个值±a1，±a2……±aM相加的过程仍然非常费力。
已有技术包括有在附图1中所示的相关器10的许多变型。例如，信号采样可以是仅为+1或-1的一位(single-bit)或“硬限制的”值而不是多位值。而所使用的符号变换器13通常是简单的XOR门。在这种情况下，加法器14可以首先加成对的一位值以获得M/2个两位值；然后M/4个两位加法器加两位值以获得M/4个三位值，等。这种结构公知为“加法器树”，当输入值为一位而不是多位值时更加简单。
对于一位值信号采样，通过加法计数器/减法计数器可以替换加法器树，该加法计数器/减法计数器扫描M个值，并当遇到+1时相加，遇到-1时相减。同样，对于多位值信号采样，通过顺序加法器可以替换并联加法器树，反过来该顺序加法器又从延迟线存储器中抽取M个值中的每个值并将它加入到累积器中。在后一种情况中，所应用的逻辑电路必须以M倍于并联加法器的运行速度运行。因此，在相关器的整体速度和逻辑复杂性之间存在一种折中。此外，在上述的已有技术中的相关器的每种变型中，需要在接收每个新的信号采样之后重新组合M个值。这可能导致消耗大量的功率，特别是电源是便携式电源比如电池时尤其如此。
参考附图2，所示为另一已有技术相关器20的示意图，这种相关器20具有地址计数器21、开关矩阵22、许多存储器23、相应的许多符号变换器24和加法器树25。每个新的信号采样S(i)输入到由地址计数器21控制的开关矩阵22的第一级22a中以将信号采样的输入值输入到存储器23中的下一可用的存储器中，该存储器是先前最后使用“n”个采样以存储采样S(i-n)的存储器。采样S(i-n)由此被新的采样S(i)改写。开关矩阵22的目的是将输入采样线仅连接到由地址计数器21所选择的存储器中以便降低在输入线中的电容性负荷，由此当在较高的采样速率下运行时降低功率消耗。通过地址计数器21的第一位控制开关矩阵22的第一级22a以将输入值输入到第二级开关22b的第一个中或第二级开关22b的第二个中。地址计数器21的第二位运行第二级开关以将输入值输入到四个第三级开关22c中的一个中，等，直到最后一级开关22d将输入值输入到唯一个存储器23中。用于控制开关22a的第一地址计数器位优选是最快速变化的地址计数器位，而在最后级的开关22d中的许多开关优选由地址计数器21的最慢变化位控制，由此使与触发开关相关的功率消耗最小。通过这种装置，存储器23存储最后的“n”输入采样值，在本实施例中“n”是2的幂。当然，“n”也可以是小于2的幂的值，地址计数器21可以被设置成从0到n-1进行计数，然后复位为零。由于在每个采样时钟时刻仅修改一个存储器值，这种结构的功率消耗比移动输入值通过“n”级移位寄存器(比如在附图1中的相关器10)中的功率消耗低得多，因为在后者中所有的“n”个值在每个采样时钟时刻变化。在移位寄存器的情况下，差值是这样的，该第一寄存器总是包含最近的信号采样S(i)。然而，在附图2的相关器20中，包含最近的信号采样S(i)的存储器随着“i”的增加周期性地循环，但它仍然是由地址计数器21的值所表示。
通过下式给出要计算的相关，
Cn·S(i)+C(n-1)·S(i-1)+C(n-2)·S(i-2)…+C(1)·S(i-n+1)…(1)
这里(C1，C2，C3…C(n))是每个代码位的值为+1或-1的n-位代码。通过应用由相应的代码位控制的符号变换器24改变符号(-1)或相反(+1)简单地执行+1或-1的乘法。通过代码发生器(未示)提供代码位，该代码发生器必需使代码循环以使Cn应用到在符号变换器24中的乘法器中，该符号变换器24连接到包含有由地址计数器21所指示的最近的信号采样S(i)的存储器23。由于代码包括一位值，优选使代码循环而不是使存储器23的内容循环，该存储器23保存着多位信号采样。
在加法器树25中将来自符号变换器24的符号变化的输出相加，加法器树25一次成对地相加。要求形成最后的相关值输出的加法器树25的级数与需要对唯一的一个存储器23进行寻址的开关级22a…22d的数目相同(即，LOG2(n)级)。因此，64位相关器包括64个存储器23、控制开关22的6个级和总共32+16+8+4+2+1＝63个加法器的加法器树25的6个级。
与移位寄存器相比，虽然在附图2中的相关器20中的输入控制结构在功率消耗方面经济得多，但是所计算的每个相关值的加法数量仍然等于63。即，通过应用附图2的相关器20并不能降低加法次数。因此，与附图1的相关器10类似，在附图2中的相关器20中所需的大量的加法可能导致消耗大量的功率，特别是当电源是便携式电源比如电池时。
考虑到前述的缺陷，希望提供一种使计算量最小由此降低功率消耗的匹配的滤波器。
发明概述
根据本发明，提供这样的一种技术，在该技术中使信号采样值序列与预定的数字码进行相关以形成相对于预定的数字码在该信号采样值序列中移位的相关值。在一个实施例中，该技术是这样实现的：通过组合在该序列中的信号采样值的子群以形成预组合组，然后从每个预组合组中选择一个预组合以提供许多所选择的预组合。然后将许多所选择的预组合相加或相减以形成与在信号采样值的序列中的移位相对应的相关值。
预定的数字码通常是直接序列扩频扩展码段。预定的数字码可以是实码，数字采样值可以是实值。可替换的是，预定的数字码可以包括实码和虚码，信号采样值可以是复值。
根据本发明的另一方面，从成对的信号采样值的和和差中产生预组合组。从成对的实信号采样值或成对的虚信号采样值的和及差中形成预组合组。在这种情况下，预组合组优选由一个信号采样值的实部和另一个信号采样值的虚部的和及差形成。
根据本发明的进一方面，预组合组由给定数量的信号采样值的和和差的所有的可能的组合形成。在这种情况下，有利的是，一个信号采样值仅应用一个符号的极性，由此将在每个预组合组中所形成的预组合的数量减半。
根据本发明的进一方面，有利的是，从最旧的预组合组中组合预组合对以消除最旧的一个信号采样值在最旧的预组合组中的贡献，然后使该结果与最新的信号采样值组合以形成更新的预组合组。可取的是，在每次接收新信号采样值时产生更新的预组合组，所更新的预组合组重写在存储装置中的最旧的预组合组。最旧的预组合组是指其贡献还没有消除的最旧的信号采样值的预组合组。
根据本发明的进一方面，优选在形成预组合组之后存储它们。预组合组通常存储在存储装置中，这些存储装置优选为环形缓冲器。有利的是存储装置包括选择一预组合组到达所指定的存储单元组的线路选择开关树。这种线路选择开关树优选二进制树，这种二进制树包括等于以2为底的预组合组的存储位置的数量的对数的许多级。具有更小的开关单元数量的一级二进制线路选择开关树优选比具有更大数量的开关单元一级更频繁地切换线路。可取的是，存储装置以相对于形成它们的时间序列顺序倒位的顺序存储预组合组。
根据本发明的进一方面，优选通过预定的数字码的位的相应的子群控制预组合的选择，然后优选根据相应位的子群中的一个位的极性相加或相减每个所选择的预组合。有利的是以预定的数字码的相应的预选择位乘以每个所选择的预组合以改变或确认每个所选择的预组合的极性。
根据本发明的进一方面，预定的数字码包括第一数量的码符号，并且该预组合组由包含不能由第一数量除尽的第二数量的信号采样值的子群形成。然后可以以匹配的滤波器实现本发明，该匹配滤波器包括用于与可由第二数量除尽的长度的预定代码进行相关的相关器。
附图概述
为更完整地理解本发明，现在参考附图。这些附图并不构成对本发明的限制，而仅仅是实例性的。
附图1所示为不计算预组合的第一已有技术相关器的示意图。
附图2所示为不计算预组合的第二已有技术相关器的示意图。
附图3所示为根据本发明预先计算和和差的相关器的示意图。
附图4所示为根据本发明更新四个采样的8种预组合的格子结构。
附图5所示为根据本发明应用四个采样的预组合的64位相关器的一部分的示意图。
附图6所示为根据本发明用于与四个代码相关的代码调度器的示意图。
附图7所示为根据本发明应用21种3-采样预组合组的63-位相关器的64位相关器的示意图。
附图8所示为根据本发明更新3-采样预组合的格子结构。
附图9所示为根据本发明应用实采样或虚采样对的预组合更新复相关器的格子结构。
优选实施例的详细描述
参考附图3，所示为根据本发明通过预先计算和和差使信号采样与码字进行相关的相关器100。相关器100包括预组合器101、一对同心环存储器102、一组选择开关103、32-输入加法器树104、代码发生器105、6-位地址计数器106和乘法器107。与附图2类似，对附图3的相关器100进行64位相关，现在将在附图2中的64个存储器12以附图3中的同心环存储器对102为例说明。同心环存储器对102在每个环中具有32个存储缓冲器单元，总共64个。6-位地址计数器106将采样时钟除以64，但仅应用最高有效5位来对32个存储器的两个同心环102进行寻址以使被寻址的存储器仅在每个交替的采样时钟中改变。
将输入信号采样输送到预组合器101。预组合器101的目的是形成成对的输入采样的和和差。例如，可以以下面的形式重新整理上文用于形成所需的相关的表达式(1)：
Cn·((S(i)+Cn·C(n-1)·S(i-1))
+C(n-2)·(S(i-2)+C(n-2)·C(n-3)·S(i-3))
+C(n-4)·(S(i-4)+C(n-4)·C(n-5)·S(i-5))
……
……
……
+C(2)·(S(i-n+2))+C(2)·C(1)·S(i-n+1))……(2)
根据C(n-2)·C(n-3)为+1还是-1，每个项比如S(i-2)+C(n-2)·C(n-3)·S(i-3)是和(即S(i-2)+S(i-3))或差(即S(i-2)-S(i-3))。如果代码位C(n-2)和C(n-3)具有相同的极性则应用+1的值，否则应用-1的值。因此，如果和和差都已经预先计算了，则如果两个连续的代码位不同则选择差，否则选择输入采样的和i以及另一环存储差值。
为简洁起见仅示出了选择开关组103中一个，即编号为“k”的开关，该选择开关组103根据两位b(k，1)和b(k，2)的模2和选择在内环中的存储器或在外环中的存储器，这两个位是由代码发生器105所产生的两个连续的、选择的代码位。对于在代码位C中所选择的一个代码位应用符号b(k，j)来表示在位“b”和C之间的对应关系不是恒定的关系，而是由于代码位必需相对于所存储的值循环，所以循环地变化。通过选择开关103所选择的每个和或差根据在相关的乘法器107中的b(k，1)的值而改变符号。然后在32-输入加法器树104中将32个符号变化的和或差相加以形成相关值。32-输入加法器树104如在附图2的加法器树13那样地成对地相加值，但现在它仅包括16+8+4+1＝31个加法器，或者说与附图2的加法器相比大致仅有一半数量的加法器。因此形成相关结果的加法次数也减为一半，由此使在加法器树104中的功率消耗减半。
如果对于接收S(i+1)的下一采样时钟改写进行和和差的相关的表达式(2)，则获得下式：
Cn·(S(i+1)+C(n)·C(n-1)·S(i))
+C(n-2)·(S(i-1)+C(n-2)·C(n-3)·S(i-2))
……
……
……
+C2·(S(i-n+3))+C2·C1·S(i-n+2))……  (3)
可以看出，与表达式(2)相比，上式取决于不同的值对S(i+1)和S(i)的和和差值。一种方案是与偶数采样时钟周期相比应用双重结构来计算奇数采样时钟周期的相关结果。由于每种都使用一半的时间，因此每种的功率消耗都将只是附图2的功率消耗的四分之一，因此总的功率将是附图2的功率的一半。然而，存储器的数量加倍，增加了实现集成电路的基片的面积。为避免加倍，对于下一相关我们改写该表达式(3)为：
C(n-1)·(S(i)+C(n-1)·C(n-2)·S(i-1))
+C(n-3)·(S(i-2)+C(n-3)·C(n-4)·S(i-3))
……
……
……
+C3·(S(i-n+4))+C3·C2·S(i-n+3))
+C1·(S(i-n+2))+C1·Cn·S(i+1))  ……  (4)
可以看出，上式取决于在最近的采样S(i+1)和第二旧的采样S(i-n+2)之间的相同的值对的和和差值。可以如下地计算这些而不需要记住旧的采样值以及和和差值。
假设和存储器A保存旧的和值S(i-n+2)+S(i-n+1)，而差存储器B保存旧的值S(i-n+2)-S(i-n+1)。因此第二旧的采样值S(i-n+2)可以重构为：(A+B)/2，其中抵消了S(i-n+1)。因此，排列预组合器101以根据下式将最旧的和和差值A和B与最近的采样S(i+1)进行组合：
新的A值＝S(i+1)+(A+B)/2＝S(i+1)+S(i-n+2)    (5a)
和
新的B值＝S(i+1)-(A+B)/2＝S(i+1)-S(i-n+2)    (5b)
通过选择值b(k，2)和b(k，1)为代码位C(i)的适当的选择，从过去的和和差值和一个新的和和差值中通过等式(5)中计算正确的相关值。
在下一采样时钟时刻，S(i+2)到达，预组合器101根据等式(5)再次执行相同的操作而不改变所寻址的存储器A和B，现在得到：
新的A值＝S(i+2)+(A+B)/2＝S(i+2)+S(i+1)    (6a)
和
新的B值＝S(i+2)-(A+B)/2＝S(i+2)-S(i+1)    (6b)
因为S(i-n+2)的贡献抵消了。此外，从代码位C(i)中通过位b(k，2)和b(k，1)的代码发生器105的正确的选择提供了正确的相关的结果。在预组合器101已经计算了等式(6)之后，所存储的和和差值根据需要时再次使用等式(2)，同时“i”的值已经递增2，地址计数器106对在同心环缓冲器102中的下一对和/差存储器A，B进行寻址。因此，在计算下一偶数相关值之前在地址计数器106超出到A和B的地址之前，相关器100可以基于相同的所存储的和和差通过应用预组合器101来计算偶数和奇数相关值，从而应用用于计算偶数相关的等式(5)改变所存储的和和差值A，B一次并应用等式(6)再次改变相同的存储器A，B。由于等式(5)和(6)基本相同，因此预组合器101对于奇数和偶数相关执行完全相同的操作，这可以简化本发明的特征。此外，代码发生器105给所有的偶数相关提供相同的64个输出位值，对于每个新的偶数相关仅仅使一个位置的输出循环，而给奇数相关交替地输送另外的64个输出位值，这64个输出位值也总是相同的但仅仅在两个连续的奇数相关之间循环。
可以将该原理扩展到用于计算更大数量的输入采样的更多的预组合。例如，有四个输入采样存在16种可能的组合，其中一个8种正好为另外8种的负数。因此，计算并存储4个输入的采样的8种预组合就足够。在这种情况下，所需的预组合的数量是原始的采样的两倍，要求两倍的环行缓冲器，即对于64位的相关器要求16×8个缓冲器。将64-位相关表示为从每8个一组中所选择的16种预组合之和，使得计算相关仅应用8+4+2+1＝15次相加。所需的相关表示为：
Cn·(S(i)+Cn·C(n-1)·S(i-1)+Cn·C(n-2)·S(i-2)+Cn·C(n-
3)·S(i-3))
+C(n-4)·(S(i-4)+C(n-4)·C(n-5)·S(i-5)+C(n-4)·C(n-6)·S(i-
6)+C(n-4)·C(n-7)·S(i-7))
            ……
            ……
            ……
+C4·(S(i-n+4)+C4·C3·S(i-n+3)+C4·C2·S(i-n+2)+C4·C1·S(i-
n+1))(7)
根据三个系数Cn·C(n-1)；Cn·C(n-2)和Cn·C(n-3)的极性，等式(7)中的项比如S(i)+Cn·C(n-1)·S(i-1)+Cn·C(n-2)·S(i-2)+Cn·C(n-3)·S(i-3)简单为下列8种组合中的一种：
             S(i)+S(i-1)+S(i-2)+S(i-3)
             S(i)+S(i-1)+S(i-2)-S(i-3)
             S(i)+S(i-1)-S(i-2)+S(i-3)
             S(i)+S(i-1)-S(1-2)-S(i-3)
             S(i)-S(i-1)+S(i-2)+S(i-3)
             S(i)-S(i-1)+S(i-2)-S(i-3)
             S(i)-S(i-1)-S(i-2)+S(i-3)
             S(i)-S(i-1)-S(i-2)-S(i-3)
如果以相同的方式在接收采样S(i+1)之后计算在下面的相关，则它要求如下8种预组合中的一种：
             S(i+1)+S(i)+S(i-1)+S(i-2)
             S(i+1)+S(i)+S(i-1)-S(i-2)
             S(i+1)+S(i)-S(i-1)+S(i-2)
             S(i+1)+S(i)-S(i-1)-S(i-2)
             S(i+1)-S(i)+S(i-1)+S(i-2)
             S(i+1)-S(i)+S(i-1)-S(i-2)
             S(i+1)-S(i)-S(i-1)+S(i-2)
             S(i+1)-S(i)-S(i-1)-S(i-2)
该组合不同于第一8种组合。同样地，下一两个相关也要求不同的预组合，除了以新的8种组合替换最旧的8种组合以外，仅在每第四个相关使用相同的预组合。当然通过具有1-采样连续交错排列的相同硬件的四个拷贝的也可以实现这个。每个都计算四个值的8种预组合，如果以公开在上文所引用的美国母专利申请No.08/967,444中所述的葛雷码顺序(Grey-code)实现的话则仅要求10次加法。然后要求15次加法来组合所存储的预组合中的所选择的16种预组合以便完成相关，总共进行25次加法。四个相关器中的每个相关器运行四分之一的时间。每次相关的加法净数量25仅是稍微小于根据在附图3中所描述的相关器100两个采样值的预组合对所需的34，但它要求8倍数量的环行缓冲存储单元。因此理想的是，应用与在附图3中所描述的相关器100中所使用的装置等效的装置以免需要双倍的硬件来进行偶数和奇数相关，在这种情况下，由此避免了需要四倍的硬件。这种装置应该允许以四倍的相同采样值的8种预组合的相同的15组来表示四个连续的相关，每次仅计算8种预组合的一个新组。
参考附图4，所示为应用加法器201和蝶形电路202更新四个采样的8种预组合的格子结构200。格子结构200允许以四倍相同采样值的8种预组合的相同的15组来表示四个连续的相关，每次仅计算8种预组合的一个新组。如在附图4的格子结构200中所示，由包含最旧的采样值加上一个新的采样的8种组合组计算这个新的8种组合组。通过在附图4中的A…H表示最旧的预组合组，在此根据四个最旧的采样的采样S(i-n+4)；S(i-n+3)；S(i-n+2)和S(i-n+1)给出它们的等式。
为消除最旧的采样S(i-n+1)的贡献，加法器201组合在它们的S(i-n+1)组元的符号方面不同的这些值对。例如，
A+B＝2(S(i-n+4)+S(i-n+3)+S(i-n+2))
由于系数为2，所以最低有效位(LSB)必需为零，简单地将其丢弃以得到(A+B)/2。然后蝶形电路202计算在新的采样S(i+1)和(A+B)/2之间的和和差以得到如在附图4的底部的等式所给出的新的值A…H。应用十字交叉的网格连接来确保新的值存储在与以前相同的符号模式相对应的位置中。因此，例如，组合C和D的旧值以得到不是C和D的新值而是B和G的新值。如果应用四个加法器201和四个蝶形电路202并行地完成在附图4的格子结构200的整个操作，则同时计算所有的新值并且可以重写旧值，而不存在改写掉仍然需要的旧值的危险。可替换的是，如果连续地应用一个加法器201和蝶形电路202四次，则新值A…H必需写进可替换的8个存储器组中以避免改写掉仍然需要的旧值A…H。应用新的输入采样S(i)，S(i+1)，S(i+2)和S(i+3)可以循环使用附图4的格子结构200以形成连续相关所需的预组合，在这种连续相关中连续地接收S(i)，S(i+1)，S(i+2)和S(i+3)。然后，地址计数器增加以在计算最新的采样S(i+4)的相关之前以相同的方式对在16×8环行缓冲器中的下一8个存储器组A…H进行寻址，先前所使用的8个存储器A…H现在包含S(i+3)，S(i+2)，S(i+1)和S(i)的预组合，这些预组合替换了四个先前的最旧的采样的组合。
参考附图5，所示为应用四个采样值的预组合的64-位相关器300的一部分。相关器300包括预组合器301、开关树302、环形缓冲区303、许多8路选择器304、相应的许多符号变换器305、加法器树306、代码调度器307和地址计数器308。预组合器301根据附图4的格子结构200运行以在每次接收新的采样时更新所选择的8个预组合。连续地更新相同的8个存储器4次，在这之后地址计数器308增加以对在环形缓冲区303中的下一组8个存储器进行寻址。因为地址计数器308现在选择一组8个存储器的输出并将新值输入到它们的输入中，开关树302包括将值输入到该存储器的输入开关树和选择形成该存储器的值的输出开关树。开关树302可以的一个方向的开关树，如果需要的话也可以是应用CMOS双向开关的两方向的开关树，该存储器能够被读取(即，将它们所存储的值放在相关的I/O总线上)或被写入(即，接收在总线的值以便存储)。对于64-位的相关器，地址计数器308是能够由64相除的6-位计数器。在四个连续的相关的过程中，最高有效四位提供由开关树302所选择的8个存储器的组的地址，而同时最低有效两位选择从代码调度器307中选择四个不同的输出位模式中的适当的一个输出位模式，然后以来自代码调度器307的输出位模式的一个位置循环重复该模式。代码调度器307根据等式(7)将16组3个控制位输送给16个8-通道选择器304(为简洁起见在附图中仅示出了4个8-通道选择器304)和将16个符号变换位输送给16个相应的符号变换器305(为简洁起见在附图中仅示出了4个符号变换器305)。在计算控制位b(i)之前，应用代码位C(1)…C(64)仅循环在每个连续的相关之间的一个位置。加法器树306应用8+4+2+1＝15个成对的加法器将16个所选择的预组合相加以获得每个新的相关。因此，每个相关要求在附图4中所示的格子结构200的12次加法或减法加上在附图5中所示的相关器300的15次加法或减法，总共27次。
由于蝶形电路能够以小于单独进行求和或求差的复杂度的两倍复杂度同时地形成和和差，因此，从在附图3中所示的相关器100(34次加法)到在附图4中所示的格子结构200和在附图5中所示的相关器300的组合(27次加法)省力是非常显然的。因此附图4的格子结构200的复杂性相当于大约10次操作而不是12次。然而，与附图3的相关器100相比，应用四个值的预组合的增益仍然可能较小并且不能验证额外的复杂性。然而，当希望同时以一个以上的64-位码字执行64-位相关时，计算并存储预组合所需的努力和硬件对于所有的相关都相同，每代码只有代码调度器和加法器树需要两倍。因此，例如，执行四次64-位相关的复杂性相当于12+4×15＝72次加法，而附图3的相关器100则需要执行相当于3+4×31＝127次加法。此外，如果加法器树足够快到在一个采样周期的过程中以不同的64-位代码连续地应用四次，则不要求额外的硬件来执行四个不同的码字的四次相关。由于本发明使在加法器树中的级数减少了，它还使行波传送进位减少并有助于增加速度，因此使得能够以相同的硬件执行更多的相关。
通常，输入采样必需与其进行相关的代码越多或该代码越长，在计算过程中必需调整的预组合的数量越大以使总的幂(power)复杂度最小，如在上文所引用的美国母专利申请No.08/967,444中所描述。
参考附图6，所示为与四个64-位代码进行相关的代码调度器400。代码调度器400包括四个再循环移位寄存器401，402，403，404、n-位宽的总线405、时序控制器406和组合器407。四个再循环移位寄存器401，402，403，404存储将要与所接收的信号采样进行相关的四个n-位代码中的相应的一个n-位代码。移位寄存器的输出连接到n-位宽的总线405，并通过启动输出能动控制线OE1、OE2、OE3、OE4中的相关的一个来启动或“成为三态”。又通过启动输出，连续地应用n-位代码(u1…un)、(v1…vn)、(w1…wn)和(x1…xn)来形成相关。在已经应用了每个代码之后，通过启动一个移位线使它的再循环移位寄存器旋转一个位置。对于所接收的每种新的信号采样，通过时序控制器406顺序地启动四个代码的OE和移位线以形成四个相关，一个相关一个代码。
如在附图4的格子结构200和附图5的相关器300那样，当应用四个信号采样的预组合来缩减加法树时，对于每8-通道的选择器必需提供三个控制位以及一个符号变换器位。这些位都形成在附图6的组合器400中。来自所选择的代码寄存器的第1，5，9…级的位直接输出到附图5的符号变换器305，而第2，3和4位与第1位进行异或以形成第一个8-通道选择器304a的三个控制位；第6，7和8位与第5位进行异或以形成第二个8-通道选择器304b的控制位；等等。
因此，组合参考上文的附图4的格子结构200所描述的概念和附图6的代码调度器400，得到一种有创造性的低功率的相关器，对于所接收的每种新的采样，这种相关器在最后64个采样和四个64-位代码中的每个代码之间形成相关，每四次相关总共需要进行大约12+4×15＝72次等效的加法。即每次相关进行18次加法，这比在附图2中所描述的已有技术的相关器20的每次相关需要63次加法有效得多。
在这一点，应该注意的是在附图3和5的两个实例中，预组合的采样的数量(分别为2和4)可分为64的相关长度。由于N位所需的预组合的数量以2N-1的指数增加，所以预组合的数量分别从2增加到8。预组合四个以上的采样并且仍然是组合一个可分为64的相关长度的数目的采样将要求预组合8个采样，得到128种结果，这超过使复杂性最小的最佳结果。然而，理想的是能够预组合其它数量的采样以便看看能否实现更低的复杂性，比如3或5，这些数目并不能分解为相关长度。
例如，参考附图7，所示为64-位相关器500，该64-位相关器500包括63-位相关器501、符号变换器502和加法器503。虽然64-位相关器500应用能够被3除尽的63-位相关器501运行，可以相加或相减额外的采样以形成64-位相关。在附图7的相关器500，三个采样的预组合有四种可能性。即，将环形缓冲区504组织为21级，每级4个缓冲单元，对于63个连续采样，四个缓冲单元保留了每组3个连续信号采样的四种预组合。在63-位相关器501中，21个四通道选择器都连接到四个缓冲单元的每个组中并由两个位(比如(b1+b2)和(b1+b2))控制以根据代码位选择每四种预组合中的一种。
将第一63个代码位的b1代码位和每第三位输送到在63-位相关器501内的21个符号变换器中，21个符号变换器的输出馈送到在63-位相关器501内的的21-输入加法器树内。如图所示，通过符号变换器502将第64个信号采样直接乘以代码位64，通过加法器503将该结果加到21-输入加法器树的输出中。例如，21-输入加法器树可以是有两个输入不用的24-输入加法器树。可以通过三个8-输入加法器树构造这种24-输入加法器树，在3-输入加法器中将8-输入加法器树的输出相加。
当接收第65个信号采样时，由于第65个信号采样是比64个信号采样更旧并且在相关窗口之外，所以不再需要第一个信号采样。因此，通过将旧的信号采样1，2和3的预组合修改为信号采样2，3和64的预组合，以最近的信号采样(即第64个信号采样)的贡献替代第一信号采样的贡献。应用比如在附图8中所示的格子结构可以完成这些。
参考附图8，所示为格子结构600，在这种结构中，在信号采样S64被接收并用于完成64-位相关时，四个缓冲单元A、B、C和D都保存着三个最旧的信号采样S1、S2和S3的四种组合。第一信号采样S1由此移到相关窗口之外，而信号采样S64移进。为了象先前那样以相同的3-采样组合中的20个组合表示下一相关并仅修改一个预组合，应用A、B、C和D的旧值连同最近接收的信号采样S64表示格子结构600以消除最旧的信号采样S1的贡献，由此形成S64、S3和S2的预组合。在下一信号采样S65到达并用于完成另一组相关之后，消除S2的贡献并形成S65、S64和S3的预组合。在下一信号采样S66到达并用于完成再另一组相关之后，再次修改缓冲单元A、B、C和D以消除S3的贡献而形成S66、S65和S64的组合。由于这些后面的预组合不再包含最旧的信号采样S1，所以在下一次运行的缓冲单元A、B、C和D改变到在21组(4个一组)的环形缓冲区周围的下一组(4个一组)，这一组包含了现在是最旧的信号采样S6、S5和S4的预组合。因此，已经示出了即使在预组合的信号采样的数量不能被相关的长度除尽时如何应用预组合构造相关器。
在最后的实例中，应用6+21＝27次加法执行64-位相关。对于每个新的信号采样应用6+4×21＝90次相加可以执行四次64-位相关，而已有技术要求252次加法。在本领域熟练的技术人员也可以将64-位相关器构造成为65-位相关器，在这种65-位相关器中消除第65个信号采样的贡献，由此可以使用5个信号采样的预组合。通过类似的手段，应用更方便长度的相关器可以构造任何长度(甚至素数)的相关器，在这些相关器中增加附加的采样的贡献或减去多余的附加采样。
本发明的主要的可见的应用是用于宽带直接序列的码分多址接入信号(WBCDMA)的解调。这种WBCDMA信号的信号采样通常是具有实部和虚部的复数，该信号必需与其进行相关的代码也包括实和虚代码部。先前已经说明通过四个实相关器通过执行复相关，这四个实相关器形成在实代码和实信号部、实代码和虚信号部、虚代码和虚信号部以及虚代码和实信号部之间的相关。这些四个相关然后组合成对以形成实和虚相关结果。在美国专利申请No.08/784,755(题为“Despreading of Direct Sequence Spread Spectrum Signals”，在此以引用结合的方式将该申请整个结合在本申请中)中描述了这样的技术：执行在复代码和仅需要计算两个实相关的复信号之间的复相关，由此使复杂度和功率消耗减半。在此所描述的技术解决了在给定的一组N个信号采样和给定N+N位复代码之间的相关的问题，但并不能解决以在代码和信号采样之间的移位循环每个新的信号采样的相关的问题。本发明解决了这样的问题：在每个采样移位上计算相关，同时还要求仅两倍于复值运行的复杂度而不是该复杂度的四倍。
当包括两个位(Bx，By)的复代码用于扩展CDMA信号时，通常考虑表示复值Bx+jBy，这种复值可以是四个构象(constellation)点1+j，1-j，-1+j或-1-j中的任意一个点。然而，如上文所引用的08/784,755申请中所教导，比较有利的是，旋转图像45度并考虑以如下的方式通过位对(Bx，By)标示构象点1+j0，0+j1，-1+j0和0-1j或简单为1，j，-1和-j：
Bx＝0，By＝0(布尔)表示构象值+1
Bx＝0，By＝1      表示构象值+j
Bx＝1，By＝0      表示构象值-j
Bx＝1，By＝1      表示构象值-1
然后，可以看出，当Bx＝By时代码值是+1或-1，而当Bx不等于By时代码值为+j或-j。实际上，当Bx＝By时代码值是Bx(在代数上为+1或-1)，而当Bx不等于By时代码值为jBx。
现在考虑在复信号采样和64个复-符号代码之间的相关计算，复信号采样为：(I1，Q1)；(I2，Q2)；(I3，Q3)……(I64，Q64)，64个复-符号代码为：(Bx1，By1)；(Bx2，By2)；(Bx3，By3)……(Bx64，By64)，对于相对于代码的信号采样的第一个移位，这种相关计算由下式给出：(Bx1，By1)(I1，Q1)+(Bx2，By2)(I2，Q2)……+(Bx64，By64)(I64，Q64)。应用45-度旋转的构象，By1为零和Bx1为非零或者相反，以及类似的情况。对于四种情况中的每种情况，第一项对给出：
对于By1＝By2＝0∶(Bx1·I1+Bx2·I2)+j(Bx1·Q1+Bx2·Q2)…(8)
对于By1＝Bx2＝0∶(Bx1·I1-By2·Q2)+j(Bx1·Q1+By2·I2)…(9)
对于Bx1＝By2＝0∶(-By1·Q1+Bx2·I2)+j(By1·I1+Bx2·Q2)…(10)
对于Bx1＝Bx2＝0∶(-By1·Q1-By2·Q2)+j(By1·I1+By2·I2)…(11)
可以看出，对于在情况(8)和情况(11)我们需要I1和I2以及Q1和Q2的和和差。对于在情况(9)和情况(10)我们需要I1和Q2以及Q1和I2的和和差。如果预先计算这些8个和和差，可以将相关的实部表示为每8个中的32个所选择的和与差的和，而虚部是每8个中另32个所选择的和与差之和。因此，在复相关器的加法方面复杂度仅是实相关器的复杂度的两倍，通过应用采样对的预组合已经将每个实相关的复杂度减半。这种复相关器必需形成的预组合数量为8个，这是两个实相关器所需的预组合数量的两倍。因此，这种复相关器所需的存储器单元的数量是一个实相关器所需的存储器单元的数量的四倍，尽管功率消耗仅为两倍。附图9所示为更新在上文所描述的复相关器中的8种预组合的格子结构700。
因此上文已经描述了如何能够使滑动相关器(对于数字代码信号称为匹配滤波器)相对于已有技术降低功率消耗。本发明涉及形成输入采样的预组合，然后将这些预组合存储在环形缓冲区中，改写最旧的预组合。然后选择器从环形缓冲区中选择某些预组合加入在加法器树中，由于形成了预组合的缘故加法器树的大小减小了。在本发明的另一方面中，一旦接收了新的信号采样，操作包含了最旧接收的信号采样的所存储的预组合以除去最旧的信号采样的贡献并包括最新的信号采样的贡献，因此避开了先前的信号采样的存储器以及先前所形成的先前的信号采样的预组合。还表明本发明适合于执行在实值或复值之间的相关并且有利的是减少了功率消耗和复杂度。本发明还可以应用于提高应用数字信号处理器、计算机或微处理器的执行存储-程序(软件)的相关器的效率。
总之，已经描述了将所接收的信号的最后“n”个采样与n-数字码字进行相关的相关器，在这种相关器中对于每个新接收的信号采样计算一种新的相关。通过两种技术的结合应用降低了在连续的操作的过程中的功率消耗。首先，采集“L”群信号采样组并进行预组合以形成2L-1种预组合；并将所预组合的值写进M-单元环形缓冲区中，这里M＝(n/L)·2L-1。其次，顺序地将新的预组合值写进M-单元环形缓冲区存储器的下一位置中，改写早期接收“n”个采样的采样，由此避免了在每个新的采样时刻将所有的“n”个多位采样移过缓冲区。通过选择器开关连接到缓冲区存储器单元的输出的加法器树根据相关代码的数字通过加或减所选择的值来计算所需的相关。由于在每组所存储的预组合中仅一种预组合被选择输入到加法器树中，因此减小了加法器树的大小。
实例性的64-位相关器包括32×2的单元环形缓冲区。在每两个采样时钟周期中采集并预组合一对新的信号采样以形成它们的和和差，并将它们的和和差存储在32对缓冲单元的下一顺序对中。两通道输出选择器连接到每个缓冲单元的输出中并通过相应一对64-位相关代码位的模2和控制以选择将所存储的和或所存储的差应用到32-输入加法器树中。通过仅在每个交替的采样时钟上运行，加法器树根据相应对的相关代码位中的一个代码位加或减每个输入值，由此将加法器树的大小从64-输入加法器树减小到32-输入加法器树，这就将总的功率消耗减少到1/4，而同时每两个时钟周期形成相关结果。应用带有1-采样摆动运行的双重装置或可替换地应用带有消除贡献采样的结构的相同的装置，可以形成每个时钟周期需要完成相关的中间相关结果，由此每采样时钟周期得到一种相关输出，与不形成预组合的相关器相比功率消耗减半。
本发明并不限于在此所描述的特定的实施例的范围。实际上，除了在此所描述这些实施例以外，对于本领域的熟练人员来说从前述的描述和附图中得出本发明的各种变型的显然的。因此，这种变型将也落在附加的权利要求的范围内。

Claims (37)

1.一种匹配滤波器，该匹配滤波器用于将信号值采样序列与预定的数字码进行相关以形成相对于预定的数字码在信号采样值序列中移位的相关值，包括：
用于组合在该序列中的信号采样值的子群以形成预组合组的预组合器；
用于存储预组合组的存储装置；
用于从每个所存储的预组合组中选择一个预组合以形成许多所选择的预组合的许多选择器；以及
用于加或减许多所选择的预组合以产生对应于在该信号采样值的序列中的移位的相关值的加法器。
2.权利要求1所述的匹配滤波器，其中信号采样值是实值。
3.权利要求1所述的匹配滤波器，其中信号采样值是复值，以及预定的数字码包括实码和虚码。
4.权利要求3所述的匹配滤波器，其中预组合器从实信号采样值对或虚信号采样值对的和和差中形成预组合组。
5.权利要求3所述的匹配滤波器，其中预组合器从一个信号采样值的实部和另一信号采样值的虚部的和和差中形成预组合组。
6.权利要求1所述的匹配滤波器，其中预定的数字码是直接序列扩频扩展码段。
7.权利要求1所述的匹配滤波器，其中匹配滤波器对在RAKE接收器中的直接序列扩频信号进行解码。
8.权利要求1所述的匹配滤波器，其中预组合器从信号采样值对的和和差中形成预组合组。
9.权利要求1所述的匹配滤波器，其中预组合器从所给定数量的信号采样值的和和差的所有可能的组合中形成预组合组。
10.权利要求9所述的匹配滤波器，其中仅一个符号的极性与一个信号采样值一起使用，由此将在每个预组合组中所形成的预组合数量减半。
11.权利要求1所述的匹配滤波器，其中预组合器从最旧的预组合组中组合预组合对以消除在最旧的预组合组中的信号采样值中最旧的一个的贡献，以及进一步将该结果与最新的信号采样值组合以形成更新的预组合组。
12.权利要求11所述的匹配滤波器，其中在每次接收新的信号采样值时形成更新的预组合组。
13.权利要求11所述的匹配滤波器，其中更新的预组合组写在存储装置中的最旧的预组合组上面。
14.权利要求11所述的匹配滤波器，其中最旧的预组合组是取决于其信号采样值的贡献还没有被删除的最旧的信号采样值的预组合组。
15.权利要求1所述的匹配滤波器，其中存储装置是环形缓冲器。
16.权利要求1所述的匹配滤波器，其中存储装置包括用于路由选择到指定存储单元组的预组合组的路由开关树。
17.权利要求16所述的匹配滤波器，其中路由开关树是二进制树，该二进制树包括等于以2为底的预组合组的存储位置的数量的对数的许多级。
18.权利要求17所述的匹配滤波器，其中具有更小数量的开关单元的级的二进制路由开关树比具有较大数量的开关单元的级更频繁地切换路由。
19.权利要求17所述的匹配滤波器，其中存储装置以相对于它们形成的时间顺序倒位的顺序存储预组合组。
20.权利要求1所述的匹配滤波器，其中通过预定的数字码的位的相应的子群控制许多选择器中的每个选择器。
21.权利要求20所述的匹配滤波器，其中加法器根据相应的位的子群的位中的一个的极性加或减相应的所选择的预组合。
22.权利要求1所述的匹配滤波器，其中预定的数字码包括第一数量的码符号，以及该预组合器形成包含不能由第一数量除尽的第二数量的信号采样值的子群的预组合组，其中匹配的滤波器包括与能够被第二数量除尽的长度的预定的代码进行相关的相关器。
23.权利要求1所述的匹配滤波器，进一步包括；
将每个所选择的预组合与从预定的数字码中相应地预先选择的位相乘以改变或确认每个所选择的预组合的极性的乘法器。
24.一种将信号采样序列与预定的数字码进行相关以产生相对于预定的数字码在信号采样值的序列中移位的相关值的方法，该方法包括如下的步骤：
组合在该序列中的信号采样值的子群以形成预组合组；
从每个预组合组中选择一个预组合以形成许多所选择的预组合；以及
加或减许多所选择的预组合以形成对应于在该信号采样值的序列中的移位的相关值。
25.权利要求24所述的方法，进一步包括如下的步骤：
在形成预组合组之后存储它们。
26.权利要求24所述的方法，进一步包括如下的步骤：
将每个所选择的预组合与从预定的数字码中相应地预先选择的位相乘以改变或确认每个所选择的预组合的极性。
27.权利要求24所述的方法，其中组合在该序列中的信号采样值的子群以形成预组合组的步骤包括组合来自最旧的预组合组中的预组合对以消除在最旧的预组合组中的信号采样值中的最旧的一个信号采样值的贡献，以及将该结果与最新的信号采样值相组合以形成更新的预组合组。
28.权利要求27所述的方法，其中在每次接收新的信号采样值时形成更新的预组合组。
29.权利要求27所述的方法，其中更新的预组合组写在最旧的预组合组上。
30.权利要求27所述的方法，其中最旧的预组合组是取决于其贡献还没有被消除的最旧的信号采样值的预组合组。
31.一种制造的产品，用于将信号采样序列与预定的数字码进行相关以形成相对于预定的数字码在信号采样值的序列中移位的相关值，该制造的产品包括：
计算机可读存储媒体；以及
存储在存储媒体中的计算机编程；其中所存储的计算机编程被配置为通过至少一个计算机从计算机可读存储媒体中可读取，由此使至少一个计算机如下运行：
组合在该序列中的信号采样值的子群以形成预组合组；
从每个预组合组中选择一个预组合以形成许多所选择的预组合；以及
加或减许多所选择的预组合以产生对应于在该信号采样值的序列中的移位的相关值。
32.权利要求31所述的制造产品，进一步使至少一个计算机运行以便：
在形成预组合组之后存储它们。
33.权利要求31所述的制造产品，进一步使至少一个计算机运行以便：
将每个所选择的预组合与从预定的数字码中相应地预先选择的位相乘以改变或确认每个所选择的预组合的极性。
34.权利要求31所述的制造产品，进一步使至少一个计算机运行以通过组合来自最旧的预组合组中的预组合对以消除在最旧的预组合组中的信号采样值中的最旧的一个的贡献从而将在该序列中的信号采样值的子群进行组合以形成预组合组，并将该结果与最新的信号采样值相组合以形成更新的预组合组。
35.权利要求34所述的制造产品，其中在每次接收新的信号采样值时形成更新的预组合组。
36.权利要求34所述的制造产品，其中更新的预组合组写在最旧的预组合组上。
37.权利要求34所述的制造产品，其中最旧的预组合组是取决于其贡献还没有被消除的最旧的信号采样值的预组合组。
CN00812249A 1999-06-30 2000-06-09 利用预先计算的降低功率的匹配滤波器 Pending CN1375126A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/343,468 US6366938B1 (en) 1997-11-11 1999-06-30 Reduced power matched filter using precomputation
US09/343,468 1999-06-30

Publications (1)

Publication Number Publication Date
CN1375126A true CN1375126A (zh) 2002-10-16

Family

ID=23346248

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00812249A Pending CN1375126A (zh) 1999-06-30 2000-06-09 利用预先计算的降低功率的匹配滤波器

Country Status (9)

Country Link
US (1) US6366938B1 (zh)
EP (1) EP1192714B1 (zh)
JP (1) JP2003504909A (zh)
CN (1) CN1375126A (zh)
AT (1) ATE275302T1 (zh)
AU (1) AU5479400A (zh)
DE (1) DE60013443T2 (zh)
MY (1) MY124774A (zh)
WO (1) WO2001003294A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1330089C (zh) * 2005-04-19 2007-08-01 展讯通信（上海）有限公司 有限脉冲响应滤波与欠采样相结合的方法
CN101151813B (zh) * 2005-01-31 2012-04-25 Nxp股份有限公司 用于实现无线通信系统中的匹配滤波器的方法和设备
CN102891701A (zh) * 2011-07-21 2013-01-23 英飞凌科技股份有限公司 用于超低功率接收器的模拟相关性技术
CN103207401A (zh) * 2012-01-11 2013-07-17 精工爱普生株式会社 卫星信号捕捉方法及卫星信号捕捉装置
CN103207400A (zh) * 2012-01-11 2013-07-17 精工爱普生株式会社 卫星信号捕捉方法及卫星信号捕捉装置
CN105723332A (zh) * 2013-11-15 2016-06-29 高通股份有限公司 在执行单元与向量数据存储器之间的数据流路径中采用解扩展电路系统的向量处理引擎以及相关的方法
CN107911099A (zh) * 2017-12-27 2018-04-13 南京天际易达通信技术有限公司 一种数字成形滤波方法及滤波装置

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000307477A (ja) * 1999-04-21 2000-11-02 Matsushita Electric Ind Co Ltd 符号発生装置、その装置を用いた通信装置、通信システム及び符号発生方法
JP4245227B2 (ja) * 1999-06-03 2009-03-25 シャープ株式会社 デジタルマッチドフィルタ
US6671292B1 (en) * 1999-06-25 2003-12-30 Telefonaktiebolaget Lm Ericsson (Publ) Method and system for adaptive voice buffering
FI119011B (fi) * 1999-10-13 2008-06-13 U Nav Microelectronics Corp Sovitettu suodatin ja hajaspektrivastaanotin
US6601078B1 (en) * 2000-01-27 2003-07-29 Lucent Technologies Inc. Time-efficient real-time correlator
US7035354B2 (en) * 2000-12-08 2006-04-25 International Business Machine Corporation CDMA multi-user detection with a real symbol constellation
US6928105B2 (en) * 2001-05-03 2005-08-09 Agere Systems Inc. Vector tree correlator for variable spreading rates
US6970895B2 (en) * 2001-10-01 2005-11-29 Koninklijke Philips Electronics N.V. Programmable delay indexed data path register file for array processing
US7203253B2 (en) * 2002-09-26 2007-04-10 Marvell World Trade Ltd. Method and apparatus of cross-correlation
SE0203047D0 (sv) 2002-10-15 2002-10-15 Nordnav Technologies Ab Spread spectrum signal processing
AU2002339586A1 (en) * 2002-10-24 2004-05-13 Nokia Corporation Determination of the correlation phase between a signal and a replica sequence
US7161975B2 (en) * 2002-11-27 2007-01-09 International Business Machines Corporation Enhancing CDMA multiuser detection by constraining soft decisions
US20040249474A1 (en) * 2003-03-31 2004-12-09 Lee Ruby B. Compare-plus-tally instructions
US7277476B2 (en) * 2003-04-01 2007-10-02 Nokia Siemens Network Oy Determining the correlation between received samples and available replica samples
US7272168B2 (en) * 2003-04-01 2007-09-18 Nokia Siemens Networks Oy Determining the correlation between received samples and available replica samples
US7124352B2 (en) * 2003-12-12 2006-10-17 Nokia Corporation Tracking a code modulated signal
US7876738B2 (en) * 2004-03-02 2011-01-25 Nokia Corporation Preventing an incorrect synchronization between a received code-modulated signal and a replica code
US7706427B2 (en) * 2005-08-18 2010-04-27 Agere Systems Inc. Method and apparatus for compact OVSF despreading
US8107443B2 (en) * 2009-02-10 2012-01-31 Mediatek Inc. Method of performing cell search for a wireless communications system
JP5982991B2 (ja) 2012-04-25 2016-08-31 セイコーエプソン株式会社 受信部駆動制御方法及び受信装置
KR101491651B1 (ko) * 2013-08-14 2015-02-09 (주)에프씨아이 고속 전송다중제어 데이터 획득 방법 및 장치
JP2015090277A (ja) 2013-11-05 2015-05-11 セイコーエプソン株式会社 衛星信号受信機
JP6318565B2 (ja) 2013-11-13 2018-05-09 セイコーエプソン株式会社 半導体装置および電子機器
US9684509B2 (en) 2013-11-15 2017-06-20 Qualcomm Incorporated Vector processing engines (VPEs) employing merging circuitry in data flow paths between execution units and vector data memory to provide in-flight merging of output vector data stored to vector data memory, and related vector processing instructions, systems, and methods
JP2015108565A (ja) 2013-12-05 2015-06-11 セイコーエプソン株式会社 衛星信号受信用集積回路
US11483026B1 (en) * 2021-05-14 2022-10-25 Samsung Electronics Co., Ltd Method and apparatus for TMBOC transmission with narrowband receivers

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4660164A (en) 1983-12-05 1987-04-21 The United States Of America As Represented By The Secretary Of The Navy Multiplexed digital correlator
US4862402A (en) * 1986-07-24 1989-08-29 North American Philips Corporation Fast multiplierless architecture for general purpose VLSI FIR digital filters with minimized hardware
US6005903A (en) * 1996-07-08 1999-12-21 Mendelovicz; Ephraim Digital correlator
US6005899A (en) * 1997-09-29 1999-12-21 Ericsson, Inc. Method for efficiently computing sequence correlations
US6330292B1 (en) 1997-11-11 2001-12-11 Telefonaktiebolaget Lm Ericsson Reduced power matched filter
SE514794C2 (sv) 1998-09-10 2001-04-23 Naf Ab Pneumatiskt eller hydrauliskt manöverdon
US6157684A (en) * 1998-10-14 2000-12-05 Cadence Design Systems, Inc. One bit matched filter with low complexity and high speed

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101151813B (zh) * 2005-01-31 2012-04-25 Nxp股份有限公司 用于实现无线通信系统中的匹配滤波器的方法和设备
CN1330089C (zh) * 2005-04-19 2007-08-01 展讯通信（上海）有限公司 有限脉冲响应滤波与欠采样相结合的方法
CN102891701A (zh) * 2011-07-21 2013-01-23 英飞凌科技股份有限公司 用于超低功率接收器的模拟相关性技术
CN103207401A (zh) * 2012-01-11 2013-07-17 精工爱普生株式会社 卫星信号捕捉方法及卫星信号捕捉装置
CN103207400A (zh) * 2012-01-11 2013-07-17 精工爱普生株式会社 卫星信号捕捉方法及卫星信号捕捉装置
CN103207400B (zh) * 2012-01-11 2017-06-13 精工爱普生株式会社 卫星信号捕捉方法及卫星信号捕捉装置
CN105723332A (zh) * 2013-11-15 2016-06-29 高通股份有限公司 在执行单元与向量数据存储器之间的数据流路径中采用解扩展电路系统的向量处理引擎以及相关的方法
CN107911099A (zh) * 2017-12-27 2018-04-13 南京天际易达通信技术有限公司 一种数字成形滤波方法及滤波装置
CN107911099B (zh) * 2017-12-27 2024-05-10 南京天际易达通信技术有限公司 一种数字成形滤波方法及滤波装置

Also Published As

Publication number Publication date
EP1192714A1 (en) 2002-04-03
DE60013443D1 (de) 2004-10-07
JP2003504909A (ja) 2003-02-04
ATE275302T1 (de) 2004-09-15
WO2001003294A1 (en) 2001-01-11
EP1192714B1 (en) 2004-09-01
US6366938B1 (en) 2002-04-02
AU5479400A (en) 2001-01-22
MY124774A (en) 2006-07-31
DE60013443T2 (de) 2005-09-01

Similar Documents

Publication Publication Date Title
CN1375126A (zh) 利用预先计算的降低功率的匹配滤波器
CN1134743C (zh) 降低能耗的匹配过滤器
EP1195007B1 (en) Matched filter using time-multiplexed precombinations
CN1099171C (zh) 接收和搜索以猝发段形式发射的信号的方法
CN1124706C (zh) 用于天线阵列的同步调制和数字聚束的有效装置
CN1115801C (zh) 对cdma信号进行多码片并行解调的方法和系统
CN1157014C (zh) 码分多址传输系统与该系统中的发送机及其运作方法
CN1132485C (zh) 提供无线电通信的方法、获取信道的方法及相关终端
CN1115777C (zh) 移动电话用的基于只读存储器的有限脉冲响应滤波器
CN1310888A (zh) 码分多址通信系统的反向链路的差值多级检测的方法和装置
CN1277526A (zh) 使用正交可变扩展系数码来调制数据消息的装置和方法
CN1217111A (zh) 使用码分和时分的多址通信系统和方法
JP2002516519A (ja) 部分ブロック・インタリーブされたｃｄｍａ符号化及び復号化
CN1481621A (zh) 通信系统中处理接收信号的方法和设备
CN1650590A (zh) 在cdma通信系统中的弹性相关和排队
CN1190017C (zh) 多导频搜寻用的可编程匹配滤波搜寻器
CN1528066A (zh) 进行kasumi计算的装置和方法
CN1547414A (zh) 时分双工移动通信系统中上下行资源的分配方法和装置
CN101296057A (zh) 基于软件无线电的波形信号处理器
CN103378917B (zh) 扰码的生成方法、装置和扰码的处理装置
US20030026237A1 (en) Cellular base station architecture with soft partitioning
CN1149871C (zh) 灵活的cdma合并器
CN1197290C (zh) 信号接收机的可编程的同步单元
CN1297615A (zh) 运算处理装置及运算处理方法
CN1822580A (zh) 使用双端口存储器的高斯最小移动键控调制

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication