CN1373499A - 使用化学机械抛光精加工用于接合的晶片的装置和方法 - Google Patents

使用化学机械抛光精加工用于接合的晶片的装置和方法 Download PDF

Info

Publication number
CN1373499A
CN1373499A CN01141207A CN01141207A CN1373499A CN 1373499 A CN1373499 A CN 1373499A CN 01141207 A CN01141207 A CN 01141207A CN 01141207 A CN01141207 A CN 01141207A CN 1373499 A CN1373499 A CN 1373499A
Authority
CN
China
Prior art keywords
wafer
polishing
cmp
instrument
sige
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN01141207A
Other languages
English (en)
Inventor
唐纳德·F·卡纳贝利
盖伊·M.·科恩
黄丽娟
约翰·A.·奥托
迈克尔·F.·罗法罗
赵泽安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1373499A publication Critical patent/CN1373499A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/34—Accessories
    • B24B37/345—Feeding, loading or unloading work specially adapted to lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/006—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation taking regard of the speed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02065—Cleaning during device manufacture during, before or after processing of insulating layers the processing being a planarization of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Abstract

描述一种包括一个半导体衬底、一个CMP工具、一个刷洗清洁工具与一个化学晶片清洁工具的方法与装置。CMP工具在1psi的向下力、0.5psi的背侧空气压力、50rpm的台板转速、30rpm的载体转速与140毫升/分的抛光浆料流速下进行工作。

Description

使用化学机械抛光 精加工用于接合的晶片的装置和方法
技术领域
本发明一般地涉及一种用于进行不同半导体材料的晶片对晶片接合的方法与装置，更详细地涉及一种用于在20微米尺寸晶片上把晶片表面精加工至粗糙度小于9埃均方根(RMS)的方法与装置。最好，此方法提供把晶片抛光至达到要求的光滑度并保留整个晶片的平直度以获得一个可通过使用常规的化学清洁程序清洁以进行晶片接合的最终的光滑表面。
背景技术
绝缘体上硅(SOI)是一种用于制造半导体器件的流行技术，例如通过一层绝缘材料使用同衬底介电隔离的一薄层硅的场效应晶体管(FET)。
使用SOI结构制作的器件同直接在硅块上制作的器件相比呈现出大为减小的寄生电容。鉴于这个理由，SOI技术已成为IBM公司策略的重要与关键部分以引入与贯彻到当前的CMOS制造技术中并成为绝缘体上高速IC的OEM。然而，这个策略确实依赖于适于结合进主流CMOS制造加工中的SOI衬底的成本效果与可靠供应。
当前可商业获得的大多数高质量SOI衬底通过硅晶片的离子注入生产以形成一个在硅晶片表面下的隐埋的绝缘层。这种SOI结构的一个例子是通过例如D.K.Sadana等的1999年7月27日授予的美国专利5930643或D.K.Sadana的2000年7月18日授予的美国专利6090689中描述的SIMOX(Separation by Implanted OXygen，注入氧的隔离)工艺生产的衬底。这些SOI结构的应用限于表面层必须是与下面的硅晶片相同材料的情况。此外，此表面硅层在高能注入工艺期间受到损害因而典型地要求一个高温(即1000-1300℃)退火处理以消除注入损害。同样，此方法中的绝缘层限于由此技术只能形成硅氧化物，因而在实践中限于形成二氧化硅或氮氧化硅埋层。其次，包括除去这些提到的硅氧化物以外的层材料的更复杂的结构或叠层不实际可行且原则上难以制作。而且，绝缘埋层的厚度也受限制且难以使用SIMOX技术控制。例如，一个5nm厚的很薄的隐埋氧化(BOX)层或一个1μm的厚BOX层是很难使用SIMOX方法得到的。
制作SOI结构的另一种方法是通过晶片接合即使用二氧化硅作为接合层把两个衬底接合在一起。而且，在此方法中需要的或要求的膜或层堆初始沉积在两个独立晶片即籽晶晶片与加工晶片(handlewafer)的表面上，且最终这些膜将用来形成绝缘埋层及器件制作要求的层或层状结构。如若要求则这两个籽晶晶片与加工晶片将被抛光，然后以顶表面对顶表面取向把它们直接接合在一起。然后使用一种深腐蚀技术或一种例如Smart-Cut、SiGen或Eltran工艺的晶片裂解技术去薄两晶片之一即籽晶晶片以形成SOI结构。Smart-Cut工艺描述在M.Bruel的1994年12月20日授予的美国专利No.5374564中。
通常，晶片接合是一种用来形成适合于器件制作的SOI膜与其它的层叠衬底的强效与灵活的技术，且至今仍可适用于提供某些超过离子注入法的关键优点的各种集成电路。典型地，由于此方法包括一个或多个膜从籽晶晶片向加工衬底的层转移，因而在可形成或接合绝缘埋层的材料堆的类型与质量方面有更大的灵活性。具体地说，此方法允许除硅以外的半导体膜的转移，例如Inp、GaAs等，用于潜在的混和III-V至II-VI器件集成设计以及隐埋金属膜，诸如W，pt等等适合于隐埋互连、双门或接地层器件(ground plane device)应用。可以理解，包括这些类型晶格失配的金属或绝缘层的这类表面或隐埋结构不能简单地通过离子注入法形成或产生。此外，晶片接合可在从室温(23℃)至400℃的低温范围内进行，这将导致若需要的话可允许在单一晶片上进行多个接合步骤而不影响现有器件或集成电路的电特性。这些优点已使新颖的半导体器件例如双门器件(Double-Gate Device)或底面器件(bacl-plane device)结构的设计与制造方面的许多新发展成为可能。
用于外延生长的SiGe的精加工或平面化已见于E.A.Fitzgerald的U.S.6107683在块硅的外延生长应用中。在U.S.6107683中，进行一个粒级(graded)SiGe层上表面的化学机械抛光(CMP)以去除由在SiGe层张弛期间引入的错位形成的粗糙部分。平整表面是为了防止将导致错位成块的表面继续变粗与开槽。表面平整阻止了在粒级SiGe层的后继生长期间增加螺线错位密度。然而，文中未提到形成一个可接合表面、晶片均匀性或以RMS表示的粗糙度定量。
晶片接合法的关键与它的好处现实地基于始终如一地进行与产生高质量的晶片对晶片接合加工的能力。进行两个不同衬底的高质量的晶片接合的关键先决条件要求接合的表面极端平坦(即小于10)且完全没有任何处来的颗粒或杂质。此外，为了得到一个成功的与高质量的两个衬底之间的接合界面，在20μm平方几何尺寸上粗糙度应小于9均方根(RMS)是一个关键的条件。这些严格要求确实阻止了大部分‘生长状态下’材料的接合，因为在生长过程之后它们的初始膜外形的粗糙度典型地大大超过接合需要的临界值9。然而，由于可能生长具有接合所需要的表面性能的高质量的热氧化层，已有通过直接把一个硅晶片同一个热氧化层接合以便形成BOX结构而产生的接合的SOI晶片，并可从SOITHCH商业购买。
发明内容
根据本发明，提供/描述一种用于通过使用化学机械平面化(CMP)加工把晶片表面精加工至粗糙度小于9均方根(RMS)值以进行许多不同材料的晶片对晶片接合的方法与装置。
本发明还提供一种用于在20μm尺寸上把晶片表面精加工至粗糙度小于9RMS以进行许多材料的晶片对晶片接合的方法与装置。此外，可通过CMP加工实现整个晶片表面的精加工而在晶片上保留与保持整体晶片平直度。在CMP加工之后，可使用刷洗清洁以有效地清洁最后表面以清除颗粒，并使用一个常规的RCA或标准清洗1与2(SC-1，-2)化学清洁程序以制备用于晶片接合的晶片表面。本发明已用于精加工与成功地接合低温氧化物(LTO)层、多晶硅层与硅锗(SiGe)层从而提供形成并制作合成材料堆与器件的能力。精加工与接合LTO膜的能力对于制作半导体器是特别重要和有用的，因为LTO层可容易地在低温下沉积在那些初始可能不适于CMP抛光或对晶片接合来说过于粗糙的各种材料上。一旦沉积后初始材料的初始粗糙度将转移至LTO层的表面上，然后可通过本发明将此表面容易地精加工至粗糙度9RMS或以下的高表面质量。已证明LTO表面一旦被适当精加工，则此LTO层可用于对另一晶片即加工晶片进行强力的、高质量的晶片对晶片的接合。以这种方式，一个LTO层可用作中间缓冲层以提供‘胶合’或‘接合’使能接合一个宽范围的材料与器件。由于本发明的结果，晶片接合已被引入作为新的以SOI为基础的器件，包括双门器件与绝缘体上硅锗(SiGe-On-Insulator，SGOI)器件结构的一个重要组成部分。
附图说明
连同附图阅读本发明的下面详细描述，本发明的这些与其它的特征、目的与优点将变得明显，这些附图中：
图1是一个图示说明一个本发明实施例的表示SiGe膜的表面粗糙度作为CMP抛光时间的函数的关系图。
图2是一个图示说明一个本发明实施例的表示SiGe材料的以为单位给出的去除量作为以分钟为单位给出的CMP抛光时间的函数的关系图。
图3是一个表示沉积的LTO膜的表面形态的AFM图象，表明初始表面粗糙度为7.85RMS。
图4是一个在CMP加工2分钟后LTO膜的表面组织的AFM图象，显示最后表面粗糙度为2.19RMS。
具体实施方式
本发明提供一种使用适用于晶片接合的化学机械平整(CMP)加工抛光整个晶片以便得到一个粗糙度小于9RMS的、光滑的、可接合的晶片表面的方法与加工装置。词汇‘化学机械平面化’或‘化学机械抛光’用来表示同一事情。使用此方法，可以50-1000/分钟之间范围的去除速率从晶片表面上去除材料，具体的速率依赖平整与抛光的材料类型而定。而且，在抛光加工期间表面粗糙度随着材料的去除而逐渐减小。为得到一个光滑的、可接合的晶片表面所需要的总抛光时间与随之去除的总材料量确实依赖于被抛光与精加工的材料的初始粗糙度与类型。作为一个例子，参看图1，数据点12-14表示CMP加工时间与应变的SiGe膜相应的粗糙度测量值之间的关系。图1中，纵坐标表示单位为RMS的表面粗糙度而横坐标表示加工时间。SiGe膜初始表面的粗糙度测量值100RMS在CMP加工10分钟后明显地减小为可接合的晶体表面的2RMS，此外，图2中的数据点20-23表示单位为的SiGe膜材料去除厚度相对于单位为分钟的CMP抛光时间的关系。图2中，纵坐标表示单位为的被去除的SiGe膜的厚度而横坐标表示加工时间。
为应用与扩展CMP加工以接合并形成SOI结构与半导体器件，参看序列号No.09/____同一天提交的日期为2000年9月29日由D.F.Canaperi等提出的标题为‘Preparation of Straind Si/SiGe On Insulatorby Hydrogen Induced Layer Transfer Technique’的专利申请，在此引入作为参考。
关于LTO膜表面粗糙度的改进，图3表示一个表面粗糙度为7.85RMS的在沉积状态下的LTO膜在CMP加工期2分钟后得到一个2.19RMS的最后的可接合的表面粗糙度的原子力显微镜(AFM)图象。
下面的表1是一个对通过各种生长技术沉积的LTO、多晶硅与SiGe不同材料观察到的以表面粗糙度表示的抛光改进的一览表，在所有情况下在生长之后，得到的晶片表面被成功地接合至另一个加工晶片。表1
  材料   CMP加工前的粗糙度(RMS)              接合能力 CMP加工之后的粗糙度(RMS)
  LTO     25-40 好(随LTO层下面的材料即钨、多晶硅而定)     2-4
  多晶硅     30-120 好(随膜厚与用作多晶硅生长的方法而定)     6-9
  SiGe     60-150 好(随膜中的Ge含量而定)     4-7
本发明的优选实施例描述如下：(1)CMP工具；(2)抛光垫板系统；(3)垫板的修整；(4)抛光浆料与(5)刷洗清洁。
(1)CMP工具
本发明可在利用抛光‘板’或‘带’与晶片之间的运动接触而起作用且还提供使用液体抛光悬浮液浆料的任何CMP工具或装置上实施。本发明的一个例子是Westech 372抛光工具，它包括一个圆形旋转抛光台板与一个旋转晶片载体。本优选实施例中上述工具的工作参数表示在表2中：
            表2
向下力： 1 PSI
台板速度： 50 RPM
载体速度： 30 RPM
背侧空气压力： 0.5 PSI
浆料流速： 140毫升/分
(2)抛光垫板(Polishing Pad)系统
关于抛光垫板本发明优选可包括使用两个座的叠置系统。在抛光期间同晶片表面接触的顶板由浇铸的聚合材料例如含有均匀分布微孔的尿烷制成。顶板有均匀间隔的孔穿过，放置在一个用作底板的第二垫板的上方。由于顶板内有穿孔，使底板被湿润从而浸透为抛光均匀性所要求与必需的抛光浆料。底板由聚酯纤维与尿烷粘合剂材料制成。本发明的实施使用了可商业购买的由Delaware州Newark的Rodel公司生产的抛光垫板。优选的顶板产品号为IC1000而优选的底板产品号为Suba IV。
(3)垫板的修整
在抛光之前首先修整顶板300秒。这可使用固定磨料修整器例如金刚石来完成。此外，在抛光任何后继的晶片之前另外修整垫板25秒。
(4)抛光浆料
抛光浆料是一种硅石磨料在水中的胶状分散质。此抛光浆料以50-200毫升/分范围内的流速被汲送到抛光垫板上。此抛光浆料的优选规格与性能表示在表3中：
              表3
 pH值 9.5-11.0
固体重量百分比 5-30％
颗粒尺寸 12-200毫微米
抛光浆料可以是商业购买的由Illinois州Aurora的Cabot公司生产的SC112。抛光浆料的流速可为140毫升/分。抛光浆料可有从约9.5至约11.0的pH值。包括硅石或可能只有硅石的固体重量百分比可在从约5％至约30％范围(比在SC112中较大的范围)内，并且硅石颗粒尺寸可在从约12至约200nm范围(比在SC112中较大的范围)内。
(5)涮洗清洁(Brush Cleaning)
CMP加工步骤之后是一个涮洗清洁步骤。涮洗清洁在从晶片表面清除由CMP为抛光加工留下的残余磨料颗粒时是必需的与有效的。为保证在CMP抛光之后可进行任何后继的晶片接合之前晶片表面上完全没有颗粒，此清洁步骤是必不可少的。本发明优选使用常规双侧滚筒涮洗清洁机，包括一个刷洗清洁阶段，其中滚筒刷洗清洁步骤的持续时间设置为99秒。晶片接合工具是一种旋转干燥待接合的晶片、将晶片保持成行并使晶片表面紧密接触在一起的机械装置。

Claims (18)

1.一种用于抛光与精加工适合于进行晶片对晶片接合的晶片表面的装置，包括：
半导体衬底，
形成在所述衬底上的第一材料层，
CMP工具，
刷洗清洁工具，
化学晶片清洁工具，与
晶片接合工具。
2.根据权利1的装置，其中所述半导体衬底可以是从包括Si、SiGe、Ge、SiC、GaAs、InP、SOS、SOI与BESOI的组中选择的一个单晶晶片。
3.根据权利要求1的装置，其中所述第一材料层可以是从包括Si、SiGe、Ge、SiC、SiGeC、GaAs与InP的组中选择的一个单晶层。
4.根据权利要求1的装置，其中所述第一材料层可以是一个从包括多晶硅、多晶SiGe、多晶Ge、多晶SiC与多晶SiGeC的组中选择的多晶层。
5.根据权利要求1的装置，其中所述第一材料层可以是非晶的，且可以是氧化硅、二氧化硅、低温氧化物(LTO)、高温热氧化物、PECVD氧化物、PECVD TEOS、氮化硅与氮氧化硅。
6.根据权利要求1的装置，其中CMP工具可以是任何晶片抛光设备，而优选的工具是包括一个圆形旋转抛光台板与一个旋转晶片载体的Westech 372抛光工具。
7.根据权利要求6的装置，其中CMP工具在下列条件下工作：
向下力为1psi，
台板速度为50rpm，
载体速度为30rpm，
背侧空气压力为0.5psi，与
抛光浆料流速为140毫升/分。
8.根据权利要求6的装置，其中CMP工具使用一个两个垫板的叠置系统，其中顶板由浇铸的聚合材料例如尿烷制成并含有均匀分布微孔，优选的顶板为市场上的由Rodel公司生产的产品号为IC1000的垫板。
9.根据权利要求8的装置，其中在抛光之前使用固定的磨料金刚石修整器首先修整顶板300秒，并在开始抛光下一个晶片之前再另外修整顶板25秒。
10.根据权利要求6的装置，其中CMP工具使用一个两个垫板的叠置系统，其中底板由聚酯纤维与尿烷粘合剂材料制成，优选的底板为市场上的由Rodel公司生产的产品号为Suba IV的垫板。
11.根据权利要求6的装置，其中CMP工具使用的抛光浆料包括硅石磨料在水中的胶状分散质。
12.根据权利要求11的装置，其中抛光浆料以50-200毫升/分范围的优选流速被汲送至抛光垫板表面上。
13.根据权利要求11的装置，其中抛光浆料有下列组成与性能：
pH值在9.5-11.0范围，
固体重量百分比在5-30％范围，与
颗粒尺寸在12-200nm范围。
14.根据权利要求6的装置，其中刷洗清洁工具是一个双侧滚筒刷洗清洁器，包括一个刷洗清洁阶段。
15.根据权利要求14的装置，其中滚筒刷洗清洁步骤的持续时间优选为99秒长。
16.根据权利要求1的装置，其中化学晶片清洁处理是用于半导体衬底的标准的半导体晶片清洁程序，包括一个RCA或Huang清洁程序步骤。
17.根据权利要求1的装置，其中最后的抛光晶片达到一个粗糙度小于9RMS的、光滑的、可接合的且可使用标准的接合工具与技术同另一个加工晶片接合的表面。
18.一种使用CMP工具抛光晶片的方法，包括步骤：
把一个选定的晶片放入CMP工具，
施加一个1psi的向下力，
施加一个50rpm的台板速度，
施加一个30rpm的载体速度，
施加一个0.5psi的背侧空气压力，与
提供一个140毫升/分的抛光浆料流速。
CN01141207A 2000-09-29 2001-09-28 使用化学机械抛光精加工用于接合的晶片的装置和方法 Pending CN1373499A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/675,841 2000-09-29
US09/675,841 US6475072B1 (en) 2000-09-29 2000-09-29 Method of wafer smoothing for bonding using chemo-mechanical polishing (CMP)

Publications (1)

Publication Number Publication Date
CN1373499A true CN1373499A (zh) 2002-10-09

Family

ID=24712166

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01141207A Pending CN1373499A (zh) 2000-09-29 2001-09-28 使用化学机械抛光精加工用于接合的晶片的装置和方法

Country Status (5)

Country Link
US (1) US6475072B1 (zh)
KR (1) KR100466728B1 (zh)
CN (1) CN1373499A (zh)
SG (1) SG97196A1 (zh)
TW (1) TW521339B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100369212C (zh) * 2003-04-23 2008-02-13 株式会社尼康 Cmp研磨方法和半导体器件制造方法
CN102484054A (zh) * 2009-06-02 2012-05-30 圣戈班磨料磨具有限公司 耐腐蚀性cmp修整工件及其制造和使用方法
CN106796965A (zh) * 2014-06-26 2017-05-31 索泰克公司 包括接合层的半导体结构、多结光伏电池和相关方法
CN109346419A (zh) * 2018-12-05 2019-02-15 德淮半导体有限公司 半导体器件及其制造方法

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6649492B2 (en) 2002-02-11 2003-11-18 International Business Machines Corporation Strained Si based layer made by UHV-CVD, and devices therein
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US20030227057A1 (en) 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US7157119B2 (en) * 2002-06-25 2007-01-02 Ppg Industries Ohio, Inc. Method and compositions for applying multiple overlying organic pigmented decorations on ceramic substrates
WO2004019391A2 (en) * 2002-08-23 2004-03-04 Amberwave Systems Corporation Semiconductor heterostructures having reduced dislocation pile-ups and related methods
US7109092B2 (en) * 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
US20070087177A1 (en) * 2003-10-09 2007-04-19 Guangwei Wu Stacked pad and method of use
US6938334B2 (en) * 2003-10-31 2005-09-06 Honeywell International, Inc. Vibrating beam accelerometer two-wafer fabrication process
DE102005000645B4 (de) 2004-01-12 2010-08-05 Samsung Electronics Co., Ltd., Suwon Vorrichtung und ein Verfahren zum Behandeln von Substraten
WO2005120775A1 (en) * 2004-06-08 2005-12-22 S.O.I. Tec Silicon On Insulator Technologies Planarization of a heteroepitaxial layer
WO2006032298A1 (en) * 2004-09-22 2006-03-30 S.O.I.Tec Silicon On Insulator Technologies Planarization of epitaxial heterostructures including thermal treatment
FR2876610A1 (fr) * 2004-10-20 2006-04-21 Commissariat Energie Atomique Procede de polissage d'une surface de germanium et utilisation
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US20060113603A1 (en) * 2004-12-01 2006-06-01 Amberwave Systems Corporation Hybrid semiconductor-on-insulator structures and related methods
US20080271384A1 (en) * 2006-09-22 2008-11-06 Saint-Gobain Ceramics & Plastics, Inc. Conditioning tools and techniques for chemical mechanical planarization
FR2913528B1 (fr) * 2007-03-06 2009-07-03 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche d'oxyde enterree pour la realisation de composants electroniques ou analogues.
DE102007019565A1 (de) 2007-04-25 2008-09-04 Siltronic Ag Verfahren zum einseitigen Polieren von Halbleiterscheiben und Halbleiterscheibe mit einer verspannt-relaxierten Si1-xGex-Schicht
JP5367330B2 (ja) * 2007-09-14 2013-12-11 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び半導体装置の作製方法
US8236668B2 (en) * 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
DE102008059044B4 (de) 2008-11-26 2013-08-22 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe mit einer verspannt-relaxierten Si1-xGex-Schicht
CN102341215B (zh) 2009-03-24 2014-06-18 圣戈班磨料磨具有限公司 用作化学机械平坦化垫修整器的研磨工具
DE102009030297B3 (de) * 2009-06-24 2011-01-20 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
WO2011028700A2 (en) 2009-09-01 2011-03-10 Saint-Gobain Abrasives, Inc. Chemical mechanical polishing conditioner
CN101972755B (zh) * 2010-07-21 2012-02-01 河北工业大学 Ulsi铜材料抛光后表面清洗方法
CN101912856B (zh) * 2010-07-21 2012-09-19 河北工业大学 铌酸锂晶体化学机械抛光后的应力控制方法
CN101972754B (zh) * 2010-07-21 2012-09-05 河北工业大学 铌酸锂晶片碱性cmp后的表面洁净方法
FR2963982B1 (fr) 2010-08-20 2012-09-28 Soitec Silicon On Insulator Procede de collage a basse temperature
CN102133730B (zh) * 2011-01-06 2012-09-05 清华大学 一种用于cmp抛光头多区的气压控制系统
CN102133733B (zh) * 2011-01-06 2012-10-10 清华大学 一种用于cmp多腔室的气压控制系统
CN102133729B (zh) * 2011-01-06 2012-11-14 清华大学 一种用于cmp抛光头的压力控制系统
CN102956450B (zh) * 2011-08-16 2015-03-11 中芯国际集成电路制造(北京)有限公司 一种制作半导体器件的方法
JP2014103291A (ja) * 2012-11-21 2014-06-05 Renesas Electronics Corp 半導体装置の製造方法
US9418841B2 (en) 2014-12-30 2016-08-16 International Business Machines Corporation Type III-V and type IV semiconductor device formation
JP6179530B2 (ja) * 2015-01-23 2017-08-16 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
KR20170128801A (ko) 2016-05-16 2017-11-24 삼성전자주식회사 기판 세정 방법 및 이를 수행하기 위한 장치
CN106378710B (zh) * 2016-09-28 2018-09-04 天津华海清科机电科技有限公司 修整器进气系统以及抛光机
US11148035B2 (en) * 2017-09-22 2021-10-19 Conicity Technologies Blade treatments
CN112563132A (zh) * 2020-11-13 2021-03-26 北京遥测技术研究所 一种表面异质结构的快速减薄抛光方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5820448A (en) * 1993-12-27 1998-10-13 Applied Materials, Inc. Carrier head with a layer of conformable material for a chemical mechanical polishing system
US5762539A (en) * 1996-02-27 1998-06-09 Ebara Corporation Apparatus for and method for polishing workpiece
US5823854A (en) * 1996-05-28 1998-10-20 Industrial Technology Research Institute Chemical-mechanical polish (CMP) pad conditioner
US5941758A (en) * 1996-11-13 1999-08-24 Intel Corporation Method and apparatus for chemical-mechanical polishing
US6090689A (en) * 1998-03-04 2000-07-18 International Business Machines Corporation Method of forming buried oxide layers in silicon
US5934980A (en) * 1997-06-09 1999-08-10 Micron Technology, Inc. Method of chemical mechanical polishing
EP1016129B2 (en) * 1997-06-24 2009-06-10 Massachusetts Institute Of Technology Controlling threading dislocation densities using graded layers and planarization
US5997392A (en) * 1997-07-22 1999-12-07 International Business Machines Corporation Slurry injection technique for chemical-mechanical polishing

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100369212C (zh) * 2003-04-23 2008-02-13 株式会社尼康 Cmp研磨方法和半导体器件制造方法
CN102484054A (zh) * 2009-06-02 2012-05-30 圣戈班磨料磨具有限公司 耐腐蚀性cmp修整工件及其制造和使用方法
US8905823B2 (en) 2009-06-02 2014-12-09 Saint-Gobain Abrasives, Inc. Corrosion-resistant CMP conditioning tools and methods for making and using same
CN106796965A (zh) * 2014-06-26 2017-05-31 索泰克公司 包括接合层的半导体结构、多结光伏电池和相关方法
US10014429B2 (en) 2014-06-26 2018-07-03 Soitec Semiconductor structures including bonding layers, multi-junction photovoltaic cells and related methods
CN106796965B (zh) * 2014-06-26 2019-07-23 索泰克公司 半导体结构及其制造方法
CN109346419A (zh) * 2018-12-05 2019-02-15 德淮半导体有限公司 半导体器件及其制造方法
CN109346419B (zh) * 2018-12-05 2020-11-06 德淮半导体有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
TW521339B (en) 2003-02-21
KR100466728B1 (ko) 2005-01-24
US6475072B1 (en) 2002-11-05
SG97196A1 (en) 2003-07-18
KR20020025834A (ko) 2002-04-04

Similar Documents

Publication Publication Date Title
CN1373499A (zh) 使用化学机械抛光精加工用于接合的晶片的装置和方法
US6524935B1 (en) Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique
CN100477150C (zh) 制造包含薄半导体层的结构的方法、所获得的中间结构以及该方法的应用
CN1327505C (zh) 制造含有粘接到目标基片上的薄层的叠置结构的方法
US6927147B2 (en) Coplanar integration of lattice-mismatched semiconductor with silicon via wafer bonding virtual substrates
Taraschi et al. Strained Si, SiGe, and Ge on-insulator: review of wafer bonding fabrication techniques
US7018909B2 (en) Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
US6146979A (en) Pressurized microbubble thin film separation process using a reusable substrate
CN100349278C (zh) 制备衬底的方法以及使用该方法获得的衬底
TWI291711B (en) Substrate and manufacturing method therefor
CN1959952B (zh) 再循环外延施予晶片的方法
JP2001196566A (ja) 半導体基板およびその製造方法
KR100327840B1 (ko) Ｓｏｉ기판의 재생방법 및 재생기판
JP5245380B2 (ja) Ｓｏｉウェーハの製造方法
KR20060048325A (ko) 웨이퍼의 제조 방법
CN100496893C (zh) 用于在sic薄膜上外延生长适用表面的处理的方法
CN100590838C (zh) 键合层消失的间接键合
US7718534B2 (en) Planarization of a heteroepitaxial layer
KR100854856B1 (ko) 버퍼층을 포함하는 웨이퍼를 그것으로부터 층을 취한 후에기계적으로 재활용하는 방법
JP2003109918A (ja) 化学機械研磨（ｃｍｐ）を用いてボンディングのためにウェハを平滑化する装置およびその方法
Glenn Jr et al. Fully planar method for creating adjacent ‘‘self‐isolating’’silicon‐on‐insulator and epitaxial layers by epitaxial lateral overgrowth
CN100580903C (zh) 剥离有用层及重复利用施主晶片的方法、应用和相应晶片
Kuchhangi et al. Large Wafer GaN on Silicon Reconstitution with Gold-to-Gold Thermocompression Bonding
JP2000306993A (ja) 多層基板の製造方法
Li et al. BESOI using a silicon germanium etch stop

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication