CN1344403A - 备用期间访问另一个数据处理单元的存储器的数据处理单元 - Google Patents

备用期间访问另一个数据处理单元的存储器的数据处理单元 Download PDF

Info

Publication number
CN1344403A
CN1344403A CN00805319A CN00805319A CN1344403A CN 1344403 A CN1344403 A CN 1344403A CN 00805319 A CN00805319 A CN 00805319A CN 00805319 A CN00805319 A CN 00805319A CN 1344403 A CN1344403 A CN 1344403A
Authority
CN
China
Prior art keywords
data processing
processing unit
storer
power mode
belongs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00805319A
Other languages
English (en)
Other versions
CN1188795C (zh
Inventor
M·J·L·伊蒙斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NSP BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1344403A publication Critical patent/CN1344403A/zh
Application granted granted Critical
Publication of CN1188795C publication Critical patent/CN1188795C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0888—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using selective caching, e.g. bypass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3265—Power saving in display device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/084—Multiuser, multiprocessor or multiprocessing cache systems with a shared cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Sources (AREA)

Abstract

在降低功率模式中,形成数据处理系统的组成部分的第一数据处理单元为第二数据处理单元提供对它的相关存储器的访问以便最佳利用能源和现有资源。在降低功率模式中第一数据处理单元要求缩减存储空间;它的剩余存储空间可供第二数据处理单元使用。与第二数据处理单元相关的存储器可以关闭以节省能源或如果第二数据处理单元仅在降低功率模式中操作时可一起去除。

Description

备用期间访问另一个数据处理单元的存储器的数据处理单元
本发明涉及可能处于降低功率模式的数据处理系统，包括能够访问属于第一数据处理单元的存储器的第一数据处理单元和能够访问属于第一数据处理单元的存储器的第二数据处理单元。
本发明还涉及可能处于降低功率模式并能够访问属于该数据处理单元的存储器的数据处理单元。
从WO99/00741知道这种类型的结构。其中描述了用于个人计算机的多功能控制器，它包括统一的图形/视频控制器。该统一的图形/视频控制器为用户将原定的数据处理成适用于显示设备再生的信号。该统一视频控制器的数据由CPU(中央处理部件)提供。CPU可将数据写入属于统一图形/视频控制器的存储器中，通过寄存器结构提供它或产生适用于属于CPU的存储器的数据，之后统一的图形/视频控制器可从属于CPU的存储器那里取出数据。统一的图形/视频控制器将该数据处理后，则由属于统一的图形/视频控制器的存储器处理。在WO99/00741中通过通讯链路和综合的PCI桥及高速缓冲控制器实施数据交换；结果是，统一的图形/视频控制器访问了属于CPU的高速缓冲存储器。
这种结构的缺点是，当在降低功率模式的系统中还要通过统一的图形/视频控制器来产生图象时，则该数据处理系统中大部分不需要的部件仍处于活动状态；这就导致了大部分不必要的能耗。
本发明的一个目的是通过有效地利用现有的系统部件进一步降低处于降低功率模式的数据处理单元的能耗。
为此目的，按本发明的装置的特征在于，在降低功率模式的数据处理系统中将第一数据处理单元布置成为第二数据处理单元提供访问属于第一数据处理单元的存储器。
在处于降低功率模式的数据处理系统中，第二数据处理单元常常处理信息，这是真实的但信息的数量并交换受到限制。在处于降低功率模式中第一数据处理单元只执行减少数目的任务，这样使属于第一数据处理单元的存储器有一部分仍未用。在降低功率模式中通过将属于第一数据处理单元的存储器用来存储第二数据处理单元的数据可避免使用第二数据处理单元自己的存储器因此能使系统部件得到最佳使用。
在降低功率模式中属于第一数据处理单元的存储器就产生的数据容量及数量而言可能更适合并将由第二数据处理单元处理或形成系统部件的组成部分；在降低功率模式中它不用但也不关闭。如果在降低功率模式中第二数据处理单元仅处理数据，则第二数据处理单元自己的存储器可以省略掉。
所有这一切导致了有效利用现有系统部件且节省能耗。
本发明的一个实施方案的特征在于，在第一数据处理单元处于减低功率模式期间将该数据处理单元布置成为访问属于该数据处理单元的存储器。
当第一数据处理单元处于降低功率模式时，属于该数据处理单元的存储器通常不用。通过利用该不用的存储器避免使用第二数据处理单元自己的存储器；这样做导致了有效使用系统部件并节省了能耗。
本发明的另一个实施方案的特征在于，当属于第二数据处理单元的存储器关闭时第一数据处理单元布置成为第二数据处理单元提供对属于第一数据处理单元的存储器的访问。
在降低功率模式中，尽可能多的数据处理系统部件关闭以提供最佳能耗。在降低功率模式中通过关闭属于第二数据处理单元的存储器和给第二数据处理单元提供对属于第一数据处理单元的存储器的访问减少数据处理系统的能耗并在属于第一数据处理单元的存储器的辅助下第二数据处理单元可继续执行精减的一组任务。属于第一数据处理单元的存储器，例如就能力而言，可更好地适应于待处理的处于降低功率模式的精减的数据或作为在节省功率中没有用但也没有关闭的系统部件的组成部分。
本发明参考附图将作进一步解释，其中：
图1表示一个系统，其中控制器控制各系统部件间的交互作用；
图2表示一个系统，其中视频控制器利用微处理器的外部存储器；
图3表示一个系统，其中视频控制器利用微处理器的内部存储器；
图4表示一个系统，其中在降低功率模式中视频控制器处理它自己的存储器，但利用微处理器的存储器。
在这些图中数据处理单元以微处理器的形式示出。可以采用其他数据处理单元，诸如数字信号处理器。
图1示出了数据处理系统，包含微处理器10、属于该微处理器的存储器15、控制各系统部件和视频控制器17间的交互作用的控制器13。该系统处于降低功率模式。
在降低功率模式时，重要的是尽量利用各个系统部件。在降低功率模式时，视频控制器17常常重新产生有限数量的信息，这就要求在存储器中存储该信息。通过利用属于微处理器10的存储器15，能避免使用视频控制器17自已的存储器。处于降低功率模式的微处理器10不太活跃或不激活；这就导致了减少使用存储器15。腾空了的存储器15的容量可供视频控制器17使用。如果处于降低功率模式的微处理器10被关闭，则分配给微处理器10的存储器15整个部分变成可供视频控制器17利用。
当处于降低功率模式时视频控制器17仅重新产生数据，则存储器15将足够作为视频控制器17的唯一的存储器，因为处在正常功率方式时视频控制器17不需要存储器而存储器15因此能再次给微处理器10完整使用。
图2示出了数据处理系统，包含微处理器10、视频控制器27、属于该微处理器的外部存储器25和包括在微处理器20中的控制器23。控制器23控制，可能由微处理器20命令，属于微处理器20的存储器25的访问。通过使微处理器20的各部分，其中包括控制器23，继续保持激活状态，视频控制器27能利用属于处于降低功率模式的微处理器20的存储器25；这样能避免使用属于视频控制器27的自己的存储器。在降低功率模式中，例如，微处理器20能被关闭，对存储器25的访问为视频控制器27保留。其结果是，节省了能耗且系统部件得到了最佳的使用。当处于降低功率模式时，视频控制器27仅重新产生数据，存储器25将足够作为视频控制器27的唯一的存储器；因为处于正常功率方式的视频控制器27不需要任何存储器因而存储器25因此再次完整地交由微处理器20处置。
图3示出了数据处理系统，包含视频控制器27、包括在微处理器20中的存储器35的微处理器30，处于降低功率模式时，它的存储器可由视频控制器27从外部访问。在有些系统中，微处理器30不关闭，但需要仅执行很少的一组任务。为此目的，微处理器30仅需要小部分的存储器35，然而整个存储器35是供电的。通过让视频控制器27使用存储器35的未用部分避免使用属视频控制器27的附加存储器。结果是，也避免了与属视频控制器27的存储器有关的能耗和最佳的利用了现有的系统部件。
图4示出了数据处理系统，包含微处理器40、控制器43、属于该微处理器的存储器45、视频控制器47、属于视频控制器47的存储器49和为了中断向存储器49提供能源的开关48。
在降低功率模式时控制器43提供视频控制器47访问属于微处理器40的存储器45。在降低功率模式中存储器45有足够的存储容量存储视频控制器47的数据。在降低功率模式中属于视频控制器47的存储器49不再需要且能由开关48关闭或由功率下降的针46关闭，因此而节省功耗。关闭属于视频控制器47的存储器49可用示于图1、2和3的改进型综合。

Claims (8)

1.一种数据处理系统，它可能处于降低功率模式，包含第一数据处理单元可以访问属于第一数据处理单元的存储器和第二数据处理单元可以访问属于第一数据处理单元的存储器，其特征在于，在数据处理系统处于降低功率模式时，第一数据处理单元被布置成为第二数据处理单元提供对属于第一数据处理单元的存储器的访问。
2.如权利要求1的数据处理系统，其特征在于，在数据处理系统处于降低功率模式期间第一数据处理单元被布置成为第二数据处理单元提供对属于第一数据处理单元的存储器的访问，其中处于降低功率模式的数据处理系统意味着第一数据处理单元处于降低功率模式。
3.如权利要求1或2的数据处理系统，其特征在于，当属于第二数据处理单元的存储器被关闭时，第一数据处理单元被布置成为第二数据处理单元提供对属于第一数据处理单元的存储器的访问。
4.如权利要求1、2或3的系统，其特征在于，属于第一数据处理单元的存储器形成了第一数据处理单元的组成部分。
5.如权利要求1、2、3或4的系统，其特征在于，属于第一数据处理单元的存储器是一个高速缓冲存储器。
6.如权利要求1、2、3或4的系统，其特征在于，第一数据处理单元是一个微处理器。
7.如权利要求1、2或3的系统，其特征在于，第二数据处理单元是一个视频控制器。
8.一种数据处理单元，能够访问属于数据处理单元的存储器，数据处理单元可能处于降低功率模式，其特征在于，在降低功率模式时该数据处理单元布置成为提供对属于数据处理单元的存储器的访问。
CNB008053197A 1999-11-24 2000-11-15 备用期间访问另一个数据处理单元的存储器的数据处理单元 Expired - Fee Related CN1188795C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP99203936.2 1999-11-24
EP99203936 1999-11-24

Publications (2)

Publication Number Publication Date
CN1344403A true CN1344403A (zh) 2002-04-10
CN1188795C CN1188795C (zh) 2005-02-09

Family

ID=8240902

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008053197A Expired - Fee Related CN1188795C (zh) 1999-11-24 2000-11-15 备用期间访问另一个数据处理单元的存储器的数据处理单元

Country Status (6)

Country Link
US (1) US6963987B1 (zh)
EP (1) EP1157370B1 (zh)
JP (1) JP2003515831A (zh)
KR (1) KR100769557B1 (zh)
CN (1) CN1188795C (zh)
WO (1) WO2001039164A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100336016C (zh) * 2002-10-11 2007-09-05 皇家飞利浦电子股份有限公司 具有功率节省的vliw处理器
US7873788B1 (en) 2005-11-15 2011-01-18 Oracle America, Inc. Re-fetching cache memory having coherent re-fetching
US7904659B2 (en) 2005-11-15 2011-03-08 Oracle America, Inc. Power conservation via DRAM access reduction
US7934054B1 (en) 2005-11-15 2011-04-26 Oracle America, Inc. Re-fetching cache memory enabling alternative operational modes
US7958312B2 (en) 2005-11-15 2011-06-07 Oracle America, Inc. Small and power-efficient cache that can provide data for background DMA devices while the processor is in a low-power state
CN101356511B (zh) * 2005-11-15 2012-01-11 太阳微系统有限公司 通过dram存取的功率转换
CN104798032A (zh) * 2012-09-28 2015-07-22 英特尔公司 用于缩短缓存的清空时间的设备和方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7230933B2 (en) * 2002-04-17 2007-06-12 Microsoft Corporation Reducing idle power consumption in a networked battery operated device
JP4180834B2 (ja) * 2002-05-01 2008-11-12 富士通株式会社 情報処理装置および情報処理プログラム
TWI242970B (en) * 2004-04-02 2005-11-01 Htc Corp Frame refreshing method and handheld electronic device using the method
DE102005016830A1 (de) * 2004-04-14 2005-11-03 Denso Corp., Kariya Halbleitervorrichtung und Verfahren zu ihrer Herstellung
EP1626328A1 (en) * 2004-08-13 2006-02-15 Dialog Semiconductor GmbH Power saving during idle loop
EP1640966B1 (en) * 2004-09-23 2012-09-19 HTC Corporation Frame refresh method and circuit
US7222253B2 (en) * 2004-12-28 2007-05-22 Intel Corporation Dynamic power control for reducing voltage level of graphics controller component of memory controller based on its degree of idleness
US7373537B2 (en) * 2005-06-28 2008-05-13 Intel Corporation Response to wake event while a system is in reduced power consumption state
US7899990B2 (en) 2005-11-15 2011-03-01 Oracle America, Inc. Power conservation via DRAM access
ATE548696T1 (de) * 2005-11-15 2012-03-15 Oracle America Inc Energieeinsparung über dram-zugang
US7536511B2 (en) * 2006-07-07 2009-05-19 Advanced Micro Devices, Inc. CPU mode-based cache allocation for image data
KR101330121B1 (ko) 2006-10-30 2013-11-26 삼성전자주식회사 컴퓨터시스템 및 그 제어방법
US8041848B2 (en) 2008-08-04 2011-10-18 Apple Inc. Media processing method and device

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2679363B2 (ja) * 1989-06-20 1997-11-19 日本電気株式会社 マイクロプロセッサ
GB2260631B (en) * 1991-10-17 1995-06-28 Intel Corp Microprocessor 2X core design
US5450549A (en) * 1992-04-09 1995-09-12 International Business Machines Corporation Multi-channel image array buffer and switching network
EP0584783A3 (en) * 1992-08-25 1994-06-22 Texas Instruments Inc Method and apparatus for improved processing
US5638530A (en) * 1993-04-20 1997-06-10 Texas Instruments Incorporated Direct memory access scheme using memory with an integrated processor having communication with external devices
WO1995015528A1 (en) * 1993-11-30 1995-06-08 Vlsi Technology, Inc. A reallocatable memory subsystem enabling transparent transfer of memory function during upgrade
US5632038A (en) * 1994-02-22 1997-05-20 Dell Usa, L.P. Secondary cache system for portable computer
FI100280B (fi) * 1994-10-07 1997-10-31 Nokia Mobile Phones Ltd Menetelmä tehonkulutuksen minimoimiseksi tietokonelaitteessa
US5669003A (en) * 1994-12-23 1997-09-16 Intel Corporation Method of monitoring system bus traffic by a CPU operating with reduced power
US5530932A (en) * 1994-12-23 1996-06-25 Intel Corporation Cache coherent multiprocessing computer system with reduced power operating features
US5768628A (en) * 1995-04-14 1998-06-16 Nvidia Corporation Method for providing high quality audio by storing wave tables in system memory and having a DMA controller on the sound card for transferring the wave tables
US5845139A (en) * 1995-06-07 1998-12-01 Advanced Micro Devices, Inc. System for providing a host computer with access to a memory on a PCMCIA card in a power down mode
US5963721A (en) * 1995-12-29 1999-10-05 Texas Instruments Incorporated Microprocessor system with capability for asynchronous bus transactions
US5907330A (en) * 1996-12-18 1999-05-25 Intel Corporation Reducing power consumption and bus bandwidth requirements in cellular phones and PDAS by using a compressed display cache
EP0855718A1 (en) * 1997-01-28 1998-07-29 Hewlett-Packard Company Memory low power mode control
US6185704B1 (en) * 1997-04-11 2001-02-06 Texas Instruments Incorporated System signaling schemes for processor and memory module
US5941968A (en) * 1997-04-14 1999-08-24 Advanced Micro Devices, Inc. Computer system for concurrent data transferring between graphic controller and unified system memory and between CPU and expansion bus device
US6052133A (en) 1997-06-27 2000-04-18 S3 Incorporated Multi-function controller and method for a computer graphics display system
JPH11161385A (ja) * 1997-11-28 1999-06-18 Toshiba Corp コンピュータシステムおよびそのシステムステート制御方法
US6134609A (en) * 1998-03-31 2000-10-17 Micron Electronics, Inc. Method for using computer system memory as a modem data buffer by transferring modem I/O data directly to system controller and transferring corresponding system controller data directly to main memory
US6105141A (en) * 1998-06-04 2000-08-15 Apple Computer, Inc. Method and apparatus for power management of an external cache of a computer system
US6347294B1 (en) * 1998-09-22 2002-02-12 International Business Machines Corporation Upgradeable highly integrated embedded CPU system
US6381636B1 (en) * 1999-03-10 2002-04-30 International Business Machines Corporation Data processing system and method for permitting a server to remotely access a powered-off client computer system's asset information
US6523128B1 (en) * 1999-08-31 2003-02-18 Intel Corporation Controlling power for a sleeping state of a computer to prevent overloading of the stand-by power rails by selectively asserting a control signal

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100336016C (zh) * 2002-10-11 2007-09-05 皇家飞利浦电子股份有限公司 具有功率节省的vliw处理器
US7873788B1 (en) 2005-11-15 2011-01-18 Oracle America, Inc. Re-fetching cache memory having coherent re-fetching
US7904659B2 (en) 2005-11-15 2011-03-08 Oracle America, Inc. Power conservation via DRAM access reduction
US7934054B1 (en) 2005-11-15 2011-04-26 Oracle America, Inc. Re-fetching cache memory enabling alternative operational modes
US7958312B2 (en) 2005-11-15 2011-06-07 Oracle America, Inc. Small and power-efficient cache that can provide data for background DMA devices while the processor is in a low-power state
CN101356511B (zh) * 2005-11-15 2012-01-11 太阳微系统有限公司 通过dram存取的功率转换
CN104798032A (zh) * 2012-09-28 2015-07-22 英特尔公司 用于缩短缓存的清空时间的设备和方法
CN104798032B (zh) * 2012-09-28 2018-11-09 英特尔公司 用于缩短缓存的清空时间的设备和方法

Also Published As

Publication number Publication date
EP1157370A1 (en) 2001-11-28
KR20020007294A (ko) 2002-01-26
EP1157370B1 (en) 2014-09-03
CN1188795C (zh) 2005-02-09
US6963987B1 (en) 2005-11-08
WO2001039164A1 (en) 2001-05-31
JP2003515831A (ja) 2003-05-07
KR100769557B1 (ko) 2007-10-23

Similar Documents

Publication Publication Date Title
CN1188795C (zh) 备用期间访问另一个数据处理单元的存储器的数据处理单元
EP1769364B1 (en) Information processing apparatus and information processing method
JP5485055B2 (ja) 共有メモリシステム及びその制御方法
EP1880297B1 (en) Data transfer arbitration apparatus and data transfer arbitration method
CN1666180A (zh) 多处理器计算机系统
EP1115060A2 (en) Device and method for performing high-speed low overhead context switch
CN102495756A (zh) 操作系统在不同的中央处理器之间切换的方法及系统
US8583842B2 (en) Data transfer device and data transfer system
WO2007138735A1 (ja) マルチプロセッサシステム、ライブラリモジュール、および描画処理方法
CN1963802A (zh) 半导体器件
US20010047456A1 (en) Processor
CN101034375A (zh) 计算机存储系统
CN101004715B (zh) 地址转换器和地址转换方法
JP2793517B2 (ja) データ転送制御装置
CN111338984A (zh) 一种Cache RAM与Retention RAM数据高速交换架构及其方法
CN1313903C (zh) 获取物理层芯片状态信息的方法及装置
CN1502077A (zh) 在系统逻辑器件中使用随机存取存储器来优化计算机系统中的数据流的方法和装置
KR19990017082A (ko) 직병렬 선택 캐쉬 장치
Chang et al. A dynamic-voltage-adjustment mechanism in reducing the power consumption of flash memory for portable devices
JPH11259361A (ja) キャッシュメモリ制御装置
EP0290730A2 (en) Data transfer apparatus and method for use in a data processing system
CN109491785A (zh) 内存访问调度方法、装置及设备
EP0787326B1 (en) System and method for processing of memory data and communication system comprising such system
JP2005071046A (ja) キャッシュメモリの使用方法
WO2002033556A2 (en) Dynamic queuing structure for a memory controller

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: ROYAL PHILIPS ELECTRONICS CO., LTD.

Effective date: 20070831

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20070831

Address after: Holland Ian Deho Finn

Patentee after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Patentee before: Koninklike Philips Electronics N. V.

ASS Succession or assignment of patent right

Owner name: NSP BV

Free format text: FORMER OWNER: NXP CORPORATION

Effective date: 20120910

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120910

Address after: Zurich

Patentee after: NSP BV

Address before: Holland Ian Deho Finn

Patentee before: Koninkl Philips Electronics NV

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050209

Termination date: 20161115

CF01 Termination of patent right due to non-payment of annual fee