CN1329981C - 半导体载体用膜、及使用其的半导体装置和液晶模块 - Google Patents

半导体载体用膜、及使用其的半导体装置和液晶模块 Download PDF

Info

Publication number
CN1329981C
CN1329981C CNB2004100632811A CN200410063281A CN1329981C CN 1329981 C CN1329981 C CN 1329981C CN B2004100632811 A CNB2004100632811 A CN B2004100632811A CN 200410063281 A CN200410063281 A CN 200410063281A CN 1329981 C CN1329981 C CN 1329981C
Authority
CN
China
Prior art keywords
barrier layer
semiconductor
carrier film
chromium
layer
Prior art date
Application number
CNB2004100632811A
Other languages
English (en)
Other versions
CN1577829A (zh
Inventor
山地泰久
丰泽健司
Original Assignee
夏普株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
Priority to JP188854/2003 priority Critical
Priority to JP2003188854A priority patent/JP4008388B2/ja
Priority to JP188854/03 priority
Application filed by 夏普株式会社 filed Critical 夏普株式会社
Publication of CN1577829A publication Critical patent/CN1577829A/zh
Application granted granted Critical
Publication of CN1329981C publication Critical patent/CN1329981C/zh
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=33535536&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1329981(C) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985Flexible insulating substrates
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13452Conductors connecting driver circuitry and terminals of panels
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15151Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections

Abstract

半导体载体用膜包括:具有绝缘性的基底膜;在基底膜上形成的阻挡层,该阻挡层以镍-铬合金作为主要成分;以及在阻挡层上形成的布线层,该布线层由包括铜的导电物构成,并且阻挡层中铬的含量为15~50重量%。此外,通过将半导体元件接合到布线层来形成半导体装置。由此,本发明就能够提供一种即使在高温高湿环境下端子间的绝缘电阻也比现有技术难于恶化的半导体载体用膜及使用其的半导体装置,以便适用于微细间距化和高输出化。

Description

半导体载体用膜、及使用其的半导体装置和液晶模块

技术领域

本发明涉及一种半导体载体用膜及使用其的半导体装置和液晶模块,该半导体载体用膜用于搭载,例如驱动液晶显示装置的半导体芯片或无源元件等。

背景技术

近年来,搭载了液晶驱动器的栽带伴随着多功能及高性能化不断发展的液晶驱动器的多输出,其微细间距化也迅速发展。目前,COF(膜上芯片)正在成为主流半导体载带,因为COF是间距可以比TCP(带载封装)的间距细的一种半导体载体用膜。

使用了该COF的半导体装置的一般组装方法(制造方法)如下所述:首先,在由聚酰亚胺构成的基底膜上通过刻蚀加工来图形化由铜构成的布线,然后,通过在该布线上实施镀锡来形成半导体载体用膜。之后,通过热压着将形成了突起电极的半导体芯片接合到该半导体载体用膜上。将该接合步骤称为“内引线接合(ILB)”。在ILB之后,在半导体芯片和半导体载体用膜之间填充作为保护材料的未充满树脂,而后,使未充满树脂固化。其后,通过最后测试完成使用了COF的半导体装置的组装。

这时,成为基底膜的半导体载体用膜主要具有通过下述方法制造的基底材料。一个是浇铸方法,在具有12~18μm厚度的铜箔上涂敷聚酰亚胺清漆之后,进行固化而做成基底膜基底材料。另一个是金属化方法,通过溅射方法在聚酰亚胺基底材料上形成金属阻挡层,并通过镀铜来形成成为布线的铜膜(层)。对于微细间距化,就需要使成为布线的铜的膜厚变薄,金属化法比浇铸法更适用,因为通过浇铸法很难控制薄的铜膜,而利用金属化法只通过控制镀层厚度就能形成薄膜。金属化法,例如,在日本公开专利公告特开2002-252257(公开日:2002年9月6日)中公开。

图8图示出由金属化法形成的一般的半导体载体用膜的剖面结构。在金属化法中,在成为基底的聚酰亚胺基底材料110上通过溅射形成厚约50~100(5~10nm)左右的镍铬合金(具有铬:7重量%,镍:93重量%的组成比)阻挡层。然后,一般是在形成厚度1000~2000的溅射铜后,通过进行电解或无电解的镀铜来形成将成为布线图案的铜布线层(厚度:8μm左右)。其次,为了在膜基底材料上形成所希望的布线图案,在铜布线层上涂敷光致抗蚀剂并使之固化,在预定图案中形成掩膜后,进行曝光、显影、铜刻蚀和光致抗蚀剂剥离。这样,如图8中所示,就形成了具有预定宽度的阻挡层102和布线层103。在光致抗蚀剂剥离后,形成锡涂层或锡和金涂层(未表示出)。此外,通过在布线的必要部分的布线上用阻焊剂111涂覆,来制作出半导体载体用膜。

但是,在用上述这样的金属化法形成的半导体载体用膜中,在产生电位差的布线(端子)间的距离变短,或由于高输出端子间产生的电位差变大的情况下,产生电位差的相邻端子间在高温高湿环境中就会产生迁移,该端子间的绝缘电阻就容易恶化。特别是,如果在布线上镀金,则产生的迁移更显著,因为用做电镀液的氰基型溶液有轻微残留。结果,就存在既不能实现更细间距化也不能实现高输出化的问题。

这里,利用图9来对迁移产生的机构加以研究,可以得出如下的内容。

图9是现有例的半导体载体用膜的剖视图。在由聚酰亚胺构成的基底膜110上,形成阻挡层102和布线层103a、103b。在阻挡层102和布线层103a、103b的表面上,形成锡涂层104。进而,在其上层形成金涂层105。这里,阻挡层102由包含7重量%的铬和93重量%的镍的镍-铬合金构成其厚度为7nm。此外,在布线层103a和布线层103b之间产生电位差,布线层103a具有正电位,而布线层103b具有负电位或GND电位。

当现有的半导体载体用膜被放置在高温和高湿这样的环境下时,水滴106粘附到半导体载体用膜上。水滴106包含氯等的杂质,该水滴106从存在于布线层103a(具有正电位)侧的阻挡层102上的多孔部分浸入。结果,阻挡层102的一部分作为离子洗提进入水中,并向布线层103b(具有负电位或GND电位)移动。通过该阻挡层洗提部分107,成为布线层103a的铜被腐蚀掉,产生腐蚀部109。进而,形成布线层103a的铜也向布线层103b(具有负电位或GND电位)洗提。特别地,铜的腐蚀、作为布线层103a的成分的铜和阻挡层102的成分的洗提很容易发生,因为形成金涂层105时通常使用的氰基型溶液有残留,没有完全清洗干净。结果,由于上述铜洗提部分108和阻挡层洗提部分107而产生迁移,使端子间的绝缘电阻恶化。

发明内容

本发明是为了解决前述现有问题而提出的。因此,其目的是提供一种即使在高温高湿环境下端子间的绝缘电阻也比现有技术难于恶化的半导体载体用膜及使用其的半导体装置、液晶模块,以便适用于微细间距化和高输出化。

本发明的半导体载体用膜包括:具有绝缘性的基底膜;在基底膜上形成的阻挡层,该阻挡层由铬合金制成;以及在阻挡层上形成的布线层,该布线层由包括铜的导电物构成,所述阻挡层中铬的含量为15~50重量%。

根据上述半导体载体用膜,由于提高了阻挡层的表面电阻率和体积电阻率,所以就使阻挡层中流动的电流变小,阻止了形成布线层的铜的腐蚀。此外,由于阻挡层的表面电位接近标准电位,所以有就能防止阻挡层的组成部分洗提进入水中。结果,相邻端子间就不会有迁移发生。

因此,有就能提供一种适用于微细间距化和高输出化的、即使在高温高湿环境下端子间的绝缘电阻也比现有技术难于恶化的半导体载体用膜。

本发明的进一步的目的、特征和优点通过下面的记载就可以充分明白。此外,本发明的长处通过参考附图所做的如下的说明就可以清楚了。

附图说明

图1是表示本发明的半导体载体用膜的剖视图。

图2是本发明的半导体装置的剖视图。

图3是表示阻挡层表面电阻值和体积电阻值与阻挡层中铬的含量间的依赖性的图表。

图4是表示不同规格阻挡层下的氰基溶液中的表面电位的图表。

图5是表示相对于阻挡层中铬的含量的阻挡层蚀刻特性的图表。

图6是表示相对于阻挡层厚度的阻挡层蚀刻特性的图表。

图7是表示对于各阻挡层的规格,其端子间的漏电流值对湿度的依赖性的图表。

图8是表示用现有金属化法形成的半导体载体用膜的剖视图。

图9是表示说明迁移的发生机构的现有的半导体载体用膜的剖视图。

图10是表示本发明的液晶模块的剖视图。

具体实施方式

参考图1到图4和图10,下面描述本发明的半导体载体用膜、半导体装置和液晶模块的一个实施例。

图1是表示本实施例的半导体载体用膜1的剖视图。半导体载体用膜1的结构如下。在基底膜10(基底膜10具有绝缘特性)的一侧上,形成具有预定厚度的由铬合金构成的阻挡层2。在阻挡层2上,例如,形成厚度约8μm的布线层3。另外,铬合金是含铬和其他金属元素的合金。铬合金的一个例子是包括铬和镍的镍-铬合金。在本实施例中,使用镍-铬合金。

布线层3由包括铜的导电物构成。阻挡层2和布线层3以预定的布线图案形成为线条状。图1表示在形成两个相邻线条的部分处的剖视图。另外,虽然未图示,但是在阻挡层2和布线层3的表面上实施了镀锡(Sn)。进而,为了使与半导体元件(半导体芯片)的接合性进一步提高,也可以用镀金(Au)来代替镀锡。

此外,在布线层3的需要涂覆的部分涂覆绝缘材料如阻焊剂等。这样,就防止了例如不同线之间的短路等。

上述基底膜10的基体由例如具有可塑性的耐热树脂材料构成,优选聚酰亚胺型树脂。此外,基底膜10的厚度优选为25~50μm,因为如果太薄就不容易处理,并且因为如果相反地太厚的话,在将其固定到其他组件时不容易弯折。

如图2中所示,本实施方式的半导体装置20结构如下:半导体芯片和无源组件被接合到半导体载体用膜1的布线图案的预定部分上,该预定部分不涂覆绝缘材料如阻焊剂。

制造上述半导体载体用膜1和使用其的半导体装置20的方法如下。

通过溅射法将例如由预定混合比配合的镍-铬合金附着到由聚酰亚胺构成的基底膜10上,直到达到预定厚度。由此,形成阻挡层2,然后,通过溅射施加铜,直到达到预定厚度。之后,通过电镀淀积铜,由此形成布线层3。另外,可通过非电镀局部淀积铜。

其次,去除阻挡层和布线层的不必要部分,从而阻挡层2和布线层3形成预定的布线图案。例如,通常所知的去除(图案加工)方法是使用光致抗蚀剂刻蚀。通过这种方法,能够比较简易地形成布线图案。在淀积的铜上,施加光致抗蚀剂,接着进行干燥和固化。然后,以预定图案进行掩蔽,经过曝光步骤、显影步骤、刻蚀步骤和光致抗蚀剂剥离步骤,形成铜布线(内引线)。

形成所希望的布线图案后,在阻挡层2和布线层3的表面上形成厚度为,例如0.1~0.5μm的锡涂层。进而,如果在锡涂层上形成金涂层,金涂层的厚度为例如0.1~0.5μm。通常,如果形成金涂层,使用氰基型溶液。之后,在布线的必要部分上涂覆绝缘材料如阻焊剂。按照这些步骤,形成半导体载体用膜1。

然后,在上述半导体载体用膜1连接半导体芯片21和无源组件。在本实施方式中,采用例如内引线接合(ILB)方式来作为该连接方法。

一般,在ILB方式中,半导体芯片具有由金构成的突起电极(凸起),通过热压着突起电极和半导体栽体用膜的布线层,该布线层被锡涂层覆盖,就使金-锡合金洗提进入突起电极和布线层之间的接合界面。结果,使半导体芯片和半导体载体用膜电连接。

图2是表示本实施方式的半导体装置20的剖视图。半导体芯片21具有突起电极22。突起电极22通过热压着被接合到具有锡涂层(未示出)的布线层3上。进而,在连接后,在半导体芯片21和基底膜10之间填充保护材料23如未充满树脂。其后,通过进行最后测试完成制造半导体装置20的步骤。

这里,本实施方式的特征在于形成阻挡层2的镍-铬合金中的铬的含量从现有含量即7重量%增加到15~50重量%。即,阻挡层2的组成比成为15~50重量%的铬而其余的为镍。结果,阻挡层2的表面电阻率和体积电阻率比包括7重量%铬的现有阻挡层的电阻率高,抑制了半导体载体用膜1中相邻布线(端子)之间的迁移的发生,防止了端子间绝缘的退化。

图3是表示形成阻挡层2的镍-铬合金中不同铬含量下的阻挡层2的表面电阻率和体积电阻率的图表。另外,图3中所示的阻挡层2的厚度为30nm(300)。如图3所示,当铬的含量是30重量%时,阻挡层2的表面电阻率和体积电阻率为最大值。图3示出铬的优选含量是15~55重量%。对于这种布置,表面电阻率不低于30Ω/□,这至少是传统含量即7重量%下获得的表面电阻的1.3倍。这样,如果表面电阻率和体积电阻率如此增加,阻挡层2中流动的电流减弱。这防止布线层3中的铜和渗入的水中的杂质之间发生化学反应。结果,防止铜的腐蚀和铜离子的洗提,并防止迁移发生。

更优选铬的含量为20~4 5重量%。对于这种配置,阻挡层2的表面电阻率不低于35Ω/□,这至少是传统含量即7重量%下获得的表面电阻的1.5倍。这更确定地防止迁移。

此外,图4是表示不同铬含量下阻挡层2中氰基型溶液中表面电阻率的图表。另外,纵轴是相对于保持在0V的饱和甘汞电极(SCE)的电极电位的电位。

如图4所示。当铬的含量为传统含量,即7重量%时,阻挡层2的表面电阻率约为-0.4V vs.SCE。随着铬含量增加,表面电阻率变得更接近约-0.2V vs.SCE。因为标准氢电极的电极电位约为-0.2Vvs.SCE,如果铬的含量增加,阻挡层2的表面电位基本上可以与标准氢电极的电位一致。这样,就能够减少从阻挡层2洗提进入水中的金属离子的量,由此进一步防止迁移。

表面电阻率的绝对值随着阻挡层2中铬含量的增加而减少,并且这在氰基型溶液中得到证实,如图4所示。而且,发现在布线层3通过用普通氰基型溶液涂覆金的情况下,半导体载体用膜1的阻挡层2中的铬的含量取15~55重量%也是合适的。

此外,如后面所描述的,阻挡层2中铬的含量优选不高于30重量%。对于这种配置,即使在形成布线图案时使用普通的光致抗蚀剂进行刻蚀,成品率(刻蚀性能)也可以保持在80%或更高。因此,就能够提高半导体载体用膜1的生产率。

进而,阻挡层2的厚度优选不小于10nm。这使阻挡层的多孔部分更不可能形成,由此防止水的渗透。因此,能够防止形成布线层的铜和水中的杂质之间发生化学反应,并能够进一步防止相邻端子之间的迁移。

进而,如后面所描述的,更优选阻挡层2的厚度不超过35nm。对于这样的配置,在形成布线图案时可以进行普通刻蚀,并且,成品率可以保持在80%或更高。因此,就能够提高半导体载体用膜的生产率。

此外,优选由铬合金构成的阻挡层2包括0.1~5重量%(相对于阻挡层2的总重量)的锌作为亚成分。即,优选阻挡层2为铬-锌合金,它由15~50重量%的铬、0.1~5重量%的锌和其它金属(此处,例如镍)构成。对于这种配置,就能够提高铜的防锈效果,并更确切地防止迁移。

此外,也优选由铬合金构成的阻挡层2包括1~10重量%(相对于阻挡层2的总重量)的钼作为亚成分。即,优选阻挡层2为铬-钼合金,它由15~50重量%的铬、1~10重量%的钼和其它金属(此处,例如镍)构成。对于这种配置,就能够防止阻挡层2的镍成分的洗提,并更确切地防止迁移。

其次参考图10描述使用如上所述的半导体装置20的液晶模块30。如图10所示,本实施例的液晶模块30包括按照上面描述制造的半导体装置20、液晶显示面板40、作为照明装置的导光板50,以及具有作为背光的LED(发光二极管)61的框架60。LED61位于导光板50的侧面。

液晶显示面板40包括两个偏振片41和46、上玻璃衬底42、下玻璃衬底45、液晶层44和衬垫45。上玻璃衬底42和下玻璃衬底45夹在偏振片41和46之间。液晶层44和衬垫45夹在上玻璃衬底42和下玻璃衬底45之间。在上玻璃衬底42的液晶层44侧的面上,形成电极43,用于给液晶层44施加电压。

半导体装置20沿着框架60配置。另外,在图10中,参考数字4是用于涂敷布线层3的阻焊剂。此外,半导体装置20所具备的半导体芯片21是用于驱动液晶显示面板40的液晶驱动器集成电路。

半导体装置20的布线层3的一端被连接到液晶显示面板40的电极43,从而连接液晶显示面板40和半导体芯片21。这使半导体芯片21能够驱动液晶显示面板40。

如上所述,本实施方式的液晶模块30包括:上述半导体装置20和在玻璃衬底42和45之间配置液晶层44的液晶显示面板40。而且,电极43的外部连接端被连接到半导体装置20的布线层3,形成电极43用于施加电压到液晶层44。此处,上述半导体装置20用作驱动液晶显示面板40的液晶驱动器。如上所述,半导体装置20所具有的半导体载体用膜在高温高湿环境中可靠性高。因此,即使在高温高湿环境中液晶模块30也能稳定工作。因而,能够提高液晶模块30的可靠性。

下面描述本实施方式的半导体装置20的实施例。应该注意本发明不限于下列实施例。

[实施例1到11,比较例1和2]在厚度为38μm的聚酰亚胺基底膜上(产品名称:Esperflex;Sumitomo Metal Mining Co.,Ltd.的产品),通过溅射法形成阻挡层2。阻挡层2以镍-铬合金作为主要成分。表1表示实施例1到11和比较例1~2中的镍-铬合金中铬的含量。另外,表1也涉及到后面描述的其它实施例和比较例。

表1

其次,在阻挡层2上,通过电子铜镀敷形成由铜构成的布线层3,直到布线层的厚度达到8μm。然后,在布线层3上施加光致抗蚀剂,从而形成相邻端子之间间距为100μm的布线图案(线宽:50μm,相邻布线间的距离:50μm)。之后,干燥并固化光致抗蚀剂。其次,使用玻璃光掩模进行曝光,并进行显影。进而,通过刻蚀去除布线层3和阻挡层2的不必要部分。然后,在阻挡层2和布线层3的一表面上,形成锡涂层(厚度:0.2μm)和金涂层(厚度:0.2μm)。由此制造出半导体载体用膜1。然后,通过ILB方式将半导体芯片21接合到半导体载体用膜1的布线图案而制造用于评估可靠性用的半导体装置20。

半导体装置20被放置在环境条件设定到85℃和85%RH的恒定温度和湿度的槽中(产品名称:FH13,ETAC的产品)。然后,施加DC电压(15V)到相邻布线(端子),并经过预定时间周期后判断是否发生迁移。通过使用显微镜判断是否发生迁移。

表2表示在实施例1到4和比较例1~2中经过100小时和500小时后所作的判定结果。表3表示在实施例2和实施例5到11中经过100小时和500小时后所作的判定结果。在下列表中,“○”表示没有迁移发生,“×”表示发生迁移,而“△”表示阻挡层和布线层的不必要部分由于形成布线图案时刻蚀不充分而残留。

表2

表3

从表2发现,在铬含量为15重量%~50重量%的实施例1到4中,100小时后没有迁移发生,并且与铬含量分别为7重量%和10重量%的比较例1和2相比其可靠性因此得到提高。这与上面所描述的阻挡层2的表面电阻率至少是比较例1中的1.3倍的事实有关。在实施例2和3中,其中铬的含量为20~30重量%,500小时后没有发生迁移。这意味着相邻端子之间的绝缘电阻的退化更确切地被阻止。

此外,从表3发现,在铬含量为20重量%的实施例2和实施例5到10中,无论阻挡层2的厚度为多少都不发生迁移。在实施例11中,其中阻挡层的厚度为50nm,是否发生迁移不能判定。这是因为如后面所述,阻挡层的厚度太厚,以至于在形成布线图案时,要通过刻蚀去除的阻挡层2和布线层3的不必要部分不能完全去除。

此外,表4表示实施例2和比较例1中相对于不同累积时间的迁移发生比率。

表4

这样,在比较例1中,240小时后迁移发生的概率高达20%。相反,在实施例2中,甚至在1000小时后迁移发生的概率为0%。

[刻蚀性能评估]用和实施例1到11相同的方式形成阻挡层2。阻挡层2由包括0~100重量%铬的镍-铬合金制成,其厚度为10nm。然后,进行布线图案加工。为了判定要去除的阻挡层2和布线层3的不必要部分是否确实通过刻蚀被去除,通过被刻蚀部分的AOI(自动光学测试)进行表面测试,并通过端子之间的开路/短路检验进行电测试。即,通过表面检测,选出仍然包括应通过刻蚀去除的不必要部分的样品,并用这些样品进行电测试。相邻端子之间发现短路的那些样品(相邻端子之间的电阻低于108Ω的那些样品)被认为是有缺陷的样品,由此而检测样品的成品率(刻蚀性能)。

图5表示不同铬含量下刻蚀性能的测量结果。在图5中,纵轴表示刻蚀性能。如图5所示,如果铬的含量不超过30重量%,刻蚀性能高(80%或更高)。如果刻蚀性能为80%或更高,生产率增加。因此,为了通过相对简单的光致抗蚀剂刻蚀法去除阻挡层2和布线层3的不必要部分,优选铬的含量不高于30重量%。

用和实施例1到11相同的方式形成阻挡层2。阻挡层2由包括7~20重量%铬的镍-铬合金制成,并且其厚度为7~50nm(70~500)。然后,进行布线图案加工。在此情况下,刻蚀性能评估如图6所示。如图6所示,如果阻挡层2的厚度不超过35nm(350),刻蚀性能为100%。因而,为了通过相对简单的光致抗蚀剂刻蚀法去除阻挡层2和布线层3的不必要部分,优选阻挡层2的厚度不超过35nm。

下面描述本发明的半导体载体用膜1的实施例。应该注意本发明不限于下列实施例。

[实施例12和13,比较例3和4]用和实施例1到11相同的方式在基底膜上形成阻挡层2,并在阻挡层2上形成布线层3。阻挡层2由镍-铬合金制成,并且其中铬的含量和层的厚度如表1所示(见实施例12和13以及比较例3和4部分)。布线层3由铜构成。然后,用和实施例2中相同的方法进行刻蚀,以形成梳状布线图案,图案中相邻端子之间的间距为40μm(线宽:20μm,相邻端子之间的距离:20μm)。由此制造半导体载体用膜1。以使梳状部分的一部分暴露的方式在梳状部分上施加光致抗蚀剂。

将该半导体载体用膜1置于标准温度和湿度条件(20℃和25%RH)下,并且施加DC电压(40V)到相邻端子。然后使用安培计测量相邻端子之间的漏电流值。其次,将各个样品放置在85℃的恒温槽中(产品名称:KEYLESS,ETAC的产品),并停留约1小时,同时持续施加电压(40V)到相邻端子。之后,从标准湿度(25%RH)逐步增加湿度,并测量相邻端子之间的漏电流值。

图7表示测量结果。在图7中,横轴表示测量时的温度和湿度环境条件,而纵轴表示相邻端子之间的漏电流值。如图7所示,在比较例3中,其中铬的含量为7重量%,和在比较例4中,其中铬的含量为100重量%,当湿度超过60%RH时,漏电流值增加。相反,在实施例12和13中,其中铬的含量为20重量%,即使湿度增加到95%RH,漏电流值也不发生改变。结果,即使温度增加,相邻端子之间的绝缘电阻也不退化。如上所述,这是因为在实施例12和13中,阻挡层2的表面电阻率比比较例3和4中的高。

[实施例14,比较例5和6]用和实施例12中相同的方式制造半导体载体用膜1。阻挡层2中铬的含量和层的厚度如表1所示(见实施例14以及比较例5和6部分)。在梳状布线图案中,相邻端子之间的间距为30μm(线宽:15μm,相邻端子之间的距离:15μm)。每个实施例和比较例制造3个样品。

将该半导体载体用膜1放置在设定为85℃和85%RH的恒定温度和湿度的槽中。施加DC电压(40V)到相邻端子100小时、240小时、500小时和1000小时后,使用显微镜从基底膜的反面判定布线中的铜是否被腐蚀。表5表示判定结果。在图5中,分母表示样品总数,分子表示发生腐蚀的样品的数量。

表5

如表5所示,在比较例5中,其中铬的含量为7重量%,以及在比较例6中,其中铬的含量为100重量%,100小时后在所有样品中都发现腐蚀现象。相反,在实施例14中,其中铬的含量为20重量%,1000小时后任何样品中都未发现腐蚀现象。

如上所述,在本发明的半导体载体用膜中,其中包括:具有绝缘性的基底膜;在基底膜上形成的阻挡层,该阻挡层由铬合金构成;以及在阻挡层上形成的布线层,该布线层由包括铜的导电物构成,所述阻挡层中铬的含量为15~50重量%。

根据上述半导体载体用膜,阻挡层的表面电阻率和体积电阻率得到改善。因此阻挡层中流动的电流弱。这防止形成布线层的铜被腐蚀。此外,因为阻挡层的表面电位接近标准电位,就能够防止阻挡层的组分洗提进入水中。结果,端子之间没有迁移发生。

因而,能够提供适合于微细间距化和高输出化的半导体载体用膜,因为相邻端子之间的绝缘电阻甚至在高温高湿环境中退化的可能性也比传统技术中的小。

进而,优选阻挡层中铬的含量为15~30重量%。

按照这样的配置,即使在将阻挡层和布线层形成为所希望的布线图案时使用普通的光致抗蚀剂进行刻蚀,也可以保持高(80%或更高)的成品率。因此,就能够提高半导体载体用膜的生产率。

优选阻挡层的厚度为10~35nm。

按照这样的配置,由于阻挡层厚(不小于10nm),在阻挡层中没有多孔部分产生。因此,即使在高温和高湿环境中也阻止了水的渗透。结果,更确切地防止迁移发生。此外,因为阻挡层的厚度不超过35nm,即使在将阻挡层和布线层形成为所希望的布线图案时使用普通的光致抗蚀剂进行刻蚀,也可以保持高的成品率(80%或更高)。因此,能够提高半导体载体用膜的生产率。

进而,优选所述基底膜厚度为25~50μm。

按照这样的布置,半导体载体用膜容易处理,并且在将半导体膜固定到另一个组件时易于弯折。

此外,优选阻挡层包括锌作为亚成分,并且阻挡层中锌的含量为0.1~5重量%。

按照这种配置,就能够防止迁移,并提高铜的防锈效果。

优选阻挡层包括钼作为亚成分,并且阻挡层中钼的含量为1~10重量%。

按照这种配置,就能够防止迁移,并防止阻挡层中的镍成分洗提。

在本发明的半导体装置中,半导体元件被接合到半导体载体用膜的布线层。

本发明的液晶模块包括半导体装置。

按照这样的配置,就能够形成一种液晶模块,该模块的可靠性提高,以至于在高温潮湿环境中也能稳定工作。

如此描述了本发明,但应该清楚相同的方法可以在许多方面改变。这样的改变不应该被看作偏离本发明的精神和范围,并且所有这种对本领域技术人员显而易见的修改应该被认为包括在下列权利要求的范围之内。

Claims (9)

1.一种半导体载体用膜(1),具有:具有绝缘性的基底膜(10);在基底膜(10)上形成的阻挡层(2),阻挡层(2)由铬合金制成;以及在阻挡层(2)上形成的布线层(3),布线层(3)由包括铜的导电物构成,所述阻挡层(2)中铬的含量是15~50重量%。
2.权利要求1所述的半导体载体用膜(1),其中:所述阻挡层(2)中铬的含量是15~30重量%。
3.权利要求1所述的半导体载体用膜(1),其中:所述阻挡层(2)的厚度是10~35nm。
4.权利要求1所述的半导体载体用膜(1),其中:所述基底膜(10)的厚度是25~50μm。
5.权利要求1所述的半导体载体用膜(1),其中:所述阻挡层(2)中包括锌作为亚成分;并且阻挡层(2)中锌的含量是0.1~5重量%。
6.权利要求1所述的半导体载体用膜(1),其中:所述阻挡层(2)中包括钼作为亚成分;并且阻挡层(2)中钼的含量是1~10重量%。
7.权利要求1所述的半导体载体用膜(1),其中:所述阻挡层(2)为镍-铬合金。
8.一种半导体装置(20),其特征在于具有权利要求1~6所述的半导体载体用膜(1),半导体元件(21)被接合到布线层(3)。
9.一种液晶模块(30),其特征在于具备权利要求8所述的半导体装置(20)。
CNB2004100632811A 2003-06-30 2004-06-30 半导体载体用膜、及使用其的半导体装置和液晶模块 CN1329981C (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP188854/2003 2003-06-30
JP2003188854A JP4008388B2 (ja) 2003-06-30 2003-06-30 半導体キャリア用フィルムおよびそれを用いた半導体装置、液晶モジュール
JP188854/03 2003-06-30

Publications (2)

Publication Number Publication Date
CN1577829A CN1577829A (zh) 2005-02-09
CN1329981C true CN1329981C (zh) 2007-08-01

Family

ID=33535536

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100632811A CN1329981C (zh) 2003-06-30 2004-06-30 半导体载体用膜、及使用其的半导体装置和液晶模块

Country Status (5)

Country Link
US (1) US7164205B2 (zh)
JP (1) JP4008388B2 (zh)
KR (1) KR100627743B1 (zh)
CN (1) CN1329981C (zh)
TW (1) TWI247406B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030002043A1 (en) * 2001-04-10 2003-01-02 Kla-Tencor Corporation Periodic patterns and technique to control misalignment
CN100566505C (zh) * 2004-09-01 2009-12-02 住友金属矿山株式会社 2层挠性基板及其制造方法
WO2006117145A2 (en) * 2005-05-05 2006-11-09 H.C. Starck Gmbh Coating process for manufacture or reprocessing of sputter targets and x-ray anodes
JP5065248B2 (ja) * 2005-05-05 2012-10-31 ハー.ツェー.スタルク ゲゼルシャフト ミット ベシュレンクテル ハフツングH.C. Starck GmbH 基材表面の被覆法及び被覆製品
US7327132B2 (en) * 2005-08-15 2008-02-05 University Of Denver Testing procedure for evaluating diffusion and leakage currents in insulators
KR101229413B1 (ko) 2006-04-18 2013-02-04 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
US20080078268A1 (en) 2006-10-03 2008-04-03 H.C. Starck Inc. Process for preparing metal powders having low oxygen content, powders so-produced and uses thereof
JP5377319B2 (ja) * 2006-11-07 2013-12-25 ハー.ツェー.スタルク ゲゼルシャフト ミット ベシュレンクテル ハフツングH.C. Starck GmbH 基材のコーティング方法及びコーティング製品
US20080145688A1 (en) 2006-12-13 2008-06-19 H.C. Starck Inc. Method of joining tantalum clade steel structures
JP2008168585A (ja) * 2007-01-15 2008-07-24 Mitsubishi Shindoh Co Ltd フレキシブル積層板
US8197894B2 (en) * 2007-05-04 2012-06-12 H.C. Starck Gmbh Methods of forming sputtering targets
JP5517019B2 (ja) * 2008-05-26 2014-06-11 住友金属鉱山株式会社 プリント配線基板およびプリント配線基板の製造方法
JP5115726B2 (ja) * 2008-06-06 2013-01-09 三菱マテリアル株式会社 フレキシブル基材
US8246903B2 (en) 2008-09-09 2012-08-21 H.C. Starck Inc. Dynamic dehydriding of refractory metal powders
US8043655B2 (en) * 2008-10-06 2011-10-25 H.C. Starck, Inc. Low-energy method of manufacturing bulk metallic structures with submicron grain sizes
WO2011068057A1 (ja) * 2009-12-01 2011-06-09 ニプロ株式会社 細胞電位測定容器及びその製造方法
US9108273B2 (en) 2011-09-29 2015-08-18 H.C. Starck Inc. Methods of manufacturing large-area sputtering targets using interlocking joints
CN103009757B (zh) * 2012-12-25 2015-04-01 海南赛诺实业有限公司 一种高光泽双向拉伸聚丙烯热封膜及其制造方法
CN104894521B (zh) * 2015-05-12 2017-03-29 锦州七七七微电子有限责任公司 一种单个管芯背面金属化的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60262430A (en) * 1984-06-08 1985-12-25 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS61125066A (en) * 1984-11-22 1986-06-12 Hitachi Ltd Semiconductor device
US4908689A (en) * 1986-05-06 1990-03-13 International Business Machines Corporation Organic solder barrier
JPH06151618A (ja) * 1992-10-30 1994-05-31 Kyocera Corp 半導体素子収納用パッケージ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4226899A (en) * 1978-08-21 1980-10-07 General Dynamics Corporation Electronics Division Method for fabricating controlled TCR thin film resistors
KR100313706B1 (ko) * 1999-09-29 2001-11-26 윤종용 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
JP2002252257A (ja) 2000-12-18 2002-09-06 Mitsui Mining & Smelting Co Ltd 半導体キャリア用フィルム及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60262430A (en) * 1984-06-08 1985-12-25 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS61125066A (en) * 1984-11-22 1986-06-12 Hitachi Ltd Semiconductor device
US4908689A (en) * 1986-05-06 1990-03-13 International Business Machines Corporation Organic solder barrier
JPH06151618A (ja) * 1992-10-30 1994-05-31 Kyocera Corp 半導体素子収納用パッケージ

Also Published As

Publication number Publication date
CN1577829A (zh) 2005-02-09
JP4008388B2 (ja) 2007-11-14
JP2005026378A (ja) 2005-01-27
TWI247406B (en) 2006-01-11
KR100627743B1 (ko) 2006-09-25
US7164205B2 (en) 2007-01-16
US20040262730A1 (en) 2004-12-30
TW200501384A (en) 2005-01-01
KR20050002593A (ko) 2005-01-07

Similar Documents

Publication Publication Date Title
TW451368B (en) Flip chip assembly of semiconductor IC chips
Lu et al. Mechanisms underlying the unstable contact resistance of conductive adhesives
US6034427A (en) Ball grid array structure and method for packaging an integrated circuit chip
US5767575A (en) Ball grid array structure and method for packaging an integrated circuit chip
US7923828B2 (en) Structure and method of making interconnect element, and multilayer wiring board including the interconnect element
US6344156B1 (en) Anisotropic conductive adhesive film
US5438223A (en) Anisotropic electrically conductive adhesive film and connection structure using the same
US5903056A (en) Conductive polymer film bonding technique
KR100219806B1 (ko) 반도체장치의 플립 칩 실장형 솔더 범프의 제조방법, 이에 따라 제조되는 솔더범프 및 그 분석방법
CN101068451B (zh) 布线电路板
KR100495184B1 (ko) 테이프기판 및 그의 주석도금방법
US7459387B2 (en) Semiconductor electronic device and method of manufacturing thereof
DE69634813T2 (de) Halbleiter und seine Herstellung
JP4218622B2 (ja) 半導体装置の製造方法
TWI287418B (en) Printed wiring board and semiconductor device
US5601678A (en) Method for providing electrical interconnections between adjacent circuit board layers of a multi-layer circuit board
US7271347B2 (en) Wired circuit board
US5608559A (en) Display board having wiring with three-layered structure and a display device including the display board
CN100421249C (zh) 层积半导体芯片的半导体装置及其制造方法
US7087844B2 (en) Wiring circuit board
CN100397963C (zh) 电子电路装置及其制造方法
DE102007027378B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements
US7485970B2 (en) Semiconductor package substrate having contact pad protective layer formed thereon
CN100536103C (zh) 半导体装置的制造方法
US20080060838A1 (en) Flip chip substrate structure and the method for manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170210

Address after: Osaka City, Osaka of Japan

Patentee after: Sharp Corporation

Patentee after: Sumitomo Metal Mining Co., Ltd.

Address before: Osaka Japan

Patentee before: Sharp Corporation