CN1329788C - 延迟产生方法以及应用该方法的延迟产生电路 - Google Patents

延迟产生方法以及应用该方法的延迟产生电路 Download PDF

Info

Publication number
CN1329788C
CN1329788C CNB2003101183069A CN200310118306A CN1329788C CN 1329788 C CN1329788 C CN 1329788C CN B2003101183069 A CNB2003101183069 A CN B2003101183069A CN 200310118306 A CN200310118306 A CN 200310118306A CN 1329788 C CN1329788 C CN 1329788C
Authority
CN
China
Prior art keywords
level
delay
selector switch
delay cell
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003101183069A
Other languages
English (en)
Other versions
CN1542585A (zh
Inventor
石川透
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Publication of CN1542585A publication Critical patent/CN1542585A/zh
Application granted granted Critical
Publication of CN1329788C publication Critical patent/CN1329788C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00156—Layout of the delay element using opamps, comparators, voltage multipliers or other analog building blocks

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)
  • Dram (AREA)

Abstract

一个能够即使当延迟级的数目和选择器级的数目增加时也能够最小化在选择器处的延迟，以允许稳定和迅速的操作的延迟调整电路。作为在延迟产生电路(11)中的选择器S，可以使用每一种都有选择地从两个输入中输出一个的2∶1选择器，其连接到N级延迟单元D1到DN的输入/输出部分，用于允许偶数级延迟时钟信号(Even)和奇数级延迟时钟信号(Odd)的延迟输出。在这种情况下，2∶1选择器以包含用于偶数级的选择器(S1、S3、…、Sn、S(n+2))和用于奇数级的选择器(S2、…、S(n+1)、S(n+3))的两级配置的形式进行布置。通过第一级选择器S1获得偶数级延迟时钟信号(Even)。通过第二级选择器S2获得奇数级的延迟时钟信号(Odd)。

Description

延迟产生方法以及应用该方法的延迟产生电路
技术领域
本发明涉及一种应用于例如安装在一个半导体集成电路或者类似电路中的DLL(数字锁定环路)电路或者类似电路的延迟产生方法，和一种依据此的延迟调整方法，而且进一步涉及分别应用这些方法的延迟产生电路和延迟调整电路。
背景技术
在例如JP-A-2001-56723或者JP-A-2001-111394中公开了一种与相对于数字信号产生延迟有关的技术。
图1A和1B是用于说明通过使用在JP-A-2001-56723中公开的延迟电路配置的一个传统延迟调整电路的基本功能的框图。顺便提及，这个延迟调整电路还在论文“2002 VLSI Symposium Thesis No.9-1Al-Gb/s/pin512-Mb DDRII SDRAM using a digital DLL and aslew-rate-controlled output buffer；Tatsuya Matano et al.”中进行了描述。
这个延迟调整电路包含第一级到第N级相互串联连接并且输入一个时钟信号(CLK Input)的延迟单元。延迟单元被显示为在一个多级结构中的D1、D2、…、Dn、D (n+1)、…DN，其中N＞n，n是一个不小于4的自然数，且N是一个不小于7的自然数。
时钟信号输入(CLK Input)到第一级延迟单元D1的一个输入端。在这个状态下，通过选择器S的操作，延迟产生电路10输出一个偶数级延迟信号(Even)和一个奇数级延迟信号(Odd)。一个延迟精细调整电路2合成偶数级延迟信号和奇数级延迟信号并且向该处给出一个精细调整以由此产生和输出一个内部时钟信号(Internal CLK)。
例如，图2显示了这样一个DLL电路，其中一个初始级电路3串联连接到一个延迟调整电路1的输入端，而且相位比较电路4并联连接到初始级电路3的一个输入端和延迟调整电路1的输出端。在这个DLL电路中，假定DLL在一个周期中锁定，则为初始电路3的延迟数量和延迟调整电路1中的延迟产生电路10的延迟数量总和的延迟数量总数的最小值不超过一个周期是必要的。在上述论文中，DLL电路本身的延迟被设置为两个周期以用于应付高速操作。但是，当延迟大时，延迟单元的数目增加了，而且由于电源噪声而产生的延迟偏差也变大了以增加了一个不稳定量，因此，用一个周期的延迟锁定DLL是所希望的。即使DLL被配置为用两个周期延迟锁定，当操作被进一步加速时，也必须减少DLL电路本身的延迟。
作为在延迟调整电路1中的延迟产生电路的最佳示例，上述论文描述了一个其中一个偶数级延迟信号和一个奇数级延迟信号是从256级的延迟中选出来的结构。当延迟产生电路是通过使用4∶1选择器配置时，每个都从四个输入中选择一个来输出它，为了从256级延迟中选择两个延迟，就获得了一个在图3中示意显示的分级结构，其中延迟被每四级组成一组，而且每个4∶1选择器从四级延迟中选择一个。
在上述延迟调整电路的情况下，为了充分地应付近年来在DLL电路所需要的工作频率中的增加，需要在延迟产生电路中增加延迟级的数目。但是，存在这么一个问题，当延迟级的数目增加时，选择器的级数目(总数)也增加了，这个选择器的总数结果导致用于延迟调整的基本操作的速度降低。例如，在图3所示结构的情况中，其中256级延迟被每四级组成一组而且使用了4∶1的选择器，虽然依据级的数目最后级的输出变为一个，如在电路设计领域中的技术人员众所周知的那样，当256个晶体管用于延迟输出时，电负载在分级数大的选择器处增加，以从而使基本操作的速度降低。
发明内容
因此，本发明的一个目的是提供一种延迟产生方法，其在即使当延迟级的数目和选择器级的数目增加了时也能够最小化在选择器处的延迟，由此允许一个稳定和迅速的操作。
本发明的另一个目的是提供一个基于上述延迟产生方法的延迟调整方法。
本发明还有一个目的是提供一个延迟产生电路，其在即使当延迟级的数目和选择器级的数目增加了时也能够最小化在选择器处的延迟，由此允许一个稳定和迅速的操作。
本发明还有另一个目的是提供一个包含上述延迟产生电路的延迟调整电路。
依据本发明的一个方面，提供了这样一种延迟产生方法，使用相互串联连接的第一级到第N级延迟单元，而且当一个时钟信号输入到第一级延迟单元的一个输入端时，从一个从偶数级延迟单元获得的时钟信号中产生一个偶数级延迟信号，以及从一个从奇数级延迟单元中获得的时钟信号中产生一个奇数级延迟信号。该延迟产生方法包含：使用和延迟单元一一对应布置的第一级和第二级到第N级选择器，而且每个选择器输出从两个输入中挑选出来的一个，使用到相应的一个延迟单元的输入作为到每一个第一级到第N级选择器的一个输入，使用来自隔一级选择器的输出作为到每一个第一级到第(N-1)级选择器的另一个输入，从第一级选择器中输出偶数级延迟信号，以及从第二级选择器中输出奇数级延迟信号。
依据本发明的另一个方面，提供了一种基于上述依据权利要求1的延迟产生方法的延迟调整方法，其包含步骤：把偶数级延迟时钟信号和奇数级延迟时钟信号互相合成在一起，并且向该处应用一个精细调整以由此产生和输出一个内部时钟信号。
依据本发明的还有另一个方面，提供了这样一个延迟产生电路，包含相互串联连接的第一级到第N级延迟单元，当一个时钟信号输入到第一级延迟单元的一个输入端时，从一个从偶数级延迟单元获得的时钟信号中产生一个偶数级延迟信号，以及从一个从奇数级延迟单元中获得的时钟信号中产生一个奇数级延迟信号。延迟产生电路包含以和延迟单元一一对应布置的第一级和第二级到第N选择器，而且每个都具有两个输入端和一个输出端。  在延迟产生电路中，每一个第一级到第N级选择器的一个输入端连接到一个相应延迟单元的一个输入端，每一个第一级到第(N-1)级选择器的另一个输入端连接到隔一级选择器的输出端，从第一级选择器的输出端中输出偶数级延迟信号，以及从第二级选择器的输出端中输出奇数级延迟信号。
依据本发明还有的另一个方面，提供了一个使用上述延迟产生电路的延迟调整电路，其包含一个延迟精细调整电路，把偶数级延迟时钟信号和奇数级延迟时钟信号互相合成并且向其应用一个精细调整而且输出一个内部时钟信号。
依据本发明还有的另一个方面，提供了一个包含相互串联连接的N级延迟单元和选择器的延迟产生电路，该选择器在其中一个时钟信号被输入到第一级延迟单元的一个输入端的状态中，响应于来自一个外部控制电路的切换控制信号，从N级延迟单元的输入/输出部分中切换地选择给定延迟单元的延迟，由此输出一个偶数级延迟时钟信号和奇数级延迟时钟信号。在延迟产生电路中，选择器是2∶1选择器，每一个类型有选择地从两个输入中输出一个，而且包含一个相互串联连接、用于偶数级的选择器，以便连续地接收来自第一级延迟单元的输入端的一个输出、来自第二级到第(N-1)级延迟单元输出端的输出、每个都从N级延迟单元所有其他输入/输出部分接收的输出作为一个输入序列，而且进一步接收分别来自第二级和在先前级选择器处的后续选择器的输出作为另一个输入序列，由此允许由该级选择器通过切换控制信号切换选择获得的偶数级延迟时钟信号通过第一级选择器输出，而且进一步包含一个相互串联连接、用于奇数级的选择器，以便接收来自第一级延迟单元的输出端的一个输出、来自第三级到第N级延迟单元输出端的输出、每个都从N级延迟单元所有其他输入/输出部分接收的输出作为一个输入序列，而且进一步接收分别来自第二级和在先前级选择器处的后续选择器的输出作为另一个输入序列，由此允许由该级选择器通过切换控制信号切换选择获得的奇数级延迟时钟信号通过第一级选择器输出。
附图说明
图1A是一个用于说明传统延迟调整电路的基本功能的框图；
图1B是一个显示了在如图1A所示的延迟调整电路中的相应信号的波形的时间图；
图2是一个包含如图1A所示的延迟调整电路的DLL电路的框图；
图3是在应用于如图2所示的DLL电路的延迟调整电路中的延迟产生电路的示意图；
图4是一个框图，显示了依据本发明的一个最佳实施例的一个包含延迟产生电路的延迟调整电路的基本结构；
图5是一个框图，用于说明在如图4所示的延迟调整电路中提供的延迟产生电路中的延迟操作；以及
图6是一个框图，显示了适用于如图4所示的延迟调整电路的另一个延迟产生电路。
具体实施方式
参见图4，将给出一个有关依据本发明的一个最佳实施例、包含延迟产生电路的延迟调整电路的描述。
延迟产生电路11包含相互串联连接的第一级到第N级延迟单元D1、D2、…、D(n-1)、Dn、D(n+1)、D(n+2)、…DN，以及和延迟单元D1到DN一一对应的第一级和第二级到第N级选择器S1、S2、S3、Sn、S(n+1)、S(n+2)、S(n+3)、…、SN。每一个选择器S1到SN都具有两个输入端和一个输出端。
每一个选择器S1到S(N-1)的一个输入端都和相应一个延迟单元D1到DN的输入端相连接。每一选择器S1到S(N-1)的另一个输入端都连接到隔一级选择器的输出端。
第N级选择器SN的一个输入端连接到第N级延迟单元DN的一个输入端。第N级选择器SN的另一个输入端被略去了。在这个情况中，第N级选择器SN将涉及一个专门的选择器。
延迟产生电路11进一步包含第(N+1)级选择器S(N+1)。第(N+1)级选择器S(N+1)的一个输入端连接到第N级延迟单元DN的一个输出端。该第(N+1)级选择器S(N+1)的另一个输入端被略去了。在这个情况中，第(N+1)级选择器S(N+1)将被称作一个特定的选择器。
选择器S1到S(N+1)中的每一个依据来自一个外部控制电路13的切换控制信号切换选择一个相应延迟单元的延迟。在如图4所示的延迟产生电路11的多级结构中，N＞n，n是不小于四的自然数，且N是不小于七的自然数。
一个时钟信号输入(CLK Input)到第一级延迟单元D1的输入端。响应于该时钟信号，延迟产生电路11从偶数级延迟单元中获得的一个时钟信号中产生一个偶数级延迟信号(Even)，以及从奇数级延迟单元中获得的一个时钟信号中产生一个奇数级的延迟信号(Odd)。具体地说，偶数级延迟信号从第一级选择器S1的输出端输出，且奇数级的延迟信号从第二级选择器S2的输出端输出。
来自延迟产生电路11的偶数级延迟信号和奇数级延迟信号被送到一个延迟精细调整电路2，在那儿它们被互相合成，进行一个精细调整，而且作为一个内部时钟信号输出。
将进一步给定有关选择器S1到S(N+1)的描述。
每一个选择器S1到S(N+1)都是有选择地从两个输入中输出一个类型的2∶1选择器。在选择器S1到S(N+1)一侧的输入端分别连接到第一级延迟单元D1的输入端、第二级延迟单元D2的输出端、…、第(n-1)个延迟单元D(n-1)的输出端、第(n+1)个延迟单元D(n+1)的输出端、…、以及第(N-1)个延迟单元D(N-1)的输出端。在选择器S1到S(N+1)另一侧的输入端每个都连接到隔一级选择器的输出端。
进一步，延迟产生电路11被配置为：使得第一级到第N级延迟单元延迟量相互相等，而且用于偶数级的选择器S1，S3、Sn、…和用于奇数级的选择器S2、S(n+1)、…的总数变为N+1或者更少。
在延迟调整电路中的延迟产生电路11使用一个两级选择器配置，其中2∶1选择器被用作用于偶数级的选择器和用于奇数级的选择器，由此允许偶数级延迟信号和奇数级延迟信号的延迟输出。例如，它被配置为：第n级选择器Sn是用第(n-1)级延迟单元D(n-1)的输出和第(n+2)级选择器S(n+2)的输出来输入的用于偶数级的选择器，而且第(n+1)级选择器S(n+1)是用第n级延迟单元Dn的输出和第(n+3)级选择器S(n+3)的输出来输入的用于奇数级的选择器。利用这个配置，作为第一输出的偶数级延迟信号能够通过第一级选择器S1获得，而且作为第二输出的奇数级延迟信号能够通过第二级选择器S2获得。
当选择器以如上所述两级选择器配置布置时，在图4的延迟调整电路中的最短延迟路径是用于从延迟元件D1的输入端馈送输入时钟信号(CLK Input)到为用于偶数级的选择器的选择器S1的路径1。因此，能够仅仅用第一级选择器S1的延迟实现最小的延迟。即使其它延迟单元D2到DN的延迟被增加了的话，这些仅仅被后续增加而且因此不会影响通过最短延迟路径获得的最小延迟。
参见图5，将描述在延迟产生电路11中的一个延迟操作。
在此假定每一个延迟单元D1到DN的延迟量(延迟值)是td，每一个选择器S1到S(N+1)的延迟量(延迟值)是ts，以及输入时钟信号(CLK Input)的切换时间是0ns。
在该基本操作中，从延迟产生电路11中输出一个偶数级延迟的时钟信号(Even)和一个奇数级延迟时钟信号(Odd)。假定包含延迟产生电路11的延迟调整电路应用于一个DLL电路。如果当通过一个来自外部的切换控制信号分别在选择器S(n+1)和S(n+2)处选择延迟单元Dn和D(n+1)的延迟时，延迟DLL的闭锁位置的话，则通过来自外部的一个切换控制信号分别在选择器S(n+3)和S(n+2)处选择延迟单元D(n+2)和D(n+1)，通过来自外部的一个切换控制信号分别在选择器S(n+3)和S(n+4)处选择延迟单元D(n+2)和D(n+3)，以及类似地进行，以便交替地在偶数级延迟信号和奇数级延迟信号之间进行切换。
在这个事件中，起先，用于偶数级选择器的第一级选择器S1和用于奇数级选择器的第一级选择器S2选择延迟单元端(端A)，同时其它选择器S3到S6选择选择器输出端(端B)。因此，偶数级延迟信号的延迟变为ts，且奇数级延迟信号的延迟变为ts+td。
然后，用于奇数级选择器的第一级选择器S2和用于偶数级选择器的第二级选择器S3选择延迟单元端(端A)，同时其它选择器S1和S4到S6选择选择器输出端(端B)。因此，偶数级延迟信号的延迟变为2ts+2td，且奇数级延迟信号的延迟变为ts+td。
进一步，用于偶数级选择器的第二级选择器S3和用于奇数级选择器的第二级选择器S4选择延迟单元端(端A)，同时其它选择器S1、S2、S5、和S6选择选择器输出端(端B)。因此，偶数级延迟信号的延迟变为2ts+2td，且奇数级延迟信号的延迟变为2ts+3td。
其后，用于奇数级选择器的第二级选择器S4和用于偶数级选择器的第三级选择器S5选择延迟单元端(端A)，同时其它选择器S1到S3和S6选择选择器输出端(端B)。因此，偶数级延迟信号的延迟变为3ts+4td，且奇数级延迟信号的延迟变为2ts+3td。
如上所述，在上述延迟调整电路中，偶数级延迟信号和奇数级延迟信号的延迟被交替地改变。在它们之间的延迟差别变为td或者td+ts。通常，td比ts更显著(即td＞ts)。因此，延迟差别几乎变为常数。
假定上述延迟调整电路应用于如图2所示的DLL电路。在这种情况下，如果试图覆盖高达大约10ns的低速，延迟单元的级数目变得大了。在N个级的情况下，初始电路3的延迟+N×td+N×ts是用于锁定DLL电路的最大值。  如果需要更大的延迟，则必须增加延迟单元级的数目(总数)。
在另一方面，在低周期处DLL电路所需要的分辨度可以是较低的。因此，虽然在上述实施例中延迟单元D1到DN的延迟量td被设置为相互相等，但是它们可以具有不同的延迟量。
参见图6，将给出有关另一个适用于上述延迟调整电路的延迟产生电路12的描述。
结合如图4所示的延迟精细调整电路2，延迟产生电路12也构成一个延迟调整电路。  在这个实施例中，延迟单元D1到D(m-1)每个都具有一个相等的延迟量，而且其它延迟单元Dm到DN每个都具有相等的延迟量，其不同于而且比每一个延迟单元D1到D(m-1)的延迟量更长。
通过配置延迟产生电路12以便延迟单元具有不同的延迟量，就还有可能应付低周期而不用增加延迟单元的级数目(总数)。顺便提及，虽然已经给定有关其中延迟单元具有两种延迟量的情况的描述，但是延迟单元还可以具有三种或更多种的延迟量。
依据如上所述的延迟调整电路，延迟的最小值能够被仅仅设置为每个选择器的延迟量ts，以由此实现高速操作。此外，延迟单元和选择器能够以互相一一对应的形式进行配置以便不会影响延迟的最小值。因此，即使延迟级的数目和选择器级的数目增加了，能够最小化在选择器处的延迟以允许稳定和迅速的操作。此外，通过在延迟产生电路中配置延迟单元以具有不同的延迟量，有可能处理低的周期而不用增加延迟单元的级数目(总数)。

Claims (8)

1.一种延迟产生方法，使用相互串联连接的第一级到第N级延迟单元，当时钟信号输入到所述第一级延迟单元的输入端时，从从偶数级延迟单元中获得的时钟信号中产生偶数级延迟信号，以及从从奇数级延迟单元中获得的时钟信号中产生奇数级延迟信号，所述延迟产生方法包含：
使用第一级和第二级到第(N+1)级选择器，而且每个第一到第(N-1)级选择器输出从两个输入端选择的一个，第N级选择器和第(N+1)级选择器分别仅仅具有一个输入；
使用到第n级延迟单元的输入，作为到第n级选择器的一个输入，其中，n≤N-1；
使用来自第(n+2)级选择器的输出，作为到第n级选择器的另一个输入，其中，n≤N-1；
使用到第N级延迟单元的输入，作为第N级选择器的输入；
使用来自第N级延迟单元的输出，作为第(N+1)级选择器的输入；
输出来自所述第一级选择器的所述偶数级延迟信号；以及
输出来自所述第二级选择器的所述奇数级延迟信号。
2.如权利要求1所述的延迟产生方法，其中，所述第一级到第N级延迟单元的延迟量相互相等。
3.如权利要求1所述的延迟产生方法，其中，所述第一级到第N级延迟单元具有不同的延迟量。
4.一种基于如权利要求1所述的延迟产生方法的延迟调整方法，包含步骤：把所述偶数级延迟时钟信号和所述奇数级延迟时钟信号互相合成在一起，并且向该处应用精细调整以由此产生和输出内部时钟信号。
5.一种延迟产生电路，包括相互串联连接的第一级到第N级延迟单元，当时钟信号输入到所述第一级延迟单元的输入端时，从从偶数级延迟单元获得的时钟信号中产生偶数级延迟信号，以及从从奇数级延迟单元中获得的时钟信号中产生奇数级延迟信号，所述延迟产生电路包含：
第一级和第二级到第(N+1)级选择器，而且每个第一到第(N-1)级选择器输出从两个输入端选择的一个，第N级选择器和第(N+1)级选择器分别仅仅具有一个输入；
其中，第n级选择器的一个输入端连接到第n级延迟单元的输入端，其中，n≤N-1；
第n级选择器的另一个输入端连接到第(n+2)级选择器的输出端，其中，n≤N-1；
第N级选择器的输入端连接到第N级延迟单元的输入端；
第(N+1)级选择器的输入端连接到第N级延迟单元的输出端；
从所述第一级选择器的输出端中输出所述偶数级延迟信号；以及
从所述第二级选择器的输出端中输出所述奇数级延迟信号。
6.如权利要求5所述的延迟产生电路，其中，所述第一级到第N级延迟单元的延迟量相互相等。
7.如权利要求5所述的延迟产生电路，其中，所述第一级到第N级延迟单元具有不同的延迟量。
8.一种使用如权利要求5所述的延迟产生电路的延迟调整电路，包含延迟精细调整电路，其把所述偶数级延迟时钟信号和所述奇数级延迟时钟信号互相合成在一起，并且向该处应用精细调整以由此产生和输出内部时钟信号。
CNB2003101183069A 2002-11-18 2003-11-18 延迟产生方法以及应用该方法的延迟产生电路 Expired - Fee Related CN1329788C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002333161A JP4025627B2 (ja) 2002-11-18 2002-11-18 遅延生成方法及びそれに基づく遅延調整方法、並びにそれらを適用した遅延生成回路，遅延調整回路
JP333161/2002 2002-11-18

Publications (2)

Publication Number Publication Date
CN1542585A CN1542585A (zh) 2004-11-03
CN1329788C true CN1329788C (zh) 2007-08-01

Family

ID=32697947

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101183069A Expired - Fee Related CN1329788C (zh) 2002-11-18 2003-11-18 延迟产生方法以及应用该方法的延迟产生电路

Country Status (4)

Country Link
US (1) US6937081B2 (zh)
JP (1) JP4025627B2 (zh)
CN (1) CN1329788C (zh)
TW (1) TWI238307B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006129180A (ja) 2004-10-29 2006-05-18 Elpida Memory Inc クロック遅延回路
US7629819B2 (en) * 2005-07-21 2009-12-08 Micron Technology, Inc. Seamless coarse and fine delay structure for high performance DLL
US7890684B2 (en) * 2006-08-31 2011-02-15 Standard Microsystems Corporation Two-cycle return path clocking
US7671648B2 (en) * 2006-10-27 2010-03-02 Micron Technology, Inc. System and method for an accuracy-enhanced DLL during a measure initialization mode
TWI336164B (en) * 2007-01-03 2011-01-11 Realtek Semiconductor Corp Dc offset calibration apparatus and method for differential signal
TWI342109B (en) * 2007-01-03 2011-05-11 Realtek Semiconductor Corp Dc offset calibration apparatus and method
US7816960B2 (en) * 2007-08-09 2010-10-19 Qualcomm Incorporated Circuit device and method of measuring clock jitter
US8120409B2 (en) * 2007-12-20 2012-02-21 Qualcomm, Incorporated Programmable delay circuit with integer and fractional time resolution
US9374410B2 (en) * 2013-07-24 2016-06-21 Imvision Software Technologies Ltd. System and method for seamless switchover between unicast and multicast sources of over-the-top streams
CN108566180A (zh) * 2018-05-04 2018-09-21 中国科学技术大学 一种产生两路延时的单延时链电路
CN109150140B (zh) * 2018-07-11 2020-07-03 复旦大学 一种差值型相对延时调节器
CN109547005B (zh) * 2018-11-15 2023-05-12 北京兆芯电子科技有限公司 转换电路
TWI757038B (zh) * 2020-04-21 2022-03-01 台灣積體電路製造股份有限公司 數位控制延遲線電路及其控制訊號延遲時間的方法
US11262786B1 (en) * 2020-12-16 2022-03-01 Silicon Laboratories Inc. Data delay compensator circuit
CN116155246A (zh) * 2022-12-12 2023-05-23 天津兆讯电子技术有限公司 一种高精度延迟时钟生成电路及芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4852035A (en) * 1987-07-06 1989-07-25 The Grass Valley Group, Inc. Simple coefficient half-bandwidth digital filter for video data compression
EP0606979A2 (en) * 1993-01-15 1994-07-20 National Semiconductor Corporation CMOS multi-tap digital delay line with non-inverting taps
JP2001056723A (ja) * 1999-08-19 2001-02-27 Fujitsu Ltd 半導体集積回路
JP2001111394A (ja) * 1999-10-12 2001-04-20 Fujitsu Ltd 遅延回路および半導体集積回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5561692A (en) * 1993-12-09 1996-10-01 Northern Telecom Limited Clock phase shifting method and apparatus
US5784378A (en) * 1996-05-30 1998-07-21 Analog Devices, Inc. Method and apparatus for time shaped finite impulse response filter with multiple signal stream capability
US6025744A (en) * 1998-04-17 2000-02-15 International Business Machines Corporation Glitch free delay line multiplexing technique
US6285229B1 (en) * 1999-12-23 2001-09-04 International Business Machines Corp. Digital delay line with low insertion delay
JP4871462B2 (ja) * 2001-09-19 2012-02-08 エルピーダメモリ株式会社 補間回路とｄｌｌ回路及び半導体集積回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4852035A (en) * 1987-07-06 1989-07-25 The Grass Valley Group, Inc. Simple coefficient half-bandwidth digital filter for video data compression
EP0606979A2 (en) * 1993-01-15 1994-07-20 National Semiconductor Corporation CMOS multi-tap digital delay line with non-inverting taps
JP2001056723A (ja) * 1999-08-19 2001-02-27 Fujitsu Ltd 半導体集積回路
JP2001111394A (ja) * 1999-10-12 2001-04-20 Fujitsu Ltd 遅延回路および半導体集積回路

Also Published As

Publication number Publication date
TWI238307B (en) 2005-08-21
US20040201409A1 (en) 2004-10-14
US6937081B2 (en) 2005-08-30
TW200422814A (en) 2004-11-01
JP4025627B2 (ja) 2007-12-26
JP2004171082A (ja) 2004-06-17
CN1542585A (zh) 2004-11-03

Similar Documents

Publication Publication Date Title
CN1329788C (zh) 延迟产生方法以及应用该方法的延迟产生电路
US6081145A (en) Semiconductor integrated circuit device
US7271638B2 (en) Delay circuit and delay synchronization loop device
US5764092A (en) Delay clock generator for generating a plurality of delay clocks delaying the basic clock
US6380774B2 (en) Clock control circuit and clock control method
US7224199B1 (en) Circuit and method for digital delay and circuits incorporating the same
JP3550404B2 (ja) 可変遅延回路及び可変遅延回路を用いたクロック信号供給装置
US6597212B1 (en) Divide-by-N differential phase interpolator
KR100405020B1 (ko) 클럭 제어 방법 및 회로
US20180198439A1 (en) Delay signal generating apparatus using glitch free digitally controlled delay line and associated delay signal generating method
US20070177700A1 (en) Clock and data recovery circuit
US6329854B1 (en) Phase locked loop integrated circuits having dynamic phase locking characteristics and methods of operating same
US8427211B2 (en) Clock generation circuit and delay locked loop using the same
JPH04219022A (ja) ディジタルクロックバッファ回路
US7119599B2 (en) Clock control circuit and method
JP3487533B2 (ja) 逓倍回路及び半導体集積回路装置
US6998897B2 (en) System and method for implementing a micro-stepping delay chain for a delay locked loop
US6918050B2 (en) Delay adjustment circuit and a clock generating circuit using the same
US6353648B1 (en) Integrated circuit
US6788119B1 (en) Delay line circuit providing clock pulse width restoration in delay lock loops
CN100530972C (zh) 抖动抑制延迟锁定环电路及相关方法
US6466066B1 (en) Multistage pipeline latch circuit and manufacturing method for the same
US6084449A (en) Phase modulator circuit
JPH01321744A (ja) ビット位相同期回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: PS4 LASCO CO., LTD.

Free format text: FORMER OWNER: NIHITATSU MEMORY CO., LTD.

Effective date: 20130906

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130906

Address after: Luxemburg Luxemburg

Patentee after: ELPIDA MEMORY INC.

Address before: Tokyo, Japan

Patentee before: Nihitatsu Memory Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070801

Termination date: 20151118

EXPY Termination of patent right or utility model