CN100530972C - 抖动抑制延迟锁定环电路及相关方法 - Google Patents

Abstract

提供包括产生延迟锁定环输出信号的延迟锁定环和抖动抑制器的延迟锁定环电路。所述抖动抑制器可包括接收延迟锁定环输出信号并产生延迟锁定环输出信号的一个或更多延时的版本的延迟电路，和接收延迟锁定环输出信号和延迟锁定环输出信号的一个或更多延时的版本的相位内插器。在本发明的某些实施例中，延迟电路可包括多个串联的延迟单元。每个延迟单元能够以等于输入到延迟锁定环的外部时钟信号的一个时钟周期的时间来延时输入到其中的信号。

Description

抖动抑制延迟锁定环电路及相关方法

根据35U.S.C.§119，本发明要求2003年10月24日提交的韩国专利申请No.2003-74677的优先权，在此引用该专利申请的全部内容作为参考。

技术领域

本发明涉及一种半导体集成电路，更具体地说，涉及一种延迟锁定环电路(delay locked loop circuit)。

背景技术

延迟锁定环电路是可以用来产生具有比参考时钟信号超前一预定时间的相位的内部时钟信号的电路。内部时钟信号经常被使用于与外部时钟信号同步操作的半导体集成电路中，所述半导体集成电路还具有较高的集成度，比如说，Rambus DRAM(RDRAM)和同步DRAM(SDRAM)电路。

更具体的说，在许多常规的半导体电路中，外部时钟信号通过输入引脚被输入到时钟缓冲器以产生内部时钟信号。数据输出缓冲器将数据输出到与内部时钟信号同步的外部电路。内部时钟信号在时钟缓冲器中从外部时钟信号被延时一预定时间。从数据输出缓冲器输出的数据也从内部时钟信号被延时一预定时间。结果，输出数据可在相对于外部时钟信号的长延时后被输出，这样输出数据存取时间(tAC)变长。

为了降低输出数据存取时间(tAC)，可以用延迟锁定环来产生内部时钟信号，这样内部时钟信号的相位比外部时钟信号的相位超前一预定时间。使用这种内部时钟信号可以允许输出数据相对于外部时钟信号没有延时地被输出。也就是说，延迟锁定环接收外部时钟信号并产生具有比外部时钟信号超前一预定时间的相位的内部时钟信号。内部时钟信号可以作为电路每一部分(例如数据输出缓冲器)的时钟信号使用。

图1是常规延迟锁定环电路100的框图。如图1所示，常规延迟锁定环包括相位检测器11、充电泵12和压控延迟线13。

发明内容

依照本发明的实施例，提供延迟锁定环电路，所述延迟锁定环电路包括：(1)产生延迟锁定环输出信号的延迟锁定环，(2)延迟电路，接收延迟锁定环输出信号并产生延迟锁定环输出信号的一个或更多延时的版本，和(3)相位内插器，接收延迟锁定环输出信号和延迟锁定环输出信号的一个或更多延时的版本，其中相位内插器被配置来内插延迟锁定环输出信号的相位和延迟锁定环输出信号的一个或更多延时的版本的相位以产生内部时钟信号；所述延迟锁定环电路进一步包括第一加权电路，被配置来在延迟锁定环输出信号和延迟锁定环输出信号的一个或更多延时版本被相位内插器接收之前，加权延迟锁定环输出信号的相位和延迟锁定环输出信号的一个或更多延时的版本的相位。在本发明的某些实施例中，延迟电路可包括多个串联的延迟单元。每个所述的延迟单元可以将输入其中的信号延时等于输入到延迟锁定环的外部时钟信号的一个时钟周期的时间。

在这些延迟锁定环电路中，相位内插器可被配置来内插延迟锁定环输出信号的相位和延迟锁定环输出信号的一个或更多延时的版本的相位以产生内部时钟信号。这些电路也可包括第一加权电路，所述第一加权电路被配置来在延迟锁定环输出信号和延迟锁定环输出信号的一个或更多版本被相位内插器接收前，加权延迟锁定环输出信号的相位和延迟锁定环输出信号的一个或更多延时的版本的相位。

在本发明的某些实施例中，延迟锁定环可包括相位检测器，用于比较外部时钟信号的相位和延迟锁定环输出信号的相位。在其他的实施例中，延迟锁定环可进一步包括第二加权电路，所述第二加权电路被配置来加权延迟锁定环输出信号的相位和延迟锁定环输出信号的一个或更多延时的版本的相位；和第二相位内插器，所述第二相位内插器被配置来内插被第二加权电路加权的延迟锁定环输出信号的相位和延迟锁定环输出信号的一个或更多延时的版本的相位。在这些实施例中，延迟锁定环可包括用于比较外部时钟信号的相位和第二相位内插器的输出的相位检测器。

根据本发明的再一些实施例，提供包括延迟锁定环和抖动抑制器电路的延迟锁定环电路，所述延迟锁定环电路用于产生具有比外部时钟信号超前一预定时间的相位的内部时钟信号。在这些电路中，延迟锁定环可包括相位检测器，被配置来比较外部时钟信号的相位和第二信号的相位；和压控延迟线，被配置来产生外部时钟信号延时的版本，其中延时量是基于相位检测器的输出的。抖动抑制器可包括可变延迟元件，被配置来接收外部时钟信号的延时的版本并产生多个可变延迟元件输出信号；和第一相位内插器，被配置来内插外部时钟信号的延时的版本的相位和至少一些所述多个可变延迟元件输出信号的相位以产生内部时钟信号。延迟锁定环也可包括耦合在可变延迟元件和第一相位内插器之间的第一加权电路，被配置来加权外部时钟信号至少一些延时的版本的相位和多个可变延迟元件输出信号的相位，这样至少一些输入到第一相位内插器的信号包括相位加权的信号。

在某些所述实施例中，第二信号可以是外部时钟信号的延时版本。在其他实施例中，延迟锁定环电路可进一步包括耦合在可变延迟元件和第一相位内插器之间的第二加权电路，被配置来加权外部时钟信号至少一些延时的版本的相位和多个可变延迟元件输出信号的相位以产生多个相位加权的输出信号；和第二相位内插器，被配置来内插第二加权电路的相位加权的输出信号以产生第二相位内插的输出信号。在这样的实施例中，第二信号可以是第二相位内插的输出信号。

根据本发明的再一些实施例，提供一种延迟锁定环电路，用于产生具有比外部时钟信号超前一预定时间的相位的内部时钟信号，包括：延迟锁定环，包括被配置来比较外部时钟信号和反馈时钟信号的相位的相位检测器；和多路输出可变延迟元件，被配置来从延迟锁定环接收输出信号并产生输出信号的多个延时的版本；和第一相位内插器，被配置来接收并内插来自延迟锁定环的输出信号的相位和至少一些来自延迟锁定环的输出信号的延时版本的相位以产生内部时钟信号；和第二相位内插器，被配置来内插来自延迟锁定环的输出信号的相位和至少一些来自延迟锁定环的输出信号的延时版本的相位以产生反馈时钟信号。

根据本发明的再一些的实施例，提供从外部时钟信号产生内部时钟信号的方法。依照这些方法，外部时钟信号被输入到延迟锁定环以产生初级内部时钟信号，然后产生初级内部时钟信号的多个延时的版本。随后，利用第一组加权来加权初级内部时钟信号的相位和初级内部时钟信号的多个延时版本的相位以产生多个相位加权的信号，而且内插所述相位加权的信号的相位以产生内部时钟信号。

根据本发明的再一些的实施例，提供抑制来自延迟锁定环的输出信号中的抖动的方法，所述方法包括：从延迟锁定环接收输出信号；产生输出信号的多个延时的版本；和内插输出信号的相位和至少一些输出信号的多个延时版本的相位以产生抖动抑制的输出信号；利用第一组加权来加权输出信号的相位和输出信号的多个延时版本的相位以产生多个相位加权的信号。其中内插输出信号的相位和至少一些输出信号的多个延时版本的相位以产生抖动抑制的输出信号包括：对输出信号的加权相位和至少一些输出信号的多个延时版本的加权相位执行内插以产生抖动抑制的输出信号。

附图说明

附图提供对本发明的进一步理解，被结合并构成此申请的一部分，阐明发明的某些实施例，并且和说明书共同解释发明的原理。其中：

图1是常规延迟锁定环的框图；

图2是根据本发明某些实施例的具有抖动抑制器的延迟锁定环电路的框图；

图3A和3B阐明可能出现在延迟锁定环电路中的抖动的例子；

图4是根据本发明进一步的实施例的具有抖动抑制器的延迟锁定环电路的框图。

具体实施方式

通过借助附图现在将更充分的描述本发明，其中展示了发明的典型实施例。但是，本发明能够通过多种不同的形式实现，并不局限于这里讨论的实施例。更确切地说，提供这些实施例是为了使公开内容彻底而完整并且能够向本领域技术人员充分地传递发明的范围。贯穿实施例使用相同的参考数字表示同样的元件。

可以理解，当一个元件被提到“被连接”或“被耦合”到另一元件时，所述元件可被直接连接或耦合到其他元件或者在上述两者之间可以出现元件。相反，当一个元件被提到“被直接连接”或“被直接耦合”到另一元件时，在它们之间不会出现元件。

在此使用的术语“和/或”包括一个或更多有关联的列出的项的任何和所有的组合。

可以理解，虽然在此可以使用第一、第二等术语来描述不同元件，这些元件不应被这些术语所限制。这些术语只是用来将一个元件区别于另一元件。比如说，如果不背离公开内容的教导，第一元件可被称为第二元件，并且，同样的，第二元件可被称为第一元件。

在此使用的术语只是为了描述详细的实施例，并不是用于限定发明。在此使用的单数形式“一”和“这个/那个”也欲包括复数形式，除非上下文另有清楚的表示。还可以理解，在此使用的术语“包括”明确了陈述的特征、整数、步骤、操作、元件和/或组件的出现，但并不排除一个或更多其他特征、整数、步骤、操作、元件、组件和/或它们的组合的出现或添加。

除非另有限定，所有在此使用的术语(包括科技术语)具有与本发明所属领域一名普通技术人员一般理解的含义相同。还可以理解，诸如常用词典中定义的术语应被解释为具有与相关领域的上下文一致的意思，而不应被理想化或超出正常表达的解释，本文中也是如此。

图2是根据本发明某些实施例的具有抖动抑制器的延迟锁定环电路的方框图。如图2所示，所述电路包括延迟锁定环100a和抖动抑制器200a。

图2的实施例中的延迟锁定环100a可具有与图1中说明的常规延迟锁定环100相同的结构。也就是，延迟锁定环100a可包括相位检测器11、充电泵12和压控延迟线(VCDL)13。

如图2所示，相位检测器11比较输入外部时钟信号CLK的相位和延迟锁定环100a的反馈输出时钟信号的相位，并将结果作为一个检测信号输出到充电泵12。充电泵12利用电容器将相位检测器11的输出信号转换成电压信号。压控延迟线13接收外部时钟信号CLK并通过对应于充电泵12的输出电压信号的延迟时间来延时所述外部时钟信号CLK。然后压控延迟线13将延时的时钟信号作为内部时钟信号输出。如上所示，压控延迟线13的输出信号也被反馈以作为相位检测器11的输入之一。

包括到延迟锁定环电路的输入信号的外部时钟信号CLK可包含抖动。如果所述抖动没有被抑制，半导体器件的性能将被降低，特别是在输入/输出频率被增加时。

仍如图2所示，抖动抑制器200a包括可变延迟元件和相位内插器30。可变延迟元件与延迟锁定环100a的输出端串联，并将所述延迟锁定环100a的输出信号延时一预定时间。如图2所示，可变延迟元件可包括多个串联的延迟单元21、22、23和24，所述延迟单元中的每一个以一个时钟周期T来延时输入到延迟单元的信号。从图2中可见，相位内插器30从延迟锁定环100a接收输出信号，从可变延迟元件的延迟单元21、22、23和24接收延时的信号，并内插它们的相位。所述相位以分配的加权a0、a1、a2、a3和a4被内插。应用加权的电路可是相位内插器的部分、延迟元件的部分和/或作为单独的电路元件被实现。可以理解，在此使用的术语“加权电路”欲构成所有这样的实施例。延迟锁定环电路通过内插k优先(prior)时钟周期(图2中，k＝4)的输出信号和电流输出信号的加权的相位来产生加权的平均值。这可表示为以下的等式：

Y(z)＝(a0+a1×z+a2×z²+a3×z³+...)×X(z)       (等式1)

在等式1中，X(z)代表输入时钟信号x(n)的抖动，Y(z)代表最终输出信号y(n)的抖动。如果输入时钟信号具有交替的正负抖动，也就是，如果x(n)具有图3A中所示的抖动，所述抖动可通过使Y(z)＝(1+z)×X(z)(也就是，y(n)＝x(n)+x(n-1))从y(n)基本被消除。

在另一个例子中，如果x(n)具有如图3B中所示的抖动，所述抖动可通过使Y(z)＝(1+z²)×X(z)(也就是，y(n)＝x(n)+x(n-2))从y(n)基本被消除。

在再一个例子中，图3A和3B中所示的抖动可通过使Y(z)＝(1+z)×(1+z²)×X(z)＝(1+z+z²+z³)×X(z)(也就是，y(n)＝x(n)+x(n-1)+x(n-2)+x(n-3))基本被消除。

如上述例子所示，如内插加权a0、a1、...、ak被适当地选择，来自延迟锁定环电路的最终输出信号的抖动可相对于任意输入抖动被减小、最小化或被完全消除。

图4是根据本发明的再一些实施例的具有抖动抑制器的延迟锁定环电路的方框图。图4中描述的延迟锁定环电路产生通过将常规延迟锁定环100b的输出信号顺序地延时由时钟周期T而提供的数个信号。抖动抑制器电路200b然后以与图2中抖动抑制器电路200a类似的方式操作来内插所有这些信号的相位。除了以内插加权a0，a1，a2，a3和a4内插相位的第一相位内插器30以外，图4的延迟锁定环电路还包括以内插加权b0，b1，b2，b3和b4内插相位的第二相位内插器31。如图4所示，第二相位内插器31的输出信号被反馈到延迟锁定环100b的相位检测器11的输入端并与输入时钟信号的相位相比较。这与图2中描述的实施例形成对比，在所述实施例中，延迟锁定环100a的输出信号被反馈到相位检测器11并与输入时钟信号的相位相比较。

图4的延迟锁定环电路的输入抖动和输出抖动之间的关系可被表达如下：

$Y\left(z\right)=\frac{a0+a1\×z+a2\×z^2+a3\×z^3+\·\·\·}{b0+b1\×z+b2\×z^2+b3\×z^3+\·\·\·}X\left(z\right)$ (等式2)

如上所述，本发明具有能够抑制延时锁定中发生的抖动的优点。

尽管已参照本发明示例性的实施例具体展示并描述了本发明，本领域普通技术人员应当理解在不背离所附权利要求及其等价物的精神和范畴的情况下，可对本发明作形式上和具体的各种各样的修改。

Claims (25)

1.一种用于产生内部时钟信号的延迟锁定环电路，包括：

产生延迟锁定环输出信号的延迟锁定环；

延迟电路，接收延迟锁定环输出信号，并产生延迟锁定环输出信号的一个或更多延时的版本；和

相位内插器，接收延迟锁定环输出信号和延迟锁定环输出信号的一个或更多延时的版本，其中相位内插器被配置来内插延迟锁定环输出信号的相位和延迟锁定环输出信号的一个或更多延时的版本的相位以产生内部时钟信号，

所述延迟锁定环电路进一步包括第一加权电路，被配置来在延迟锁定环输出信号和延迟锁定环输出信号的一个或更多延时版本被相位内插器接收之前，加权延迟锁定环输出信号的相位和延迟锁定环输出信号的一个或更多延时的版本的相位。

2.如权利要求1所述的延迟锁定环电路，其中延迟电路包括多个串联的延迟单元。

3.如权利要求2所述的延迟锁定环电路，其中与每个延迟单元相关联的时间延迟与输入到延迟锁定环的外部时钟信号的一个时钟周期相等。

4.如权利要求1所述的延迟锁定环电路，其中延迟锁定环包括将外部时钟信号的相位与延迟锁定环输出信号的相位相比较的相位检测器。

5.如权利要求1所述的延迟锁定环电路，进一步包括：

被配置来加权延迟锁定环输出信号的相位和延迟锁定环输出信号的一个或更多延时的版本的相位的第二加权电路；和

被配置来内插被第二加权电路加权的延迟锁定环输出信号的相位和被第二加权电路加权的延迟锁定环输出信号的一个或更多延时的版本的相位的第二相位内插器。

6.如权利要求5所述的延迟锁定环电路，其中延迟锁定环包括将外部时钟信号的相位与第二相位内插器的输出相比较的相位检测器。

7.如权利要求1所述的延迟锁定环电路，其中所述延迟锁定环包括：被配置来接收外部时钟信号和延迟锁定环输出信号的相位检测器，被配置来接收相位检测器的输出的充电泵，和通过将外部时钟信号延时一个由充电泵的输出确定的量来产生延迟锁定环输出信号的压控延迟线。

8.一种延迟锁定环电路，用于产生具有比外部时钟信号超前一预定时间的相位的内部时钟信号，所述延迟锁定环电路包括：

延迟锁定环，包括：

被配置来比较外部时钟信号和第二信号的相位的相位检测器；

被配置来产生外部时钟信号的延时的版本的压控延迟线，其中延时的量是基于相位检测器的输出的；

抖动抑制器，包括：

被配置来接收外部时钟信号的延时的版本并产生多个可变延迟元件输出信号的可变延迟元件；和

被配置来内插外部时钟信号的延时版本的相位和至少一些所述多个可变延迟元件输出信号的相位以产生内部时钟信号的第一相位内插器，

所述延迟锁定环电路进一步包括被耦合在可变延迟元件和第一相位内插器之间的第一加权电路，所述第一加权电路被配置来加权至少一些外部时钟信号的延时版本的相位和所述多个可变延迟元件输出信号的相位，这样输入到第一相位内插器的至少一些信号包括相位加权的信号。

9.如权利要求8所述的延迟锁定环电路，其中第二信号包括外部时钟信号的延时的版本。

10.如权利要求8所述的延迟锁定环电路，进一步包括：

耦合在可变延迟元件和一第二相位内插器之间的第二加权电路，所述第二加权电路被配置来加权至少一些外部时钟信号的延时版本的相位和所述多个可变延迟元件输出信号的相位以产生多个相位加权的输出信号；和

所述第二相位内插器，被配置来内插第二加权电路的相位加权的输出信号以产生第二相位内插的输出信号；

其中第二信号包括第二相位内插的输出信号。

11.如权利要求8所述的延迟锁定环电路，其中所述延迟锁定环进一步包括耦合在相位检测器和压控延迟线之间的充电泵。

12.如权利要求8所述的延迟锁定环电路，其中可变延迟元件包括多个串联的延迟单元。

13.如权利要求12所述的延迟锁定环电路，其中与每个延迟单元相关联的时间延迟与外部时钟信号的一个时钟周期相等。

14.一种延迟锁定环电路，用于产生具有比外部时钟信号超前一预定时间的相位的内部时钟信号，包括：

延迟锁定环，包括被配置来比较外部时钟信号和反馈时钟信号的相位的相位检测器；和

多路输出可变延迟元件，被配置来从延迟锁定环接收输出信号并产生输出信号的多个延时的版本；和

第一相位内插器，被配置来接收并内插来自延迟锁定环的输出信号的相位和至少一些来自延迟锁定环的输出信号的延时版本的相位以产生内部时钟信号；和

第二相位内插器，被配置来内插来自延迟锁定环的输出信号的相位和至少一些来自延迟锁定环的输出信号的延时版本的相位以产生反馈时钟信号。

15.如权利要求14所述的延迟锁定环电路，其中可变延迟元件进一步包括：

第一加权电路，加权至少一些来自延迟锁定环的输出信号和来自延迟锁定环的输出信号的延时版本，这样被第一相位内插器接收的至少一些信号包括相位加权的信号；和

第二加权电路，加权至少一些来自延迟锁定环的输出信号和来自延迟锁定环输出信号的延时版本，这样被第二相位内插器接收的至少一些信号包括相位加权的信号；

其中被第一加权电路和第二加权电路应用的至少一些加权是不同的。

16.从外部时钟信号产生内部时钟信号的方法，所述方法包括：

将外部时钟信号输入到延迟锁定环以产生初级内部时钟信号；

产生初级内部时钟信号的多个延时的版本；

利用第一组加权来加权初级内部时钟信号的相位和初级内部时钟信号的多个延时版本的相位以产生多个相位加权的信号；和

内插相位加权的信号的相位以产生内部时钟信号。

17.如权利要求16所述的方法，其中延迟锁定环包括：接收外部时钟信号和第二信号的相位检测器；接收来自相位检测器的输出的充电泵；和接收并延时外部时钟信号一基于充电泵的输出的量以产生初级内部时钟信号的压控延迟线。

18.如权利要求17所述的方法，其中第二信号包括初级内部时钟信号。

19.如权利要求17所述的方法，进一步包括：

利用第二组加权来加权初级内部时钟信号的相位和初级内部时钟信号的多个延时版本的相位以产生第二组多个相位加权信号；和

内插第二组多个相位加权信号的相位以产生第二信号。

20.如权利要求16所述的方法，其中产生初级内部时钟信号的多个延时的版本包括通过多个延迟单元延迟初级内部时钟信号。

21.如权利要求20所述的方法，其中每个延迟单元将初级内部时钟信号延时外部时钟信号的一个周期。

22.抑制来自延迟锁定环的输出信号中的抖动的方法，所述方法包括：

从延迟锁定环接收输出信号；

产生输出信号的多个延时的版本；和

内插输出信号的相位和至少一些输出信号的多个延时版本的相位以产生抖动抑制的输出信号，

利用第一组加权来加权输出信号的相位和输出信号的多个延时版本的相位以产生多个相位加权的信号；和

其中内插输出信号的相位和至少一些输出信号的多个延时版本的相位以产生抖动抑制的输出信号包括：对输出信号的加权相位和至少一些输出信号的多个延时版本的加权相位执行内插以产生抖动抑制的输出信号。

23.如权利要求22所述的方法，其中延迟锁定环包括：接收外部时钟信号和第二信号的相位检测器；从相位检测器接收输出的充电泵；和接收并延时外部时钟信号一基于充电泵的输出的量以产生输出信号的压控延迟线。

24.如权利要求23所述的方法，其中第二信号包括输出信号。

25.如权利要求23所述的方法，进一步包括：

利用第二组加权来加权输出信号的相位和输出信号多个延时版本的相位以产生第二组多个相位加权的信号；和

内插第二组多个相位加权的信号的相位以产生第二信号。

Images