CN1324879C - 电平比较器 - Google Patents

电平比较器 Download PDF

Info

Publication number
CN1324879C
CN1324879C CNB2004100644113A CN200410064411A CN1324879C CN 1324879 C CN1324879 C CN 1324879C CN B2004100644113 A CNB2004100644113 A CN B2004100644113A CN 200410064411 A CN200410064411 A CN 200410064411A CN 1324879 C CN1324879 C CN 1324879C
Authority
CN
China
Prior art keywords
comparator
output
input
signal
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100644113A
Other languages
English (en)
Other versions
CN1595955A (zh
Inventor
山崎慎一
奥林政则
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1595955A publication Critical patent/CN1595955A/zh
Application granted granted Critical
Publication of CN1324879C publication Critical patent/CN1324879C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1534—Transition or edge detectors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Manipulation Of Pulses (AREA)
  • Pulse Circuits (AREA)

Abstract

本发明所要解决的问题是作为比较器的输出特性，在产生从低电平到高电平、从高电平到低电平的输出状态变化时必然会产生延迟时间。若该延迟时间长，则有所输出的数据精度降低，破坏了作为电平比较器的可靠性的问题。其解决方案是具有适当的控制电路(3)，其在排他地连接两个输入信号的比较器(1)和比较器(2)的输出中，比较输出数据的状态变化时产生的延迟时间，始终选择延迟时间短的一方，从而缩短了距状态变化的延迟时间，减小了从状态变化到产生下一状态变化的时间偏差，提高了所输出的数据的精度，提高了可靠性。

Description

电平比较器
技术领域
本发明涉及将欧洲地区的TV广播的现有技术中能进行VTR的自动录像调整、广播电台的识别等的VPS(Video Program System)、PDC(Program Delivery Control)等的数据叠加在垂直回扫期间的输入信号与基准电压进行电平比较的电平比较器，尤其涉及从叠加在垂直回扫期间的广播信号中取出VPS、PDC这样的数据信号时所使用的电平比较器。
背景技术
已经公知一种使用一个比较器，仅用基准电压来比较叠加在图像信号的回扫期间中的各种规格的数据的电平比较器(例如，参照专利文献1)。
图5表示现有的电平比较器，图6是图5的动作波形图。
在图5中，比较器101将图像信号作为向+端子的输入，将基准电压作为向一端子的输入，来比较图像信号和基准电压。即，比较器101比较图像信号相对于基准电压的电平。
现在，考虑输入了图6这样的图像信号的情况。首先，在所输入的图像信号比基准电压低的期间，比较器101的输出是低电平。并且，随着时间的经过，图像信号开始上升，在达到与基准电压相同的电平时，即若将该时刻设为T1，则经过T1时刻后，图像信号比基准电压高。这时，比较器101的输出从低电平变为高电平。但是，在产生从低电平向高电平的输出数据状态变化时，比较器101的输出产生了延迟时间TdLH。因此，若以图像信号上升为与基准电压相同的电平的T1时刻为起点，实际上，比较器101的输出产生从低电平状态变为高电平状态的定时，成为距T1时刻经过了TdLH的延迟时间之后。
同样，随着时间经过，图像信号开始下降，在重新达到与基准电压相同的电平时，即，若将该时刻设为T2，则经过T2时刻后，图像信号比基准电压低。这时，比较器101的输出从高电平状态变化为低电平状态。但是，在产生从高电平向低电平的输出数据状态变化时，比较器101的输出产生了延迟时间TdHL。因此，若以图像信号下降为与基准电压相同的电平的T2时刻为起点，则实际上比较器101的输出产生从高电平状态变化为低电平状态的定时，成为距T2时刻经过了TdHL的延迟时间之后。
通过重复上述动作，进行图像信号和基准电压的电平比较，从而得到从比较器101的输出(C)。
【专利文献1】
特开平7-240857号公报
作为比较器的输出特性，在产生输出数据从低电平状态变化为高电平状态、从高电平状态变化为低电平状态时，必然会产生延迟时间TdLH、TdHL。这里的延迟时间TdLH和TdHL的大小关系因向比较器输入的信号波形的振幅以及输入电压等动作环境、或比较器的电路结构的不同等而变化。因此，无法预知延迟时间TdLH、TdHL的大小关系，电平比较器的灵敏度因输出数据的延迟时间的长度，受到了更大影响。因此，在由输入信号与基准电压电平比较后的结果得到的输出数据中，因产生状态变化为止的延迟时间变长，或延迟时间有偏差等原因，而存在破坏了输出数据的精度或作为电平比较器的可靠性的问题。
发明内容
本发明是为了解决上述问题而做出的，提供一种电平比较器，其中包括：第一比较器，其将输入信号施加给一个端子，将基准电压施加给另一端子；第二比较器，其将输入信号施加给另一端子，将基准电压施加给一个端子；和控制电路，其将所述第一比较器的输出信号和所述第二比较器的输出信号作为输入，选择其中一个状态变化快的比较器的输出信号来输出，比较所述基准电压和所述输入信号的电平。
另外，提供一种电平比较器，其中包括：第一比较器，其将输入信号施加给+端子，将基准电压施加给一端子；第二比较器，其将输入信号施加给一端子，将基准电压施加给+端子；和控制电路，其将所述第一比较器的输出信号和所述第二比较器的输出信号作为输入，选择其中一个状态变化快的比较器的输出信号来输出，所述第一比较器和所述第二比较器将输入信号的下降沿变化与上升沿变化比较，比较具有更快响应特性的所述基准电压和所述输入信号的电平。此外，提供了一种电平比较器，其中包括：第一比较器，其将输入信号施加给一端子，将基准电压施加给+端子；第二比较器，其将输入信号施加给+端子，将基准电压施加给一端子；和控制电路，其将所述第一比较器的输出信号和所述第二比较器的输出信号作为输入，选择其中一个状态变化快的比较器的输出信号来输出，所述第一比较器和所述第二比较器将输入信号的上升沿变化与下降沿变化相比较，比较具有更快响应特性的所述基准电压和所述输入信号的电平。
根据本发明，在比较输入信号相对于基准电压的电平来输出的情况下，通过始终选择状态变化时间短的一方，从而可举出可以缩短状态变化，减少从状态变化到产生下一状态变化的时间偏差，可提高作为电平比较器的可靠性的优点。
附图说明
图1是本发明的电平比较器。
图2是表示图1所示的控制电路的一实施例的电路图。
图3是表示图1的动作的波形图。
图4是表示图2的动作的波形图。
图5表示现有的电平比较器。
图6是说明图5的动作的波形图。
图7是表示本发明的另一实施例的动作的波形图。
图中：1-第一比较器，2-第二比较器，3-控制电路部，18-“同”门，19-与门。
具体实施方式
根据附图具体说明本发明的细节。图1是表示本发明的电平比较器的框图。
在图1中，1是第一比较器，是将图像信号施加到+端子，将基准电压施加到一端子的比较器。若图像信号的电平比基准电压高，则第一比较器输出高电平，若图像信号的电平比基准电压低，则输出低电平。2是第二比较器，是将图像信号施加到一端子，将基准电压施加到+端子的比较器。若图像信号的电平比基准电压高，则第二比较器输出低电平，若图像信号的电平比基准电压低，则输出高电平。3是控制电路，在第一比较器1的输出信号和第二比较器2的输出信号中比较状态变化时产生的延迟时间的长度，选择从延迟时间短、即快速产生状态变化的比较器输出开始的状态变化，来使从控制电路3的输出产生状态变化。
现在，考虑提供图3所示的基准电压(a)和图像信号(b)的情况。将图像信号与基准电压为相同电平的第一时刻设为X1，将第二时刻设为X2。(c)是第一比较器1的输出，(d)是第二比较器2的输出，(e)是从本发明的控制电路3的输出。可以看出：从控制电路3的输出(e)是选择第一比较器1的输出(c)和第二比较器2的输出(d)的状态变化时所产生的延迟时间短的比较器输出，在所选比较器输出产生状态变化的定时中，使控制电路3的输出产生状态变化。即，在第一状态变化时，选择从X1时刻到产生状态变化为止的延迟时间短的第二比较器2的输出，使控制电路3的输出状态变化。另外，在第二状态变化时，选择从X2时刻到产生状态变化为止的延迟时间短的第一比较器1的输出，使控制电路3的输出状态变化。
也可与图1相反，在为将图像信号施加到一端子，将基准电压施加到+端子的比较器的情况下，如图7所示，使控制电路3的输出状态变化。
图2是表示图1的控制电路3的实施例的电路。
在图2中，11是第一D型触发器，将来自第一比较器的输出作为输入，并通过时钟标准化，而反相输出和非反相输出。12是第二D型触发器，将来自第二比较器的输出作为输入，并通过时钟标准化，而反相输出和非反相输出。13是第三D型触发器，将17的或非门的输出作为输入，并通过时钟标准化后非反相输出。该输出为控制电路3的输出。20是第四D型触发器，将16的非门输出作为输入，并通过时钟标准化后非反相输出。14是将第一D型触发器11的非反相输出和第二D型触发器12的反相输出作为输入的或非门，15是将第一D型触发器11的反相输出和第二D型触发器12的非反相输出作为输入的或非门。16是将或非门14的输出信号和或非门15的输出信号作为输入的或非门。18的“同”门(exclusive nor gate)将反馈了第三D型触发器13的输出作为一个输入，将第四D型触发器20的输出信号作为另一个输入。19是与门，将18的“同”门输出信号和16的或非门信号作为输入。17是将19的与门输出信号和14的或非门输出信号作为输入的或非门，将其输出信号输入到第三D型触发器13。
使用图4的波形图，详细说明图2的控制电路3的动作。
现在，考虑提供了基准电压(a)和图像信号(b)的情况。从第一比较器1的输出(c)和第二比较器2的输出(d)，得到本发明的输出(e)。这里，将产生由本发明得到的输出(e)的第一状态变化的时刻设为Y1，将产生第二状态变化的时刻设为Y2。(f)表示输入到11、12、13的D型触发器的公共时钟。(g)是由时钟(f)标准化后的第一D型触发器11的非反相输出，(h)是由时钟f标准化后的第二D型触发器12的非反相输出。这时，将第一D型触发器11的非反相输出产生了第一状态变化的时刻设为t1，将产生了第二状态变化的时刻设为t2。同样，将第二D型触发器的非反相输出产生了第一状态变化的时刻设为t3，将产生了第二状态变化的时刻设为t4。14的或非门，在第一D型触发器11的非反相输出为低电平、第二D型触发器12的非反相输出为高电平时，输出为高电平。即，14的或非门输出信号的波形，在t3时刻之前和t4时刻之后输出为高电平，如(i)那样。16的或非门仅在第一D型触发器11的非反相输出和第二D型触发器12的非反相输出为相同电平时，即，第一D型触发器11的非反相输出和第二D型触发器12的非反相输出同时为高电平输出或低电平输出时，输出高电平。即，16的或非门输出信号的波形仅在t3～t1时间和t2～t4时间的区间中为高电平，如(j)那样。将16的或非门输出施加到18的“同”门的一个输入和19的与门的一个输入，若16的或非门输出为高电平，则在其上升沿的定时中，使第三D型触发器13的输出反相。即，在t3时刻和t2时刻，第三D型触发器13的输出状态变化，该结果得到的波形如(k)那样。由于第三D型触发器的输出为控制电路3的输出，所以控制电路的输出如(k)那样。这样得到的控制电路3的输出(k)，在第一状态变化时选择距Y1时刻的延迟时间短的t3(＜t1)时刻、在第二状态变化时选择距Y2时刻的延迟时间短的t2(＜t4)时刻的产生状态变化的定时，以使控制电路3的输出产生状态变化。这里，若比较波形(k)和波形(e)，则距第一状态变化Y1时刻的延迟时间也短，距第二状态变化Y2时刻的延迟时间也短。另外，产生第一状态变化后到产生第二状态变化的时间也接近。即，控制电路3的输出的延迟时间在第一状态变化时为[Y1+t3]，在第二状态变化时为[Y2+t2]。这是在实施例的控制电路3中，为了对第一比较器1的输出和第二比较器2的输出进行由时钟进行的标准化而产生的延迟时间。
在通过时钟标准化第一比较器1的输出后的输出中，即第一D型触发器11的输出(g)中，第一状态变化时的延迟时间为[Y1+t2(t1＜t2)]，第二状态变化时的延迟时间为[Y2+t3]。因此，第一比较器1的标准化输出波形中，虽然距第二状态变化时的Y2时刻的延迟时间相等，但是距Y1时刻的延迟时间只长第一状态变化时的延迟时间[t2-t1]。另外，通过时钟标准化第二比较器2的输出后的输出中，即，第二D型触发器12的输出(h)中，第一状态变化时的延迟时间为[Y1+t1]，第二状态变化时的延迟时间为[Y2+t4(t3＜t4)]。因此，第二比较器2的标准化输出的波形中，虽然距第一状态变化时的Y1时刻的延迟时间相等，但是距Y2时刻的延迟时间只长第二状态变化时的延迟时间[t4-t3]。在波形(e)中，若着眼于从产生第一状态变化到产生第二状态变化的时间[Y1-Y2]，则相对于控制电路输出的波形(k)中为大致同长度的时间，因第一比较器1的标准化输出的波形(g)过短，或第二比较器的标准化输出的波形(h)过长等的状态变化时的延迟时间的影响，从产生第一状态变化到产生第二状态变化的时间产生了很大偏差。
如上所述，本发明具有：排他地将图像信号和基准电压施加到输入端子的两个比较器；和控制电路，其由D型触发器标准化第一比较器输出和第二比较器输出，选择产生第一状态变化和第二状态变化时的延迟时间短的一方，在延迟时间短的状态变化的定时中使控制电路输出产生状态变化。这样，可以缩短进行图像信号和基准电压的电平比较时的状态变化的延迟时间，可以减少从状态变化到产生下一状态变化的时间偏差。由此，可以提高从控制电路输出的数据精度，提高作为电平比较器的可靠性。在上述本发明的实施例中，考虑在距图像信号和基准电压为相同电平的时刻X1、X2的两个比较器输出的状态变化的延迟时间中，上升沿时的延迟比下降沿时的延迟长的情况。但是，本发明并不限于该例，也可适于两个比较器输出的状态变化中，上升沿时的延迟时间与下降沿时的延迟时间没有大小关系的情况。

Claims (3)

1.一种电平比较器，其特征在于，包括：
第一比较器，其将输入信号施加给一个端子，将基准电压施加给另一端子；
第二比较器，其将所述输入信号施加给另一端子，将所述基准电压施加给一个端子；和
控制电路，其将所述第一比较器的输出信号和所述第二比较器的输出信号作为输入，选择其中一个状态变化快的比较器的输出信号来输出，
比较所述基准电压和所述输入信号的电平。
2.一种电平比较器，其特征在于，包括：
第一比较器，其将输入信号施加给非反相输入端子，将基准电压施加给反相输入端子；
第二比较器，其将所述输入信号施加给反相输入端子，将所述基准电压施加给非反相输入端子；和
控制电路，其将所述第一比较器的输出信号、所述第二比较器的输出信号作为输入，选择其中一个状态变化快的比较器的输出信号来输出，
所述控制电路，在所述输入信号上升时选择所述第二比较器的输出信号，在所述输入信号下降时选择所述第一比较器的输出信号。
3.一种电平比较器，其特征在于，包括：
第一比较器，其将输入信号施加给反相输入端子，将基准电压施加给非反相输入端子；
第二比较器，其将所述输入信号施加给非反相输入端子，将所述基准电压施加给反相输入端子；和
控制电路，其将所述第一比较器的输出信号、所述第二比较器的输出信号作为输入，选择其中一个状态变化快的比较器的输出信号来输出，
所述控制电路，在所述输入信号上升时选择所述第一比较器的输出信号，在所述输入信号下降时选择所述第二比较器的输出信号。
CNB2004100644113A 2003-09-12 2004-08-24 电平比较器 Expired - Fee Related CN1324879C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003320984A JP4175982B2 (ja) 2003-09-12 2003-09-12 レベル比較器
JP2003320984 2003-09-12

Publications (2)

Publication Number Publication Date
CN1595955A CN1595955A (zh) 2005-03-16
CN1324879C true CN1324879C (zh) 2007-07-04

Family

ID=34452796

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100644113A Expired - Fee Related CN1324879C (zh) 2003-09-12 2004-08-24 电平比较器

Country Status (5)

Country Link
US (1) US7332939B2 (zh)
JP (1) JP4175982B2 (zh)
KR (1) KR100611698B1 (zh)
CN (1) CN1324879C (zh)
TW (1) TWI258283B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080061842A1 (en) * 2006-09-07 2008-03-13 Micron Technology, Inc. Circuit and method for detecting timed amplitude reduction of a signal relative to a threshold voltage
US7560959B2 (en) * 2006-09-18 2009-07-14 Micron Technology, Inc. Absolute value peak differential voltage detector circuit and method
JP6007806B2 (ja) * 2013-01-30 2016-10-12 凸版印刷株式会社 Ｃｍｏｓコンパレータ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH089194A (ja) * 1994-06-16 1996-01-12 Nec Yamagata Ltd クランプパルス発生回路
JPH09135365A (ja) * 1995-11-07 1997-05-20 Matsushita Electric Ind Co Ltd ブランキング回路
US5696603A (en) * 1993-06-23 1997-12-09 Matsushita Electric Industrial Co., Ltd. Image formation apparatus having a gradation control unit
JPH10200709A (ja) * 1997-01-07 1998-07-31 Nikon Corp 明暗情報読み取り方法およびその装置
CN1335678A (zh) * 2000-03-31 2002-02-13 三洋电机株式会社 移相电路和fm检波电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3683284A (en) * 1968-06-25 1972-08-08 Picker Corp Pulse height analyzer
US4418332A (en) * 1981-06-24 1983-11-29 Harris Corporation Noise insensitive comparator
GB8716144D0 (en) * 1987-07-09 1987-08-12 British Aerospace Comparator circuits
JPH07240857A (ja) 1994-02-28 1995-09-12 Sony Corp データスライサ
US6326816B1 (en) * 1999-12-09 2001-12-04 Via Technologies, Inc. Method and apparatus for minimal phase delay and zero-crossing filtering

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5696603A (en) * 1993-06-23 1997-12-09 Matsushita Electric Industrial Co., Ltd. Image formation apparatus having a gradation control unit
JPH089194A (ja) * 1994-06-16 1996-01-12 Nec Yamagata Ltd クランプパルス発生回路
JPH09135365A (ja) * 1995-11-07 1997-05-20 Matsushita Electric Ind Co Ltd ブランキング回路
JPH10200709A (ja) * 1997-01-07 1998-07-31 Nikon Corp 明暗情報読み取り方法およびその装置
CN1335678A (zh) * 2000-03-31 2002-02-13 三洋电机株式会社 移相电路和fm检波电路

Also Published As

Publication number Publication date
TWI258283B (en) 2006-07-11
US7332939B2 (en) 2008-02-19
TW200511785A (en) 2005-03-16
CN1595955A (zh) 2005-03-16
KR100611698B1 (ko) 2006-08-11
US20050174150A1 (en) 2005-08-11
KR20050027052A (ko) 2005-03-17
JP4175982B2 (ja) 2008-11-05
JP2005094099A (ja) 2005-04-07

Similar Documents

Publication Publication Date Title
CN101326587A (zh) 移位寄存器电路以及显示驱动装置
CN100351889C (zh) 具有多个级联驱动器集成电路的显示设备驱动电路
CN1166062C (zh) 具有对称上升和下降时钟沿类型时延量的延时锁相环
CN1324879C (zh) 电平比较器
EP0782334A2 (en) Telecine signal conversion method and up-converter
CN1681042A (zh) 使用铁电存储器作数据存储的方法、电路及生产方法
CN102129830A (zh) 显示装置的驱动电路和驱动方法
CN106205550B (zh) 显示装置
CN110334700B (zh) 指纹感测模组
CN1238099A (zh) 延时校正电路
US6369856B1 (en) Synchronous signal detection circuit and method
CN1066303C (zh) 同步分离电路及监控器
US8942496B2 (en) Image processing apparatus and image processing method
CN117119075B (zh) 协议识别电路、芯片、协议识别方法和电子设备
US4954784A (en) Phase adjustment circuit
US20240235439A1 (en) Driving circuit, system and method for resonant device
CN1829292A (zh) 图像传感器
CN1181667C (zh) 水平afc电路
EP1458189A2 (en) Video signal processing apparatus
CN102148920A (zh) 同步信号限幅装置与同步信号限幅方法
CN1532843A (zh) 存储器模块的测试方法及执行该方法的设备
CN1190074C (zh) 单片视频信号处理单元中的回扫脉冲宽度调节电路和方法
CN113012617A (zh) 显示装置、显示驱动电路及显示驱动方法
CN1956036A (zh) 驱动等离子显示板的方法
KR920002518B1 (ko) 정지화상 기록 재생장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070704

Termination date: 20210824