CN1335678A - 移相电路和fm检波电路 - Google Patents
移相电路和fm检波电路 Download PDFInfo
- Publication number
- CN1335678A CN1335678A CN01120702A CN01120702A CN1335678A CN 1335678 A CN1335678 A CN 1335678A CN 01120702 A CN01120702 A CN 01120702A CN 01120702 A CN01120702 A CN 01120702A CN 1335678 A CN1335678 A CN 1335678A
- Authority
- CN
- China
- Prior art keywords
- circuit
- phase
- signal
- output
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
- H03D3/04—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal by counting or integrating cycles of oscillations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K9/00—Demodulating pulses which have been modulated with a continuously-variable signal
- H03K9/06—Demodulating pulses which have been modulated with a continuously-variable signal of frequency- or rate-modulated pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00078—Fixed delay
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/0015—Layout of the delay element
- H03K2005/00156—Layout of the delay element using opamps, comparators, voltage multipliers or other analog building blocks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/0015—Layout of the delay element
- H03K2005/00234—Layout of the delay element using circuits having two logic levels
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Networks Using Active Elements (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
用简单电路进行稳定的延迟时间的移相。用彼此反相的输入信号开关晶体管12a,12b。通过晶体管12a,12b的接通,电容器16a,16b被放电,通过晶体管12a,12b的断开,电容器16a,16b用来自固定电流源18a,18b的固定电流进行充电。由此,在比较器14a,14b的正输入端上得到在输入信号为L期间慢慢上升的电压。将其与基准电源20a,20b的一定电压相比,在比较器14a,14b的输出上得到把上升沿定时与输入信号偏离90度的信号。比较器14a,14b的输出彼此偏离180度,用这些上升沿,通过设置复位RS触发器22,在其输出上得到相对于输入信号延迟了90度相位的信号。
Description
本发明涉及使矩形输入信号的相位偏离规定时间而输出的移相电路和利用该移相电路的FM检波电路。
原来,作为FM检波电路,使用四声道检波电路。这个四声道检波电路形成把IF(中频)信号的相位偏离规定时间(对于中心频率大致是90°)的延迟信号,把这个延迟信号乘以IF信号进行FM检波。因此,必须有做成延迟信号的移相电路。
该移相电路中通常利用使用了线圈和电容器的移相电路和陶瓷谐振器等。
但是,在这样的已有移相电路中,存在线圈和陶瓷谐振器构成外加部件、难集成化、大型化的问题。
另外,可使用延迟线等,但有需要电路大且温度依赖性变高等问题。
本发明鉴于上述问题作出,其目的是提供一种用简单电路可进行稳定的延迟时间的移相的移相电路及使用该移相电路的检波电路。
本发明是一种使矩形输入信号的相位偏离规定时间而输出的移相电路,具有接收第一输入信号进行开关的第一开关;由来自固定电流源的固定电流充电由第一开关放电的第一电容器;比较第一电容器的充电电压和基准电压,得到所谓第一输入信号的把上升沿定时偏离规定时间的输出的第一比较器;接收与第一输入信号有180°的相位改变的第二输入信号来开关的第二开关;由来自固定电流源的固定电流充电、由第二开关放电的第二电容器;比较第二电容器的充电电压和基准电压的第二比较器;根据第一和第二比较器的输出,对于第一和第二输入信号得到把相位偏离了规定时间的信号的信号处理电路。
这样,通过向电容器充电来自固定电流源的电流,可得到以规定的坡度上升的电压,通过将该电压超出基准电压的时间点设定为延迟的时间(规定时间),可得到上升沿相位仅被延迟规定时间的信号。另一方面,对于反转了的输入信号,同样可得到上升沿相位仅被延迟规定时间的信号。因此,可从这两个信号的上升沿得到来自输入信号延迟了规定时间相位的信号。
这样一来,根据本发明,用不需要线圈的简单电路可得到把相位偏离了规定时间的信号。而且,谐振器和延迟线等也是不需要的。
另外,所述信号处理电路也可以作为根据一方的比较器输出设置、根据另一方的比较器输出而被复位的触发器。
还有,所述信号处理电路最好是具有对两个比较器的输出作异或或者或运算的逻辑电路和对该逻辑电路的输出进行分频的分频电路。
另外,最好从上述移相电路的输出和输入信号进行FM检波。
此外,本发明的特征在于包括由把输入信号仅延迟规定时间的延迟器构成的移相器和对输入信号和该移相器的输出作乘法运算的乘法器。
图1是表示实施例的结构的框图;
图2是表示该实施例的各部分的波形的图;
图3是表示其它实施例的结构的图;
图4是表示检波电路的结构的图。
下面,根据附图说明本发明的实施例(下面称为实施例)。
图1是表示实施例的移相电路的结构的框图。彼此反相(180度的相位差)的第一和第二输入信号被输入放大器10。该第一和第二输入信号例如是所希望的FM无线局的IF(中频)信号,被整形为矩形波。放大器10对于这两个信号进行规定的放大,把它们分别提供给晶体管12a、12b。并且,提供给晶体管12a、12b的信号也是彼此反相的信号,成为矩形波。
该晶体管12a中,在基极(base)处接收第一输入信号,发射极接地,集电极连接于比较器14a的正输入端。另外,在比较器14a的正输入端上连接其另一端接地的电容器16a和其另一端连接于电源的电流源18a。
还有,比较器14a的负输入端上连接其另一端接地的基准电源20a。之后,这个比较器14a的输出被输入到RS触发器22的复位端子R。
另一方面,晶体管12b中,在基极(base)处接收第二输入信号,发射极接地,集电极连接于比较器14b的正输入端。另外,在比较器14b的正输入端上连接其另一端接地的电容器16b和其另一端连接于电源的电流源18b。还有,比较器14b的负输入端上连接其另一端接地的基准电源20b。
此外,该比较器14b的输出被输入到RS触发器22的设置端子S。接着,该RS触发器22的Q输出端子和作为反转输出的QB输出端子经缓冲电路24被分别输出。
对于这种电路的动作,参考图2的各个位置的波形图说明。第一和第二输入信号如图中的A所示,为频率(IF)基本一定的矩形波。另外,输入信号是FM调制的信号,在后面频率变化被FM解调。
在图1中,作为一个例子,根据IF频率没有偏多时的相位延迟是90度来考虑设置固定电流源18a、电容器16a和基准电源20a的基准电压(阈值电压)。另外,90度的相位延迟是相对于FM调制信号的中心频率而言的。
从晶体管12a到比较器14a的输出的电路和从晶体管12b到比较器14b的输出的电路全部相同,由于输入信号反相,仅比较器14b的输出与比较器14a的输出反相。因此,省略了作为附加字的a、b,接着进行说明。
图2中A表示的输入信号由于连接于晶体管12的基极,在输入信号为H期间,电容器16的上侧,即电容器14的正输入端接地。另一方面,在输入信号为L期间,由于通过固定电流源18向电容器16流过预定的一定量的电流量,对应于该电流量对电容器16充电,图2中的B所示的位置比较器14的正输入端的电压以规定的坡度线性上升起来。另一方面,晶体管12接通时,电容器16的电荷瞬时放电。因此,电容器14的正输入端上输入,如图2中的B所示,在输入信号为L期间、以一定的斜率上升、在为H期间输入变为L的信号。
电容器14比铰该正输入端的慢慢上升的电压和基准电源20的电压。接着,正输入端的电压超出基准电源20的电压时把输出设置为H。
之后,通过预先适当设定电容器16的电容、固定电流源18的电流量以及基准电源20的电压,如图所示,输入信号经过L期间的大约1/2的期间时,比较器14的正输入端的输入电压超出基准电源20的电压,其输出变为H。其后输入信号变为H时,由于比较器14的输出为L,比较器14的输出上,在输入信号变为L后,得到在偏离90度的阶段中为上升沿、输入信号为L的期间结束时为下降沿的图中的C所示的信号。即,电容器14的输出信号如图中c所示,是构成从输入信号的下降沿至90度相位上升沿的90度期间H所构成的信号。
比较器14a和14b的输出信号稍稍反相,得到彼此偏离180度相位的信号C,C’。而且,信号A,A’,B,B’也分别反相。
该比较器14a和14b的输出C,C’分别被输入RS触发器22的复位端子R和设置端子S。因此,在RS触发器22的Q输出处得到C’的上升沿被设置、C的上升沿被复位的信号,QB的输出与此相反。
作为该RS触发器22的输出的信号E,E’是把第一输入信号和第二输入信号延迟90度的信号。
如以上所述,根据本发明的电路,不使用线圈,可得到90度移相的信号。
另外,图3中表示其它实施例。这个电路中,代替上述触发器22,具有异或电路26和分频电路28。根据这个电路,如图2所示,异或电路26的输出,所谓输入信号,把上升沿偏离90度,得到每90度返回H、L的信号D,D’。因此,通过用分频电路28对该信号进行1/2分频,可得到与上述实施例相同的信号E,E’。
这里,由于对于2个输入信号可得到同样的信号,输出上可得到彼此反相的信号。
另外,本实施例中,采用了异或电路26,但由于对于输入到异或电路26的信号中没有两者都变为H的期间,所以可采用或(or)电路。
图4中表示使用上述向移相电路的四声道检波电路。这样,IF信号被输入到移相电路30,在其输出上得到从输入信号偏离90度相位的信号,把其输入到乘法器32。另一方面,该乘法器32上,原样提供IF信号。进行90度相位之前的输入信号和现在的输入信号的乘法运算。之后,该乘法器的输出被提供给低通滤波器34,变换为直流信号。因此,低通滤波器34的输出上得到对应于频率的移动而变动的电平,实现FM检波。
另外,图1~图4中,设定了对于FM调制信号的中心频率延迟90度相位的例子,但是,并不限制于此。即,从图2的输入信号A,A’的上升沿经过规定时间后,如果设定从比较器14a,14b输出,不必要设定于上述90度。可以设定体现出适当、最适当的移相量。这样,不偏离移相量,原来使用线圈、陶瓷谐振器和延迟线等进行的,根据本发明通过固定电流源18a、电容器16a和基准电源20,可正确且简单地设定延迟时间。
图1和图4的移相电路中,得到的一定延迟时间,分别如下说明。把延迟时间设置为T0时,延迟时间T0是电容器16a和16b被充电、直到电容器16a和16b的端子电压到达基准电源20a和20b的基准电压Vref、比较器14a和14b的输出信号反转之前的时间。移相电路内的电容器16a和16b中,把电容器16a和16b上蓄存的电荷设置为Q时,有:
Q=I·T=C·V
这里,I是每单位时间流过的电流、T是时间、C是电容值、V是电容器的端子电压。
这个关系适用于电容器16a和16b时,有:
Q=I·T0=C·Vref
这里,固定电流源18a和18b的固定电流是I,C是电容器16a和16b的电容。固定电流I、电容C和基准电压Vref由于为固定值,延迟时间T0可设定在固定时间,同时,通过任意改变固定电流I、电容C和基准电压Vref的设置,可任意改变延迟时间。
另一方面,输入信号的原来信号相位与图1或图3的移相电路移相后输出的输出信号的相位之差设置为0时,有:
这里,T是输入信号的周期。相对于输入信号的周期的延迟时间的比率表示相位差。例如,延迟时间若是输入信号的周期的1/4,相位差为π/2。
把作为延迟时间的(1)式代入表示该相位差的式(2)中,得到 (0≤θ<2π),输入信号的频率设置为f时,由f=1/T得到
这里,由于电容C、基准电压Vref、固定电流I是固定值,有θ∝f,输入信号与频率、相位差θ成比例关系。
四相型FM检波电路中,输入频率与相位差的关系有如图5(A)所示的所谓的S曲线特性,通过使用该移相电路,如图5(B)所示的频率与相位差的线性被改善,改进FM解调信号的失真率。
图6中表示本发明的其它实施例。替代基准电压源20a和20b,连接D/A转换电路40的输出信号。D/A转换电路40经端口或IC的情况下外加的管脚连接于如图6所示例如微计算机或PLL控制器等的控制电路42。因此,D/A转换电路的输出电平可由外部控制电路42控制,比较器14a和14b的基准电平由于是可变的,可容易改变延迟时间。由此,对应于FM解调电路的中心频率的相位差可从外部调整到适当值。
特别是无线接收机装置完成后,也可调整FM解调特性。具体说,无线接收机装置生产线中的FM解调电路可自动地对应调整。即,无线接收机上连接调整装置44,使无线接收机接收对应于FM信号的中心频率的输入信号。使FM解调电路输入中心频率的FM信号,调整装置44中的解调电平与基准值比较,计算出比较结果为0的调室言号,把该调整信号经控制电路42、所述端口或外加管脚输入到D/A转换电路40。从D/A转换电路40产生对应于调整信号的电压,成为比较器14a和14b的基准值。由此,调整延迟时间,把FM解调特性改善到适当值。调整结束后,从FM接收机装置去除调整装置44。
另外,通过D/A转换电路40容易实现温度补偿。微计算机和PLL控制器等的控制电路42上存储并执行温度补偿用的程序,由此可温度补偿FM解调电路而改善特性。即,如果使解调电路集成在一片IC中后,由于IC外部(周围环境)的温度和IC内部的发热而改变IC的温度,变动FM解调电路的特性。控制电路中预先设定存储IC温度与修正值的关系的表,对应于温度变化计算出修正值,把加上该修正值的数字数据施加到D/A转换电路40,从而可温度补偿移相电路的延迟时间,可补偿FM解调电路的特性。
还有,作为温度补偿装置,如图7所示,从同一电流源得到的装置可实现固定电流源18a、18b与电压源20a、20b。通过设定成电流源的输出电流与电阻的温度特性相互抵消,延迟时间可与温度变化无关,能保持一定。
即,把流向固定电流源50a,50b的固定电流流入将集电极基极之间短路的PNP型电流镜(mirror)输入侧晶体管52a,52b。晶体管52a的基极上连接PNP型晶体管54a,56a的基极。这些晶体管54a,56a流过与晶体管52a相同的电流。另外,晶体管52b基极上连接PNP晶体管54b,56b的基极,这些晶体管54b,56b流过与晶体管52b相同的电流。晶体管52a,52b分别把电流供给比较器14a,14b的电容器16a,16b的上侧端和正输入端。另一方面,晶体管54b,56b经电阻58a,58b把电流流向地。因此,这些电阻58a,58b的上侧端上得到固定电压。之后,将其连接于比较器14a,14b的负输入端。由此,固定电流源50a,50b作为电容器16a,16b的固定电流源工作的同时,还作为对比较器14a,14b的负输入端的低电压源。
那么,本发明的电路IC化的情况下,以扩散电阻形成电阻58a,58b,把这个温度特性设定到适当值,能够用负输入端的电压变化补偿根据固定电流源50a,50b的温度特性的比较器14a,14b的正输入端的电压变化。
另外,图6和图7是基于图1的,但当然也适用于图3。
如以上说明,根据本发明,通过来自固定电流源向电容器电流充电,可得到以规定坡度上升的电压,通过使该电压超出基准电压的时间点对应于所希望的延迟时间,可得到上升沿相位仅被延迟规定时间的信号。另一方面,对于反转了的输入信号,同样可得到上升沿相位仅被延迟规定时间的信号。因此,可得到这两个信号的上升沿从输入信号延迟了规定时间相位的信号。这样一来,根据本发明,用不需要线圈的简单电路可得到把相位偏离了规定时间的信号。而且,谐振器和延迟线等也是不需要的。根据本发明,通过得到正确的延迟时间,可得到正确的FM检波电路,可改善S/N比和失真率。
Claims (8)
1.一种把输入信号的相位偏离规定时间而输出的移相电路,其特征在于具有:
把输入信号仅延迟规定时间的第一延迟电路;
把所述输入信号的反转信号仅延迟规定时间的第二延迟电路;和
相对于来自所述第一和第二延迟电路的输出信号的输入信号,得到相位偏离了规定量的信号的信号处理电路。
2.根据权利要求1的移相电路,其特征在于:
所述第一延迟电路包括:
接收输入信号进行开关的第一开关;
由来自固定电流源的固定电流充电、由第一开关放电的第一电容器;
比较第一电容器的充电电压和基准电压,得到所谓第一输入信号的把上升沿定时偏离规定时间的输出的第一比较器;
所述第二延迟电路包括:
接收输入信号的反转信号来开关的第二开关;
由来自固定电流源的固定电流充电、由第二开关放电的第二电容器;
比较第一电容器的充电电压和基准电压的第二比较器。
3.根据权利要求2的移相电路,其特征在于所述信号处理电路作为根据一方的比较器输出设置、根据另一方的比较器输出被复位的触发器。
4.根据权利要求2的移相电路,其特征在于所述信号处理电路是具有对两个比较器的输出作异或或者或的逻辑电路和对该逻辑电路的输出进行分频的分频电路。
5.一种FM检波电路,其特征在于从根据权利要求2到4的任何一个的移相电路的输出和输入信号进行FM检波。
6.一种FM检波电路,其特征在于包括由把输入信号仅延迟规定时间的延迟器构成的移相器和对输入信号和该移相器的输出作乘法运算的乘法器。
7.根据权利要求2~4的任何一项的移相电路,其特征在于所述基准电压通过数字/模拟变换生成外部数据。
8.根据权利要求5的移相电路,其特征在于所述基准电压通过数字/模拟变换外部的数据生成外部数据。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP98387/2000 | 2000-03-31 | ||
JP2000098387 | 2000-03-31 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1335678A true CN1335678A (zh) | 2002-02-13 |
Family
ID=18612873
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN01120702A Pending CN1335678A (zh) | 2000-03-31 | 2001-03-31 | 移相电路和fm检波电路 |
Country Status (3)
Country | Link |
---|---|
KR (1) | KR100426548B1 (zh) |
CN (1) | CN1335678A (zh) |
TW (1) | TW554606B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1324879C (zh) * | 2003-09-12 | 2007-07-04 | 三洋电机株式会社 | 电平比较器 |
CN100511971C (zh) * | 2006-07-27 | 2009-07-08 | 武汉正维电子技术有限公司 | 一种用于区分cdma信号中的is95和evdo的检波电路 |
CN101455023B (zh) * | 2006-03-31 | 2011-07-20 | 安立股份有限公司 | 数据识别装置和错误测定装置 |
CN104283569A (zh) * | 2013-07-04 | 2015-01-14 | 奇景光电股份有限公司 | 信号解码电路 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006033584A (ja) * | 2004-07-20 | 2006-02-02 | Alps Electric Co Ltd | Fsk検波回路 |
-
2001
- 2001-03-14 TW TW090105915A patent/TW554606B/zh not_active IP Right Cessation
- 2001-03-30 KR KR10-2001-0016816A patent/KR100426548B1/ko not_active IP Right Cessation
- 2001-03-31 CN CN01120702A patent/CN1335678A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1324879C (zh) * | 2003-09-12 | 2007-07-04 | 三洋电机株式会社 | 电平比较器 |
CN101455023B (zh) * | 2006-03-31 | 2011-07-20 | 安立股份有限公司 | 数据识别装置和错误测定装置 |
CN100511971C (zh) * | 2006-07-27 | 2009-07-08 | 武汉正维电子技术有限公司 | 一种用于区分cdma信号中的is95和evdo的检波电路 |
CN104283569A (zh) * | 2013-07-04 | 2015-01-14 | 奇景光电股份有限公司 | 信号解码电路 |
Also Published As
Publication number | Publication date |
---|---|
KR100426548B1 (ko) | 2004-04-08 |
TW554606B (en) | 2003-09-21 |
KR20010095152A (ko) | 2001-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1067502C (zh) | 频率可控振荡器 | |
CN1063889C (zh) | 石英振荡装置及其调整方法 | |
US8373502B1 (en) | Gm-C filter tuning circuit based on relaxation oscillator | |
US6356217B1 (en) | Enhanced DC offset correction through bandwidth and clock speed selection | |
CN1265548C (zh) | 包括静态电流控制电路的运算放大器装置 | |
US8090340B2 (en) | Down-converter and calibration method thereof | |
CN107968634B (zh) | 半导体器件 | |
CN102983836A (zh) | 有源rc滤波器自动频率调谐电路 | |
US20080048793A1 (en) | Amplitude Regulating Circuit | |
CN1335678A (zh) | 移相电路和fm检波电路 | |
KR20140096149A (ko) | Rf 램프용 rf 시스템 | |
US9209814B2 (en) | CR oscillation circuit | |
CN101471680B (zh) | 一种无线接收机及消除无线接收机中直流失调的方法 | |
CN106330134B (zh) | 一种晶体振荡器电路及其调谐方法 | |
CN1578126A (zh) | 无平衡变压器放大系统 | |
CN1420693A (zh) | 无线通信基带调制的多通道相位匹配控制方法与实现电路 | |
EP1456941B1 (en) | Offset calibration system and method for a high gain signal channel | |
US6586922B2 (en) | Phase shift circuit and FM detector circuit | |
CN111427408A (zh) | 比较器失调电压补偿电路、补偿方法及过零检测电路 | |
CN116527020B (zh) | 占空比校准电路及方法 | |
WO2008010331A1 (fr) | Circuit de régulation automatique de conductance de sortie d'un circuit de type de sortie de courant différentiel et circuit de filtre | |
Jin et al. | Digitally-controlled Gm-C bandpass filter | |
CN100583628C (zh) | 主动式电阻电容滤波器的频率调整回路与其方法 | |
US7403059B2 (en) | Baseline wandering correction device and method | |
JPS62290206A (ja) | 増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |