CN1323427C - 用于可调静电夹盘的可变温度处理 - Google Patents

用于可调静电夹盘的可变温度处理 Download PDF

Info

Publication number
CN1323427C
CN1323427C CNB038089157A CN03808915A CN1323427C CN 1323427 C CN1323427 C CN 1323427C CN B038089157 A CNB038089157 A CN B038089157A CN 03808915 A CN03808915 A CN 03808915A CN 1323427 C CN1323427 C CN 1323427C
Authority
CN
China
Prior art keywords
wafer
temperature
point temperature
setting point
inner setting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB038089157A
Other languages
English (en)
Other versions
CN1647259A (zh
Inventor
汤姆·A·坎普
理查德·戈特朔
史蒂夫·李
克丽丝·李
山口横
瓦希德·瓦海蒂
阿龙·埃普莱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN1647259A publication Critical patent/CN1647259A/zh
Application granted granted Critical
Publication of CN1323427C publication Critical patent/CN1323427C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)
  • Plasma Technology (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明揭示一种用于蚀刻晶圆的蚀刻处理器，其包括用于固定该晶圆的一夹盘，及用于报告该晶圆的温度的一温度传感器。夹盘包括由一温度控制系统所控制的一加热器。温度传感器有效耦合至该温度控制系统，以使该夹盘的温度维持在可选择的设定点温度。选择第一设定点温度及第二设定点温度。将晶圆置于夹盘上，且设定为第一设定点温度。然后，于第一设定点温度对晶圆加以处理持续第一段时间，且于第二设定点温度对晶圆加以处理持续段第二时间。

Description

用于可调静电夹盘的可变温度处理
技术领域
本发明涉及半导体制造。更明确的说，本发明涉及等离子蚀刻及沉积。
背景技术
制造集成电路时，可能以一或多层诸如二氧化硅、氮化硅或金属的材料完全涂覆半导体晶圆。然后，通过使用一或多种蚀刻处理(如通过经光罩蚀刻)来选择性地移除不想要的材料。有时，将各种图案直接蚀刻于半导体表面上。举例而言，可在即将形成沟槽式电容处制造圆形孔或凹槽。大多数集成电路蚀刻仅移除选定区域中的材料，且使用一系列相关处理步骤来执行。首先，以粘附性及抗蚀刻性光阻涂覆半导体晶圆。然后，选择性地移除光阻以留下想要的图案。然后，执行蚀刻以将光罩图案转印至下层材料。然后将光阻移除(剥离)，且清洁晶圆。
可能的蚀刻种类包括湿式化学法、电化学法、等离子蚀刻法、反应式离子蚀刻法、离子束研磨法、溅镀法及高温气相蚀刻法。目前在诸如半导体存储器装置的制造的精密几何结构应用中普遍使用等离子蚀刻。随着半导体集成电路的集成密度的增加，其将需要改进蚀刻处理的可控性用于在半导体晶圆上形成特定形状的蚀刻特征，例如深沟、接触孔及开口。
发明内容
一种用于蚀刻晶圆的蚀刻处理器包括一用于固定该晶圆的夹盘，及一用于报告该晶圆温度的温度传感器。夹盘包括由温度控制系统控制的加热器。温度传感器操作性地耦合至温度控制系统，以使夹盘的温度维持在可选择的设定点温度。选择第一设定点温度及第二设定点温度。将晶圆置于夹盘上，且设定为第一设定点温度。然后，于第一设定点温度对晶圆加以处理持续第一段时间，且于第二设定点温度对晶圆加以处理持续第二段时间。
附图说明
图1是根据本发明一特定实施例用于执行蚀刻方法的蚀刻设备的方块图。
图2是根据本发明另一特定实施例用于执行蚀刻方法的蚀刻设备的方块图。
图3是根据本发明一特定实施例用于执行蚀刻方法的夹盘的方块图。
图4A是说明根据本发明一特定实施例用于蚀刻晶圆的方法的流程图。
图4B是说明根据本发明另一特定实施例用于蚀刻晶圆的方法的流程图。
图4C是说明根据本发明又一特定实施例用于蚀刻晶圆的方法的流程图。
图5是在根据本发明一特定实施例的在蚀刻过程中晶圆的温度变化曲线图。
图6A是在经蚀刻晶圆上的常规沟槽的横截面图。
图6B是在根据本发明一特定实施例而蚀刻的晶圆上的沟槽的横截面图。
具体实施方式
本文在用于可调静电夹盘的可变温度处理范围内说明本发明的实施例。所属领域的技术人员应了解以下对本发明的详细说明仅为说明性的，并非希望进行任何形式的限制。享有此揭示权利的所属领域的技术人员将易于理解本发明的其他实施例。现将详细参看在附图中所说明的本发明的实施例。在整个图式及以下详细说明中将使用相同参考指示符号来表示相同或相似的部分。
为清晰起见，不会展示及描述在本文中所描述的实施例的所有常规特征。当然，应了解在任何此等实际实施的开发中，必须做出许多特定实施决策以达成开发者的特定目标(如符合相关应用及相关业务的约束)，且此等特定目标将由于实施和开发者的不同而有差别。另外，应了解该开发工作复杂且耗时，但对于该等享有此揭示权利的所属领域的技术人员而言，却为常规工程任务。
在半导体制造中，普遍使用薄膜堆叠。举例而言，一种用于制造动态随机存取存储器(DRAM)的典型晶体管栅极堆叠可由以下各物组成：Si/栅极氧化物/多晶硅/硅化物/硬式光罩/ARC，其中典型硅化物为WSix，ARC可为有机的或无机的(SiONx)，且硬式光罩可为硅的氧化物、氮化物或氮氧化物。另一种此堆叠可为：Si/栅极电介质/多晶硅/WN/W/硬式光罩/ARC，其中栅极电介质可为SiO2、氮化的SiO2，或许多新的所谓高k材料(如HfO2、ZrO2或Al2O3)中的任一种。在许多状况下，通常使用光阻光罩，以代替ARC层或补充于ARC层(顶部)。有时，当使用光阻光罩界定硬式光罩时，移除该ARC层被。对仅用于栅极界定的此等堆叠存在许多变化。在界定用于隔离、储存和互连的沟槽及界定用于层至另一层的互连的触点和通路中，也发现类似的较大变化。
在蚀刻该等复杂堆叠时，非常重要的是选择性地蚀刻材料且在堆叠中紧密维持预先指定的轮廓或形状。举例而言，在栅极蚀刻中，通常堆叠规格为垂直或90度，对栅极电介质具有高选择性，使得其既不被损坏也不被蚀刻。在浅沟槽蚀刻中，必须仔细控制沟槽的侧壁角度。通常沟槽的侧壁角度可与垂直相差10至15度。另外，在浅沟槽蚀刻中，沟槽顶部和底部的形状可为关键的装置参数——所谓的顶部及底部边圆度(corner rounding)。在许多装置设计中，多晶硅可为双重掺杂的，即晶片内可存在使用n掺杂多晶硅的区域及使用p掺杂多晶硅的其他区域。在该等状况下，维持两类掺杂多晶硅的恒定蚀刻率及轮廓很重要。晶片内的另一变化在于线密度：一些区域线分布密集，且其他区域线更为稀疏。此外，在晶片密集区域和疏散区域之间的蚀刻率及轮廓尽可能相同很重要。
在蚀刻用于半导体装置制造的薄膜中，通常在光罩材料区域中遇到较大变化——其可为硬式或软式光罩。该等变化导致蚀刻薄膜特性的改变，如齿形角(profile angle)、对下层材料的选择性及晶圆内均匀性。通常通过改变诸如气体组份、总流速、射频(RF)功率等等的制法参数来补偿在开放区域的变化。
在上述各情况中，晶圆温度为重要的制法参数。蚀刻率及沉积率视温度而定，但此等温度相关性并不完全相同。因此，其能够通过调节整体晶圆温度而将疏散密集轮廓及蚀刻率差异最小化。相似地，可通过改变整体晶圆温度来补偿开放区域相关性、一薄膜对另一薄膜的选择性及掺杂相关性。根据本发明的一特定实施例，一种用于控制晶圆轮廓的方法通过在蚀刻复杂堆叠期间逐步改变晶圆温度来优化轮廓、关键尺寸及选择性。为使此温度变化实用，可使用快速反应晶圆基板固定器(如静电夹盘)来避免总产量降级。根据一实施例，温度可能不处于稳定状态，但当温度从一状态匀变为另一状态时进行处理会产生类似益处。可通过在相对于蚀刻时间较短的时间范围内改变温度的任何方法来控制晶圆的温度。一实例为控制在处理中的晶圆与静电夹盘(ESC)之间的氦压力。另一实例为在ESC自身内设置加热器，且以该加热器主动控制晶圆温度。以下将更为详细地说明晶圆的温度控制过程。图1和2说明根据本发明一特定实施例用于执行蚀刻处理的蚀刻设备的两个实例。
图1是根据本发明一特定实施例用于执行蚀刻方法的蚀刻设备的方块图。所说明的电感性耦合等离子蚀刻系统100可用于半导体装置的处理与制造中。电感性耦合等离子处理系统100包括其内具有等离子腔室104的等离子反应器102。变压器耦合功率(TCP)控制器106及偏压功率控制器108分别控制TCP电源110及影响在等离子腔室104内所产生的等离子体的偏压电源112。
TCP功率控制器106对TCP电源110设定一设定点，对该TCP电源110加以配置以对位于等离子腔室104附近的TCP线圈116提供射频(RF)信号，该射频信号由TCP匹配网络114调谐。通常提供RF透明窗118以自等离子腔室104分离TCP线圈116，同时允许将能量自TCP线圈116传送至等离子腔室104。
偏压功率控制器108对偏压电源112设定一设定点，对该偏压电源112加以配置以对位于等离子反应器104内的电极122提供RF信号(其由偏压匹配网络120调谐)，以在电极122上产生直流(DC)偏压，该电极122被调适为接收诸如半导体晶圆的正在处理的基板124。
气体供应机构126(如大流量控制器上游的歧管)通常将制造过程所需的合适化学物质自气体源127供应至等离子反应器104内部。排气歧管128自等离子腔室104内移除气体及一些微粒物质。在等离子腔室104内的压力通过使用通常为摆动式的节流阀130来维持。
温度控制器134通过使用加热器电源135调整送至夹盘122内的加热器136的功率来控制夹盘122的温度。加热器的特点将在下文进一步论述。图1说明了用于加热器的闭环反馈控制的控制系统。
在等离子腔室104中，通过在真空下将基板104暴露于电离气体化合物(等离子体)中而达成基板的蚀刻。当气体运送至等离子腔室104中时，蚀刻过程开始。由TCP线圈116传送且由TCP匹配网络110调谐的RF功率将气体电离。由电极122传送并由偏压匹配网络120调谐的RF功率在基板124上感应出DC偏压，以控制基板124的离子轰击的方向及能量。在蚀刻过程中，等离子体与基板124表面发生化学反应，以移除未被光阻光罩覆盖的材料。
在等离子处理过程中，诸如等离子反应器设定值的输入参数基本上很重要。在等离子腔室104内的实际TCP功率、偏压功率、气体压力、气体温度及气体流动极大地影响处理状况。传送至等离子腔室104的实际功率的显著变化可能会不可预料地改变其他处理可变参数(如中性和电离粒子密度、温度和蚀刻速率)的预期值。
图2是根据本发明另一特定实施例用于执行蚀刻方法的蚀刻设备的方块图。图2说明了一种用于半导体装置处理及制造的电容性耦合等离子蚀刻系统200。电容性耦合等离子处理系统200包括其内具有等离子腔室204的等离子反应器202。可变电源206耦合至影响在等离子腔室204内所产生的等离子体210的上部电极208。
接地下部电极212(或夹盘)支撑待处理的晶圆214。根据本发明的一特定实施例，夹盘包括嵌入夹盘内的一或多个加热器216。温度控制器218通过耦合至加热器216的加热器电源220控制夹盘212的温度。加热器及夹盘的特点将在下文进一步论述。
气体供应机构222(诸如大流量控制器上游的歧管)通常将制造过程所需的合适化学物质自气体源223供应至等离子反应器204内部。排气歧管224自等离子腔室204内移除气体及一些微粒物质。等离子腔室204内的压力通过使用通常为摆动式的节流阀226来维持。
在等离子腔室200中，通过在真空下将晶圆214暴露于电离气体化合物(等离子体210)中而达成如晶圆的基板的蚀刻。当气体传送至等离子腔室204中时，蚀刻过程开始。由可变电源206传送的RF功率将气体电离。由电极208传送的RF功率引起离子对接地夹盘212及晶圆214的轰击。在蚀刻过程中，等离子体210与晶圆214的表面发生化学反应，以移除未被光阻光罩覆盖的材料。
图3为说明根据本发明一实施例用于控制工件温度的设备的示意图。基座302或热交换器支撑热绝缘体304。将优选为偏平的支撑体306安装于热绝缘体304上方。加热器308嵌入支撑体306内。诸如晶圆的工件310安置于支撑体306上方。热导体312在支撑体306与工件310之间提供紧密的热接触。热导体312可优选为气体，如氦气。氦气压力控制在工件310与支撑体306之间的热传导。
根据一实施例，基座302包含金属材料(优选为铝制基座冷却板)，其通过诸如冷却/加热流体回路的常规热交换系统维持在相对恒定的温度。根据另一实施例，基座302也可包含诸如硝酸铝的非金属材料。然而，基座302必须比无加热器308的标准操作冷却至更低的程度。举例而言，基座302的温度可为比工件310所要的温度低的10℃至50℃。基座302也为等离子加热提供散热器。可使用外部冷却剂冷却器(未图示)以维持基座板的温度。优选情况为，由外部冷却剂冷却器消除的热量及冷却剂的温度可分别限制为低于2000W与-20℃。基座302进一步具有若干孔或空穴(未图示)，通过其来安置加热器电源线312或其他动力管线。该等动力管线可包括用于加热器、传感器、高压静电箝位的电源线。所属领域的技术人员将了解动力管线并不限于以上所述的。
根据一实施例，热绝缘体304作为在支撑体306与基座302之间的重要的热阻抗断路器。热绝缘体304可包括由聚合体、塑料或陶瓷制成的厚的RTV粘接粘附层。然而热绝缘体304的热阻抗断路器不可过大，否则晶圆310将无法充分冷却。举例而言，优选的热绝缘体具有在约0.05W/mK至约0.20W/mk的范围内的热传导率。在此状况下，热绝缘体304既作为热阻元件，也作为在支撑体306与基座302之间的粘接物。另外，热绝缘体304必须如此以维持在等离子体与基座304之间适当的RF耦合。同样，热绝缘体304必须承受由于位于该层上方及下方的不同材料及温度而产生的显著的热机械剪力。优选的热绝缘体304的厚度应小于2mm。热绝缘体304可进一步并入若干空穴或与基座304的空穴相邻的通路(未图示)，以容纳部分加热器电源线312及其他动力管线。
根据一实施例，支撑体306包括陶瓷材料。陶瓷可为非导电材料，如氧化铝。支撑体306的形状可优选包括通常用于等离子蚀刻系统的常规圆盘。支撑体306可为常规静电夹盘或用于固定晶圆310的具有机械夹具的陶瓷件。根据一实施例，支撑体306的厚度约为2mm。然而，所属领域的技术人员将了解其他厚度也可能合适。根据另一实施例，支撑体306的构造为“粘接至基座的薄圆盘”型，否则，侧向传导可能过高，使加热器输入侧向延展导致无效区段分离。支撑体应允许热量局部消散。
加热器308包括至少一电阻元件。根据一实施例，可将加热器308嵌入位于夹具电极平面下方的支撑体306中，且可制成任何所要图案的形状，例如对称形状或任意形状。加热器308也可具有一或多个平面加热元件。每一加热元件界定了可独立控制的加热区段或区域。多重区段图案具有其作用与对支撑体306传导冷却相反的一或多个平面加热元件。与每一加热区段相关联的传感器309可测量用于每一加热区段的温度且对控制器或电脑系统(如图1中的控制器134或图2中的控制器218)发送信号以监视与控制每一个别平面加热元件。举例而言，诸如红外发射传感器或热耦合传感器的传感器可通过端口安装以直接自工件310读取信息。传感器309也可安装于支撑体306的内部或后部。加热器308可由通过在热绝缘体304与基座302上的开口安置的电源线312提供能量。
根据一实施例，加热器308包括一电感性加热器。根据另一实施例，加热器308包括一加热灯，诸如氪灯或石英灯。根据又一实施例，加热器308包括可冷却或加热的热电模块。由于热电模块，可视需要选用基座及热断路器。加热器308也可包括电阻性热元件。所属领域的技术人员将了解存在加热支撑体306的许多其他方法。
图4A为说明根据本发明一特定实施例用于蚀刻晶圆的方法的流程图。一种方法允许在蚀刻处理器内蚀刻晶圆。蚀刻处理器可包括用于固定晶圆的夹盘及用于报告夹盘温度的温度传感器。夹盘与晶圆紧密热接触。夹盘可包括由温度控制系统控制的加热器。温度传感器可有效耦合至温度控制系统，以使夹盘温度维持在可选择的设定点温度。在步骤402，选择第一设定点温度及第二设定点温度。在步骤404，将晶圆置于夹盘上。在步骤406，将夹盘温度设定为第一设定点温度。此通过将夹盘冷却或加热至第一设定点温度而完成。
在步骤408，在晶圆处理的时间周期内，夹盘温度自第一设定点温度匀变至第二设定点温度。根据本发明一特定实施例，该过程可以递增方式完成，在该方式中，在一晶圆处理时间周期内，夹盘温度自第一设定点温度递增或递减至第二设定点温度。即当处理晶圆时夹盘温度匀变上升或下降。以上过程可推广至使用若干不同的设定点温度，以在晶圆处理期间的时间周期内操纵夹盘与晶圆的温度，从而导致一个以上的温度曲线。
夹盘的加热或冷却也可通过(例如)使用夹盘内的嵌入式加热器或改变在晶圆与夹盘之间的氦气压力来完成。
图4B是说明根据本发明另一特定实施例用于蚀刻晶圆的方法的流程图。在步骤402，选择第一设定点温度及第二设定点温度。在步骤404，晶圆置于夹盘上。在步骤406，将夹盘温度设定为第一设定点温度。然后，在步骤410，于第一设定点温度对晶圆处理持续第一时间周期。在步骤412，第一时间周期结束后，将夹盘温度修改为第二设定点温度。根据本发明的另一特定实施例，可关闭蚀刻等离子反应器以允许温度在电离步骤之间降低。在步骤414，随后于第二设定点温度对晶圆加以处理持续第二时间周期。
以上过程可推广至使用若干不同的设定点温度以操纵夹盘与晶圆的温度，从而导致一个以上的温度曲线。因此夹盘温度可根据设定点温度而升高或降低。
图4C是说明根据本发明又一特定实施例用于蚀刻晶圆的方法的流程图。静电夹盘(ESC)可划分为不同热区段。举例而言，嵌入夹盘的加热器可由一用于加热夹盘内部的第一加热器组件及一用于加热夹盘外部的第二加热器组件组成。在步骤416，可设定不同的设定点温度。不同的设定点温度可包括第一内部及外部设定点温度与第二内部及外部温度。在步骤418，将待蚀刻晶圆置于ESC上。在步骤420，将夹盘内部的温度设定为第一内部设定点温度，且将夹盘外部的温度加热至第一外部设定点温度。在步骤422，于第一内部及外部设定点温度对晶圆加以处理持续第一时间周期。在步骤424，然后将夹盘内部的温度修改为第二内部设定点温度，且然后将夹盘外部的温度修改为第二外部设定点温度。在步骤426，然后于第二内部及外部设定点温度对晶圆加以处理持续第二时间周期。
以上过程可推广至使用若干不同的内部及外部设定点温度以操纵夹盘与晶圆的温度，从而导致一个以上的温度曲线。因此夹盘温度可根据不同的内部及外部设定点温度而升高或降低。
图5是根据本发明一特定实施例的在蚀刻过程中晶圆的温度变化曲线图。此实例说明了在蚀刻过程中夹盘的温度变化。在此特定情况下，在蚀刻过程中，温度降低以增加沟槽底部的轮廓倒角。使用可调ESC，在两加热区段中的夹盘温度皆可平均地或单独地匀变至单个或双重目标温度。蚀刻处理在一高温开始，然后经过一系列步骤，夹盘温度递减直至达到所需的STI深度为止。为达成说明的目的，图6A是在常规蚀刻晶圆上的常规沟槽的横截面图。反之，图6B是在根据本发明一特定实施例蚀刻的晶圆上的沟槽的横截面图。
本发明可通过在沟槽蚀刻中改变静电夹盘(ESC)的温度用于增加沟槽底部的轮廓圆度。使用可调ESC，在两加热区段中的夹盘温度皆可平均地或单独地匀变至单个或双重目标温度。有时可能难以达成所需STI轮廓或底部圆度。其次，每个用户晶圆具有不同的暴露区域，其防止成功的STI及/或轮廓倒角方法从一种晶圆转移为另一种晶圆。先前的底部圆度方法仅获得有限的成功，且有时会造成轮廓不连续。同时，此等以往的底部圆度方法不能执行轮廓倒角。轮廓圆度即沟槽在沟槽底部之前开始倒角(向内弯曲)。成功的轮廓倒角将具有自顶部(笔直轮廓段)至底部的平滑过渡，其展现出恒定递增的曲率而在沟槽底部无轮廓不连续或角。
根据本发明的一特定实施例，所揭示的过程也可使用可调ESC蚀刻设备来实施。以几乎所有的STI化学物质降低夹盘温度增加了在两密集疏散沟槽上的轮廓锥度。较低温度增加表面粘着系数，其增加侧壁的再沉积。在沟槽处理过程中(即接通等离子)夹盘温度的匀变下降将在沟槽蚀刻过程中通过连续增加侧壁再沉积而连续增加轮廓锥度。所使用的温度的范围可显著不同。根据本发明的另一特定实施例，可调ESC也可允许ESC的内部及外部温度区段在不同温度独立匀变，以调节且改良晶圆中央至晶圆边缘的深度及/或轮廓的均匀性。底部轮廓以及角也通过修改ESC温度而变圆。
根据本发明的另一特定实施例，本发明允许在材料的干式蚀刻处理过程中通过对基板温度的动态控制来控制先进半导体特征的轮廓(氧化物及光阻)。晶圆温度控制基于微观特征所发生的表面反应且调节沿表面上的物质扩散、表面物质的吸收/解吸特征以及表面上的化学反应速率。通过此等机制，特征的微观尺寸可在单个处理步骤中通过改变晶圆温度而调节。可通过使用温度进行调节的氧化物轮廓特征包括弧、条纹及氧化物蚀刻速率。可调节的光阻轮廓特征包括抗磨刻面及沉积均匀性。
相关应用的实例包括高纵横比接触(HARC)蚀刻及自校准接触(SAC)蚀刻。本发明可使用(例如)传统的248nm光阻及新式193nm光阻来实施，其对蚀刻化学物质更为敏感，因此也更能允许条纹的形成。对于最优轮廓控制及若为不完全蚀刻则最小化，HARC蚀刻在蚀刻过程的第一部分中可能需要高温，且在第二部分可能需要低温。高温用于通过增加在晶圆表面上聚合体的移动性来消除HARC蚀刻中的弧及条纹。SAC蚀刻要求相反的温度方案，即在蚀刻第一部分为低温以得到高氧化物蚀刻率，且在第二部分为高温以达到最优氮化硅的选择性。
为达成说明的目的，以下为用于在电容性耦合的双频等离子蚀刻器中的蚀刻过程中通过改变晶圆温度而控制接触轮廓的方法的实例。对于200mm的应用而言，可使用3000W的总功率及50mT的处理压力。全部气体可在100sccm与600sccm之间流动。
高纵横比接触(HARC)法：
对于最优轮廓控制及不完全蚀刻的最小化，HARC蚀刻可在蚀刻的第一部分以高温执行且在第二部分以低温执行。高温用于通过增加晶圆表面上聚合体的移动性及/或减小反应性物质的黏着系数而使在HARC蚀刻中的弧及条纹最小化。蚀刻中的高温部分持续时间可足够长，以达到比最大弧深度(通常小于1μm)更深的深度。举例而言，一种用于将0.18μm特征蚀刻为2.5μm的深度的典型HARC处理化学物质可为以下物质：
50mT/1200(2)/1800(27)/300 Ar/15 C4F8/802/0C LE/20THe/270s
对于许多电介质薄膜而言，此过程可在接触顶部表面下方约5000A至7000A的轮廓内产生非所要的弧。为使该弧最小化，可以两个步骤执行蚀刻，一个以高温处理，一个以低温处理。可通过降低He压力达成高温，且然后该两步骤过程如下：
50mT/1200 (2)/1800 (27)/300 Ar/15 C4F8/8 02/0C LE/10THe/200s
50mT/1200(2)/1800(27)/300 Ar/15 C4F8/8 02/0C LE/20 T He/70s
过程的第二个步骤可以低温进行以避免蚀刻在接触孔深处停止。通过使晶圆温度升高20℃，使该弧已自原接触尺寸的约40％减小为小于原接触尺寸的5％。
自校准接触(SAC)法：
SAC蚀刻要求与HARC蚀刻相反的温度方案，尤其在蚀刻的第一部分为低温以获得高氧化物蚀刻速率，且在第二部分为高温以获得最优的氮化硅选择性。本方法具有氮化硅以高温蚀刻时较慢的优点。
一SAC过程可如下：
60mT/1500 (2)/1500 (27)/300 Ar/16 C4F6/12 02/0C LE/8 T He/110s
8托的He压力产生相对较热的晶圆以及良好的氮化物选择性，但在接触孔底部留下氧化物残余物。若使用相反方法且以低温执行蚀刻，则氧化物可完全蚀刻，但氮化物的选择性可能较差。使用一种两步骤方法，诸如
60mT/1500 (2)/1500 (27)/300 Ar/16 C4F6/12 02/0C LE/20 THe/50s
60mT/1500 (2)/1500 (27)/300 Ar/16 C4F6/12 02/0C LE/8 THe/60s
则氧化物残余物将完全蚀刻且可维持良好的氮化物选择性。若整个晶圆以20托的He蚀刻，氮化物选择性将降三级。通过在蚀刻的第二步骤中使用30℃的较热温度使氮化物的蚀刻速率降低约60％。
举例而言，不存在将温度自ARC开放改变为金属堆叠的措施或当开放区域改变时在单个腔室内将晶圆温度自一段调节至另一段。通常使用以不同温度操作的专用腔室。由于生产量的降低及伴随的所有权成本的增加，对在堆叠内的每一层使用以不同温度操作的专用腔室不可行。但逐层改变温度能达成任何其他方法无法简单达成的轮廓与选择性。通过无需对每一温度使用专用腔室，半导体制造商获得资本利用的灵活性，且能迅速调节以通过生产来改变产品组合。因为当所有机器皆可用于任何开放区域或用于需要以不同温度工作的专用腔室的装置布局的任何其他变化时，该方法潜在要求的机器较少，所以可节省成本。
当已展示且描述了本发明的实施例及应用时，享有此揭示的权利的所属领域的技术人员将了解，在不背离本文所提及的发明性概念的情况下，能够使用比上文提及的实施例及应用更多的修正案。因此，本发明除满足在随附权利要求中的精神外，不受其他限制。

Claims (26)

1.一种在一蚀刻处理器内用于蚀刻一晶圆的方法，所述蚀刻处理器包括用于固定一晶圆的一夹盘及用于报告所述晶圆在所述夹盘的一内部区域和所述夹盘的一外部区域的至少一个温度的多个温度传感器，所述夹盘包括用于加热所述内部区域的第一加热器和用于加热所述外部区域的第二加热器，所述第一加热器和第二加热器是由一温度控制系统进行控制的，且所述多个温度传感器有效耦合至所述温度控制系统，以使所述夹盘的所述温度维持在一可选择的设定点温度，所述方法包括以下步骤：选择第一内部设定点温度及第一外部设定点温度，以及第二内部设定点温度及第二外部设定点温度；
将所述晶圆置于所述夹盘上；
将所述夹盘的所述内部区域加热至所述第一内部设定点温度，将所述夹盘的所述外部区域加热至所述第一外部设定点温度；及
在以一段时间处理所述晶圆之同时，将所述夹盘的所述温度自所述第一内部设定点温度匀变为所述第二内部设定点温度并自所述第一外部设定点温度匀变为所述第二外部设定点温度。
2.如权利要求1所述的方法，其中所述第一内部设定点温度和所述第一外部设定点温度分别高于所述第二内部设定点温度和所述第二外部设定点温度。
3.如权利要求1所述的方法，其中所述第一内部设定点温度和所述第一外部设定点温度分别低于所述第二内部设定点温度和所述第二外部设定点温度。
4.如权利要求1所述的方法，其中所述夹盘包括复数个热区段。
5.如权利要求1所述的方法，其中所述温度匀变步骤进一步包括以下步骤：将所述夹盘的所述内部区域加热至所述第二内部设定点温度；及将所述夹盘的所述外部区域加热至所述第二外部设定点温度。
6.如权利要求1所述的方法，其中所述温度匀变进一步包括以下步骤：将所述夹盘的所述内部区域冷却至所述第二内部设定点温度的步骤；及将所述夹盘的所述外部区域冷却至所述第二外部设定点温度的步骤。
7.如权利要求1所述的方法，其进一步包括以下步骤：通过所述选择所述第一内部设定点温度和所述第一外部设定点温度及所述第二内部设定点温度和所述第二外部设定点温度的步骤来控制一晶圆的一轮廓。
8.如权利要求1所述的方法，其进一步包括以下步骤：通过所述选择所述第一内部设定点温度和所述第一外部设定点温度及所述第二内部设定点温度和所述第二外部设定点温度的步骤来控制在所述晶圆内的一沟槽的一锥度。
9.如权利要求1所述的方法，其进一步包括以下步骤：
通过所述选择所述第一内部设定点温度和所述第一外部设定点温度及所述第二内部设定点温度和所述第二外部设定点温度的步骤来控制一晶圆的一顶部及底部沟槽的一圆度的步骤。
10.如权利要求1所述的方法，其进一步包括以下步骤：通过所述选择所述第一内部设定点温度和所述第一外部设定点温度及所述第二内部设定点温度和所述第二外部设定点温度的步骤来控制在所述晶圆内一沟槽的一弧。
11.如权利要求1所述的方法，其进一步包括以下步骤：通过所述选择所述第一内部设定点温度和所述第一外部设定点温度及所述第二内部设定点温度和所述第二外部设定点温度的步骤来控制在所述晶圆内一沟槽的一条纹。
12.如权利要求1所述的方法，其进一步包括以下步骤：通过所述选择所述第一内部设定点温度和所述第一外部设定点温度及所述第二内部设定点温度和所述第二外部设定点温度的步骤来控制在所述晶圆内的一沟槽的一琢面。
13.如权利要求1所述的方法，其进一步包括以下步骤：
通过所述选择所述第一内部设定点温度和所述第一外部设定点温度及所述第二内部设定点温度和所述第二外部设定点温度的步骤来控制所述晶圆的一临界尺寸。
14.一种在一蚀刻处理器内蚀刻一晶圆的方法，所述蚀刻处理器包括用于固定一晶圆的一夹盘及用于报告所述晶圆的至少一个温度的多个温度传感器，所述晶圆位于所述夹盘的一内部区域和一外部区域，所述夹盘包括用于分别加热所述内部区域和所述外部区域的第一加热器和第二加热器，所述第一加热器和第二加热器是由一温度控制系统进行控制的，且所述多个温度传感器操作性地耦合至所述温度控制系统，以使所述夹盘的所述温度维持在一可选择的设定点温度，所述方法包括以下步骤：
选择一第一内部设定点温度及第一外部设定点温度；
选择一第二内部设定点温度及第二外部设定点温度；
将所述晶圆置于所述夹盘上；
将所述夹盘的所述内部区域加热至所述第一内部设定点温度，并且将所述夹盘的所述外部区域加热至所述第一外部设定点温度；
于所述第一内部和外部设定点温度对所述晶圆加以处理，该处理持续一第一段时间；
将所述晶圆的所述温度改变为所述第二内部和外部设定点温度；及于所述第二内部和外部设定点温度对所述晶圆加以处理，该处理持续一第二段时间。
15.如权利要求14所述的方法，其进一步包括以下步骤：
允许所述晶圆在所述处理之间冷却。
16.如权利要求14所述的方法，其进一步包括以下步骤：
允许所述晶圆在所述处理之间加热。
17.如权利要求14所述的方法，其中所述第一内部设定点温度和所述第一外部设定点温度分别低于所述第二内部设定点温度和所述第二外部设定点温度。
18.如权利要求14所述的方法，其中所述第一内部设定点温度和所述第一外部设定点温度分别高于所述第二内部设定点温度和所述第二外部设定点温度。
19.如权利要求14所述的方法，其中所述夹盘包括复数个热区段。
20.如权利要求14所述的方法，其进一步包括以下步骤：
通过所述选择所述第一内部设定点温度和所述第一外部设定点温度及所述第二内部设定点温度和所述第二外部设定点温度的步骤来控制一晶圆的一轮廓。
21.如权利要求14所述的方法，其进一步包括以下步骤：
通过所述选择所述第一内部设定点温度和所述第一外部设定点温度及所述第二内部设定点温度和所述第二外部设定点温度的步骤来控制在所述晶圆内的一沟槽的一锥度。
22.如权利要求14所述的方法，其进一步包括以下步骤：
通过所述选择所述第一内部设定点温度和所述第一外部设定点温度及所述第二内部设定点温度和所述第二外部设定点温度的步骤来控制在所述晶圆内的一沟槽的一弧。
23.如权利要求14所述的方法，其进一步包括以下步骤：
通过所述选择所述第一内部设定点温度和所述第一外部设定点温度及所述第二内部设定点温度和所述第二外部设定点温度的步骤来控制在所述晶圆内的一沟槽的一条纹。
24.如权利要求14所述的方法，其进一步包括以下步骤：
通过所述选择所述第一内部设定点温度和所述第一外部设定点温度及所述第二内部设定点温度和所述第二外部设定点温度的步骤来控制在所述晶圆内的一沟槽的一琢面。
25.如权利要求14所述的方法，其进一步包括以下步骤：
通过所述选择所述第一内部设定点温度和所述第一外部设定点温度及所述第二内部设定点温度和所述第二外部设定点温度的步骤来控制所述晶圆的一临界尺寸。
26.一种用于蚀刻一晶圆的方法，其包括以下步骤：
选择第一内部设定点温度和第一外部设定点温度及第二内部设定点温度和第二外部设定点温度；
在处理中将一晶圆固定抵靠于一夹盘的顶部表面；
将所述顶部表面配置成复数个区段，其中区段冷却剂气体可沿所述顶部表面与所述晶圆的一下侧且在其间流入所述区段；
允许一冷却剂气体进入所述各个区段；及
在所述各个区段内独立控制区段冷却剂气体的压力，以将所述温度控制在所述第一内部设定点温度和所述第一外部设定点温度并持续第一段时间，且将所述温度控制在所述第二内部设定点温度和所述第二外部设定点温度并持续第二段时间，以在处理过程中越过所述晶圆。
CNB038089157A 2002-04-02 2003-03-25 用于可调静电夹盘的可变温度处理 Expired - Lifetime CN1323427C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US36977302P 2002-04-02 2002-04-02
US60/369,773 2002-04-02
US10/235,453 US6921724B2 (en) 2002-04-02 2002-09-04 Variable temperature processes for tunable electrostatic chuck
US10/235,453 2002-09-04

Publications (2)

Publication Number Publication Date
CN1647259A CN1647259A (zh) 2005-07-27
CN1323427C true CN1323427C (zh) 2007-06-27

Family

ID=28456852

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038089157A Expired - Lifetime CN1323427C (zh) 2002-04-02 2003-03-25 用于可调静电夹盘的可变温度处理

Country Status (11)

Country Link
US (1) US6921724B2 (zh)
EP (1) EP1493180B1 (zh)
JP (3) JP4698951B2 (zh)
KR (1) KR100921356B1 (zh)
CN (1) CN1323427C (zh)
AT (1) ATE362652T1 (zh)
AU (1) AU2003233432A1 (zh)
DE (1) DE60313861T2 (zh)
IL (2) IL164363A0 (zh)
TW (1) TWI281212B (zh)
WO (1) WO2003085721A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107636817A (zh) * 2015-05-22 2018-01-26 应用材料公司 方位可调整的多区域静电夹具

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050211385A1 (en) 2001-04-30 2005-09-29 Lam Research Corporation, A Delaware Corporation Method and apparatus for controlling spatial temperature distribution
FR2850790B1 (fr) * 2003-02-05 2005-04-08 Semco Engineering Sa Semelle de collage electrostatique avec electrode radiofrequence et moyens thermostatiques integres
US20040163601A1 (en) * 2003-02-26 2004-08-26 Masanori Kadotani Plasma processing apparatus
US20040173311A1 (en) * 2003-03-04 2004-09-09 Tomoyoshi Ichimaru Plasma processing apparatus and method
US7309641B2 (en) * 2004-11-24 2007-12-18 United Microelectronics Corp. Method for rounding bottom corners of trench and shallow trench isolation process
US7202178B2 (en) * 2004-12-01 2007-04-10 Lexmark International, Inc. Micro-fluid ejection head containing reentrant fluid feed slots
US7932181B2 (en) * 2006-06-20 2011-04-26 Lam Research Corporation Edge gas injection for critical dimension uniformity improvement
US7557328B2 (en) * 2006-09-25 2009-07-07 Tokyo Electron Limited High rate method for stable temperature control of a substrate
US7723648B2 (en) * 2006-09-25 2010-05-25 Tokyo Electron Limited Temperature controlled substrate holder with non-uniform insulation layer for a substrate processing system
US7838800B2 (en) * 2006-09-25 2010-11-23 Tokyo Electron Limited Temperature controlled substrate holder having erosion resistant insulating layer for a substrate processing system
US7297894B1 (en) 2006-09-25 2007-11-20 Tokyo Electron Limited Method for multi-step temperature control of a substrate
WO2008051369A2 (en) * 2006-10-25 2008-05-02 Axcelis Technologies, Inc. Low-cost electrostatic clamp with fast declamp time and the manufacture
DE102006051550B4 (de) * 2006-10-30 2012-02-02 Fhr Anlagenbau Gmbh Verfahren und Vorrichtung zum Strukturieren von Bauteilen unter Verwendung eines Werkstoffs auf der Basis von Siliziumoxid
US8375890B2 (en) 2007-03-19 2013-02-19 Micron Technology, Inc. Apparatus and methods for capacitively coupled plasma vapor processing of semiconductor wafers
JP2008277499A (ja) * 2007-04-27 2008-11-13 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP5433171B2 (ja) * 2008-06-16 2014-03-05 株式会社日立ハイテクノロジーズ 試料温度の制御方法
JP2010050046A (ja) * 2008-08-25 2010-03-04 Hitachi High-Technologies Corp プラズマ処理装置
US8405005B2 (en) * 2009-02-04 2013-03-26 Mattson Technology, Inc. Electrostatic chuck system and process for radially tuning the temperature profile across the surface of a substrate
TWI395289B (zh) * 2009-05-15 2013-05-01 Advanced Micro Fab Equip Inc An electrostatic chuck device, a plasma processing device, and a method of manufacturing an electrostatic chuck device
US8637794B2 (en) 2009-10-21 2014-01-28 Lam Research Corporation Heating plate with planar heating zones for semiconductor processing
SG180882A1 (en) * 2009-12-15 2012-07-30 Lam Res Corp Adjusting substrate temperature to improve cd uniformity
US8916793B2 (en) 2010-06-08 2014-12-23 Applied Materials, Inc. Temperature control in plasma processing apparatus using pulsed heat transfer fluid flow
US9338871B2 (en) 2010-01-29 2016-05-10 Applied Materials, Inc. Feedforward temperature control for plasma processing apparatus
US8880227B2 (en) * 2010-05-27 2014-11-04 Applied Materials, Inc. Component temperature control by coolant flow control and heater duty cycle control
US8529729B2 (en) 2010-06-07 2013-09-10 Lam Research Corporation Plasma processing chamber component having adaptive thermal conductor
US8435901B2 (en) * 2010-06-11 2013-05-07 Tokyo Electron Limited Method of selectively etching an insulation stack for a metal interconnect
US9728429B2 (en) * 2010-07-27 2017-08-08 Lam Research Corporation Parasitic plasma prevention in plasma processing chambers
US8791392B2 (en) 2010-10-22 2014-07-29 Lam Research Corporation Methods of fault detection for multiplexed heater array
US8546732B2 (en) 2010-11-10 2013-10-01 Lam Research Corporation Heating plate with planar heater zones for semiconductor processing
NL2008751A (en) 2011-06-06 2012-12-10 Asml Netherlands Bv Temperature sensing probe, burl plate, lithographic apparatus and method.
US9307578B2 (en) 2011-08-17 2016-04-05 Lam Research Corporation System and method for monitoring temperatures of and controlling multiplexed heater array
US10388493B2 (en) 2011-09-16 2019-08-20 Lam Research Corporation Component of a substrate support assembly producing localized magnetic fields
US8624168B2 (en) 2011-09-20 2014-01-07 Lam Research Corporation Heating plate with diode planar heater zones for semiconductor processing
US8461674B2 (en) 2011-09-21 2013-06-11 Lam Research Corporation Thermal plate with planar thermal zones for semiconductor processing
US8668837B2 (en) * 2011-10-13 2014-03-11 Applied Materials, Inc. Method for etching substrate
US10274270B2 (en) 2011-10-27 2019-04-30 Applied Materials, Inc. Dual zone common catch heat exchanger/chiller
JP5933222B2 (ja) * 2011-11-08 2016-06-08 東京エレクトロン株式会社 温度制御方法、制御装置及びプラズマ処理装置
CN202979450U (zh) * 2011-12-31 2013-06-05 长春吉大·小天鹅仪器有限公司 一种mpt微波能量真空管水冷装置
JP5973731B2 (ja) 2012-01-13 2016-08-23 東京エレクトロン株式会社 プラズマ処理装置及びヒータの温度制御方法
US9324589B2 (en) 2012-02-28 2016-04-26 Lam Research Corporation Multiplexed heater array using AC drive for semiconductor processing
US8809747B2 (en) 2012-04-13 2014-08-19 Lam Research Corporation Current peak spreading schemes for multiplexed heated array
JP5975755B2 (ja) 2012-06-28 2016-08-23 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
US10283615B2 (en) * 2012-07-02 2019-05-07 Novellus Systems, Inc. Ultrahigh selective polysilicon etch with high throughput
US10049948B2 (en) 2012-11-30 2018-08-14 Lam Research Corporation Power switching system for ESC with array of thermal control elements
US8668835B1 (en) 2013-01-23 2014-03-11 Lam Research Corporation Method of etching self-aligned vias and trenches in a multi-layer film stack
US8906810B2 (en) 2013-05-07 2014-12-09 Lam Research Corporation Pulsed dielectric etch process for in-situ metal hard mask shape control to enable void-free metallization
JP6159172B2 (ja) * 2013-06-26 2017-07-05 東京エレクトロン株式会社 温度制御方法及びプラズマ処理装置
JP6217233B2 (ja) * 2013-08-21 2017-10-25 住友電気工業株式会社 半導体装置の製造方法
US10217615B2 (en) 2013-12-16 2019-02-26 Lam Research Corporation Plasma processing apparatus and component thereof including an optical fiber for determining a temperature thereof
US11158526B2 (en) * 2014-02-07 2021-10-26 Applied Materials, Inc. Temperature controlled substrate support assembly
US9437472B2 (en) * 2014-02-27 2016-09-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor line feature and manufacturing method thereof
US9543171B2 (en) * 2014-06-17 2017-01-10 Lam Research Corporation Auto-correction of malfunctioning thermal control element in a temperature control plate of a semiconductor substrate support assembly that includes deactivating the malfunctioning thermal control element and modifying a power level of at least one functioning thermal control element
JP6407694B2 (ja) 2014-12-16 2018-10-17 株式会社日立ハイテクノロジーズ プラズマ処理装置
US10763142B2 (en) 2015-06-22 2020-09-01 Lam Research Corporation System and method for determining field non-uniformities of a wafer processing chamber using a wafer processing parameter
US10381248B2 (en) * 2015-06-22 2019-08-13 Lam Research Corporation Auto-correction of electrostatic chuck temperature non-uniformity
US9779974B2 (en) 2015-06-22 2017-10-03 Lam Research Corporation System and method for reducing temperature transition in an electrostatic chuck
US10386821B2 (en) 2015-06-22 2019-08-20 Lam Research Corporation Systems and methods for calibrating scalar field contribution values for a limited number of sensors including a temperature value of an electrostatic chuck and estimating temperature distribution profiles based on calibrated values
US10707110B2 (en) * 2015-11-23 2020-07-07 Lam Research Corporation Matched TCR joule heater designs for electrostatic chucks
US10690414B2 (en) 2015-12-11 2020-06-23 Lam Research Corporation Multi-plane heater for semiconductor substrate support
US10582570B2 (en) 2016-01-22 2020-03-03 Applied Materials, Inc. Sensor system for multi-zone electrostatic chuck
US11069553B2 (en) * 2016-07-07 2021-07-20 Lam Research Corporation Electrostatic chuck with features for preventing electrical arcing and light-up and improving process uniformity
US10910195B2 (en) 2017-01-05 2021-02-02 Lam Research Corporation Substrate support with improved process uniformity
CN109473381A (zh) * 2018-10-31 2019-03-15 上海华力微电子有限公司 湿法刻蚀清洗设备和方法
US11367645B2 (en) 2019-03-13 2022-06-21 Applied Materials, Inc. Temperature tunable multi-zone electrostatic chuck
US11533783B2 (en) * 2019-07-18 2022-12-20 Applied Materials, Inc. Multi-zone heater model-based control in semiconductor manufacturing
US11551951B2 (en) 2020-05-05 2023-01-10 Applied Materials, Inc. Methods and systems for temperature control for a substrate
US20220223425A1 (en) * 2021-01-08 2022-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. By-site-compensated etch back for local planarization/topography adjustment
JP7351865B2 (ja) * 2021-02-15 2023-09-27 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法及びプログラム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4971653A (en) * 1990-03-14 1990-11-20 Matrix Integrated Systems Temperature controlled chuck for elevated temperature etch processing
CN1158003A (zh) * 1995-09-28 1997-08-27 日本电气株式会社 用于半导体晶片干燥蚀刻的等离子体加工装置
US6221205B1 (en) * 1996-07-12 2001-04-24 Micron Technology, Inc. Apparatus for improving the performance of a temperature-sensitive etch
US6320737B1 (en) * 1996-06-21 2001-11-20 Sony Corporation Electrostatic chucking device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136095A (ja) * 1991-11-14 1993-06-01 Nec Corp ドライエツチング装置
JP2786571B2 (ja) * 1992-07-07 1998-08-13 日本碍子株式会社 半導体ウエハー加熱装置
JPH06283594A (ja) * 1993-03-24 1994-10-07 Tokyo Electron Ltd 静電チャック
JPH0917770A (ja) * 1995-06-28 1997-01-17 Sony Corp プラズマ処理方法およびこれに用いるプラズマ装置
JPH10144655A (ja) * 1996-11-06 1998-05-29 Sony Corp ドライエッチング処理方法及びドライエッチング装置
US5989929A (en) 1997-07-22 1999-11-23 Matsushita Electronics Corporation Apparatus and method for manufacturing semiconductor device
US6073576A (en) * 1997-11-25 2000-06-13 Cvc Products, Inc. Substrate edge seal and clamp for low-pressure processing equipment
US5935874A (en) * 1998-03-31 1999-08-10 Lam Research Corporation Techniques for forming trenches in a silicon layer of a substrate in a high density plasma processing system
US6103585A (en) * 1998-06-09 2000-08-15 Siemens Aktiengesellschaft Method of forming deep trench capacitors
JP3892609B2 (ja) * 1999-02-16 2007-03-14 株式会社東芝 ホットプレートおよび半導体装置の製造方法
JP2000260720A (ja) * 1999-03-12 2000-09-22 Kokusai Electric Co Ltd 半導体製造装置
US6387798B1 (en) * 2001-06-25 2002-05-14 Institute Of Microelectronics Method of etching trenches for metallization of integrated circuit devices with a narrower width than the design mask profile

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4971653A (en) * 1990-03-14 1990-11-20 Matrix Integrated Systems Temperature controlled chuck for elevated temperature etch processing
CN1158003A (zh) * 1995-09-28 1997-08-27 日本电气株式会社 用于半导体晶片干燥蚀刻的等离子体加工装置
US6320737B1 (en) * 1996-06-21 2001-11-20 Sony Corporation Electrostatic chucking device
US6221205B1 (en) * 1996-07-12 2001-04-24 Micron Technology, Inc. Apparatus for improving the performance of a temperature-sensitive etch

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107636817A (zh) * 2015-05-22 2018-01-26 应用材料公司 方位可调整的多区域静电夹具
CN107636817B (zh) * 2015-05-22 2021-08-27 应用材料公司 方位可调整的多区域静电夹具

Also Published As

Publication number Publication date
ATE362652T1 (de) 2007-06-15
JP2010187023A (ja) 2010-08-26
US6921724B2 (en) 2005-07-26
IL164363A (en) 2010-02-17
KR20050004834A (ko) 2005-01-12
JP2005522051A (ja) 2005-07-21
KR100921356B1 (ko) 2009-10-13
JP4698951B2 (ja) 2011-06-08
JP6170540B2 (ja) 2017-07-26
WO2003085721A2 (en) 2003-10-16
IL164363A0 (en) 2005-12-18
JP5881277B2 (ja) 2016-03-09
TW200406846A (en) 2004-05-01
TWI281212B (en) 2007-05-11
CN1647259A (zh) 2005-07-27
DE60313861D1 (de) 2007-06-28
AU2003233432A1 (en) 2003-10-20
US20030186545A1 (en) 2003-10-02
EP1493180B1 (en) 2007-05-16
JP2016096341A (ja) 2016-05-26
DE60313861T2 (de) 2008-01-17
WO2003085721A3 (en) 2003-12-18
EP1493180A2 (en) 2005-01-05

Similar Documents

Publication Publication Date Title
CN1323427C (zh) 用于可调静电夹盘的可变温度处理
US8932947B1 (en) Methods for forming a round bottom silicon trench recess for semiconductor applications
US7354866B2 (en) Cluster tool and method for process integration in manufacture of a gate structure of a field effect transistor
US7094613B2 (en) Method for controlling accuracy and repeatability of an etch process
US20230121097A1 (en) Multi-zone cooling of plasma heated window
US20050064714A1 (en) Method for controlling critical dimensions during an etch process
US10128337B2 (en) Methods for forming fin structures with desired profile for 3D structure semiconductor applications
US20150064921A1 (en) Low temperature plasma anneal process for sublimative etch processes
US6794302B1 (en) Dynamic feed forward temperature control to achieve CD etching uniformity
TWI323011B (en) Method for etching having a controlled distribution of process results
US9543150B2 (en) Systems and methods for forming ultra-shallow junctions
TWI797088B (zh) 在原位硬遮罩移除方法
US20040023507A1 (en) Processing method
KR102655379B1 (ko) 기판 프로세싱 시스템들을 위한 온도-튜닝된 기판 지지부
US6153849A (en) Method and apparatus for preventing etch rate drop after machine idle in plasma etch chamber

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20070627