CN1318915A

CN1318915A - 数字信号接收设备

Info

Publication number: CN1318915A
Application number: CN01116897A
Authority: CN
Inventors: 深见正
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2000-04-18
Filing date: 2001-04-18
Publication date: 2001-10-24
Anticipated expiration: 2021-04-18
Also published as: US20010032027A1; EP1148652A3; EP1148652B1; CN1326341C; JP2001308727A; DE60115754D1; US6492927B2; DE60115754T2; EP1148652A2

Abstract

在每一种帧周期都接收多个数据项。一个数字信号处理器(DSP),在对接收的数据进行处理之前,检查各个帧周期中与各个数据项相应的标志。当检查的标志允许相应的数据项得到处理时,处理得到进行。当处理完成时,标志被复置。当所有标志都被复置时,DSP进入休眠状态。

Description

数字信号接收设备

本发明涉及用于数字广播的接收器。

在欧州，数字声频广播(DAB，注册商标)，已经作为按照欧州研究协调代理局(Eureka)规范的数字声音广播，而得到实施。在DAB中，各种编码处理被应用于多个数字数据项，以把它们最终转换成正交频分多路复用(OFDM)信号，且一个主载波信号受到OFDM信号的差分四相移相键入(D-QPSK)调制，以形成一个发送信号。多至64个信道的数字声频数据和其他数字数据可同时得到广播。

图3显示了时域的OFDM信号的结构。该OFDM信号是由多个帧构成的。每一个帧由(m+1)个符号组成。DAB有四种发送模式。例如，在模式Ⅱ下，一个帧的时间长度是24ms，且符号数目(m+1)为76。

各个帧都被分成一个同步信道SC、一个快速信息信道FIC、以及一个主服务信道MSC，而符号被用作单位。同步信道SC被用于接收器中的处理，诸如帧同步和自动频率控制(AFC)。同步信道SC由两个符号构成，第一个符号是空符号NULL、且第二个符号是用于相位基准的符号TFPR。

快速信息信道FIC被用于提供与主服务信道MSC有关的数据，并包括诸如时间、日期、类型、数据排列、业务量和消息的数据以及控制数据。主服务信道MSC包括数字声频数据和用作主数据的各种数据项。

DAB接收器需要响应于在一个发送侧进行的信号处理，而进行信号处理，诸如正交解调、快速付里叶变换(FFT)、OFDM解调、去交错、误差校正、以及数字-模拟(D/A)转换。这些信号处理项中有一些是基本上由一个数字信号处理器(DSP)执行的。在DAB被接收时，DSP总是处于工作状态，且不进入休眠状态(闲置状态)。

本发明是在考虑以下情况而作出的。本发明的一个目的，是使得用于处理数字声音广播(DSB)数据的DSP进入休眠状态以减小电力消耗。

在本发明的一个方面，上述目的是通过提供一种接收设备而实现的，该接收设备用于在各个帧周期里接收具有多个类型的数据的信号，该接收设备包括：多个累积装置，用于在各个帧周期里分别累积多种类型的数据；至少一个计算处理装置，用于处理由多个累积装置累积的多种类型的数据中的每一种数据；以及，存储装置，用于存储表示多种类型的数据中的每一个都已经被累积到该累积装置中的信息，其中计算处理装置与存储在存储装置中的表示数据累积的完成的信息相应地对累积到累积装置中的数据进行处理。

在该接收设备中，由于计算处理从多种类型的数据中已经被累积的数据开始，各种处理从帧周期的开始依次地进行，在帧周期的各个结束点附近形成了一个时期，其中计算处理装置能够进入例如一种休眠模式。

该接收设备可被这样配置，即使得存储装置进一步存储表示对多种类型的数据中的每一种进行处理的优先级顺序的信息，且计算处理装置按照该优先级顺序对多种类型的数据进行处理。

因此，当计算处理装置准备好开始进行处理时，如果有两或更多的数据项需要进行处理，数据处理按照优先级顺序而以一种适当的顺序进行。

该接收设备可被这样配置，即使得存储装置进一步存储表示对多种类型的数据中的每一种进行的处理的完成的信息，且当对多种类型的数据的所有处理都已经被完成时计算处理装置进入一种休眠状态。

借助这种配置，由于检查出对数据的所有处理都已经得到完成，在计算处理装置在一个帧周期的结束点附近形成的一个休眠时期中进入一种休眠时期之前，计算处理装置在没有任何问题的情况下进入一种该休眠状态。

该接收设备可被这样配置，即使得存储装置进一步存储表示相应的数据被允许得到处理的信息，且计算处理装置对多种类型的数据中被允许进行数据处理的数据进行处理。

借助这种配置，不需要在帧周期中进行的处理被省略了，或者不能开始的数据处理被延期。因此，能够在一个帧周期的结束点附近形成一个休眠时期。

在本发明的另一个方面，上述目的是通过提供一种接收设备而实现的，该接收设备用于接收在各个帧周期中具有多种类型的数据的信号，该接收设备包括：多个累积装置，用于在各个帧周期中分别累积多种类型的数据；至少一个计算处理装置，用于处理由多个累积装置累积的多种类型的数据中的每一种；以及，存储装置，用于存储包括多种类型的数据中的每一种都已经得到处理的信息；其中根据表示处理完成的信息，当对多种类型的数据的所有处理都已经完成时，计算处理装置进入一种休眠状态。

在本发明的再一个方面，上述目的是通过提供一种接收设备而实现的，该接收设备用于接收在各个帧周期中具有多种类型的数据的一种信号，该接收设备包括：多个累积装置，用于在各个帧周期中分别累积多种类型的数据；至少一个计算处理装置，用于处理由多个累积装置累积的多种类型的数据中的每一种；以及，存储装置，用于存储包括多种类型的数据中的每一种被允许得到处理的信息；其中该计算处理装置，与用于存储表示被累积在累积装置中的数据被允许得到处理的信息的存储装置相应地，对该数据进行处理。

在本发明的又一个方面，上述目的是通过提供一种接收设备而实现的，该接收设备用于接收在各个帧周期中具有多种类型的数据的信号，该接收设备包括：多个累积装置，用于在各个帧周期中分别累积多种类型的数据；至少一个计算处理装置，用于处理被多个累积装置累积的多种类型的数据中的每一种；以及，存储装置，用于存储表示多种类型的数据中的每一种都被允许得到处理的信息、表示多种类型的数据中的每一种都已经被累积到累积装置中的信息、表示给予多种类型的数据中的每一种的优先级顺序的信息、以及表示对多种类型的数据中的每一种的处理的完成的信息，其中当对应于表示数据处理得到允许的信息的多种数据已经被累积到累积装置中时，计算处理装置按照给予各个数据的优先级顺序进行数据处理，且当对多种数据的所有处理都已经完成时计算处理装置进入一种休眠状态。

图1是根据本发明的一个实施例的接收器的框图。

图2是用于本发明的该实施例的时序图。

图3用于显示本发明。

在图1中显示了用于接收DAB的一个调谐电路10、一个集成电路(IC)20、以及用于系统控制的一个微计算机40。

调谐电路10采用一种超外差方法和一种合成器方法，把一个天线11接收的广播信号中的一种目标广播信号频率转换成一种中频信号(一种中频被设定在例如3.072MHz)，并将其送到IC20。

IC20从接收的中频信号中取出目标节目的声频信号。由点划线所围绕的电路21至37被集成为IC20。微计算机40与IC20相连，并与各种操作键(操作开关)41相连。

在IC20中，从调谐电路10送来的中频信号被输入至一个模拟-数字(A/D)转换电路21，并被转换成一种数字信号。该数字信号被送到一个正交解调电路22，且由一种同相分量和正交分量(实轴分量和虚轴分量)构成的数据得到解调。借助一个FFT电路23对解调的数据进行复数付里叶变换，且频率分量以符号为单位得到输出。这些频率分量被输入到一个维特比(Viterbi)解码器24，对这些分量进行去交错和误差校正，且目标节目得到选择，以选出目标节目的数字声频数据。

随后，选定的节目的数字声频数据通过一个缓存电路25而被送到一条主总线31。主总线31与一个主总线控制器32相连。主总线控制器32控制主总线31与同主总线31相连的电路之间的数据流，并实现微计算机40与电路35和36之间的数据存取，如以后将要描述的。通过缓存电路25送到主总线31的数字声频数据被进一步送到一个DSP26。

DSP26包括一个中央处理单元(CPU)261、装载有将要被CPU261执行的程序和数据的一个存储器262、用于实现至一个外部装置的数据存取的一个通用异步接收器/发送器(UART)263、以及一个电力管理电路264。CPU261具有用于执行算法计算(不包括乘法)和逻辑计算的算法和逻辑单元(ALU)以及用于执行积的求和计算的乘法和累积(MAC)单元。

当DSP26接收到数字声频数据时，它执行运动图像图象编码专家组(MPEG)声频解码处理，从而输出解压缩数据即原来的数字声频数据。

DSP 26通过主总线31并进一步通过一个缓存电路27而把该数字声频数据送到一个D/A转换器电路28。D/A转换器电路28把该数据转换成模拟声频信号AL和AR，并把它们送到一个终端29A。送到缓存电路27的数字声频数据作为一个串行数字输出DL/R而被输出到一个终端29D。

Viterbi解码器电路24的输出的一部分，通过一个无线数据接口(RDI)电路33，被送到微计算机40。

正交解调电路22的输出也被送到一个同步电路34。同步电路34的输出通过主总线31被送到DSP。用于FFT电路23获得的相位基准的符号TFPR(见图3)的信息通过主总线31而被送到DSP26。同步电路34的输出与用于相位基准的符号TFPR之间的相关性被获得，以计算沿着一个时域方向和一个频域方向的中频信号偏移Δt和Δf。

中频信号同步处理通过采用计算出的偏移Δt和Δf，而得到执行。更具体地说，一个电压受控晶体振荡器(VCXO)35的振荡信号被送到一个时钟发生器36，以产生各种时钟，且这些时钟被送到各个电路。表示沿着时域方向的偏移Δt的数据，作为控制信号，从DSP26通过主总线控制器32被送到VCXO35，以补偿中频信号沿着时域方向的偏移误差。

表示沿着频域方向的偏移Δf的数据，从DSP26，通过主总线控制器32，被送到正交解调电路22，以补偿中频信号的频率偏移。进行了AFC。

一个工作区RAM37与主总线31相连。各种数据项在接口电路33与微计算机40之间进行存取。当用于改变接收频率的操作通过例如键41而得到执行时，微计算机40通过主总线控制器32把相应的数据送到调谐电路10，以改变接收频率。

由于OFDM信号在每一个帧周期TF中重复，DSP26在每一个帧周期TF重复相同的处理。在本发明中，DSP26以例如图2所示的时序进行用于获得接收的数字数据的处理。

具体地，从Viterbi解码器电路24输出的数字声频数据被累积到缓存电路25中。当OFDM信号的第(n-1)帧在时刻t0完成时，第(n-1)帧中的数字声频数据已经被累积到缓存电路25中。在时刻t0，表示一帧数字声频数据已经得到累积的标志<1>被缓存电路25设定。

在时刻t0，第n帧开始。当第n帧开始时，空符号Null的数据、用于相位基准的符号TFPR的数据、以及用于执行AFC的数据至FFT电路23和同步电路34的输入缓存器中的累积开始进行。当累积完成时，表示完成的标志<2>得到设定。

在快速信息信道FIC期间，其数据从Viterbi解码器电路24通过主总线31被送到主总线控制器32，并被累积到主总线控制器32的输入缓存器中。当快速信息信道FIC完成时，由于其数据的累积也已完成，表示累积完成的标志<3>得到设定。RDI数据被从Viterbi解码器电路24送到RDI电路33，并被累积到RDI电路33的输入缓存器中。当累积完成时，表示该数据的累积完成的标志<4>得到设定。

如上所述，在每一个帧周期TF中，数据得到累积。当累积完成时，标志<1>至<4>中的相应的标志得到设定。标志<1>至<4>由累积与这些标志相应的数据的输入缓存器设定。标志<1>至<4>的状态通过一条信号线(未显示)而被直接送到DSP26。

DSP26直到第n帧的开始时刻t0都处于休眠状态，这可从以下描述清楚地了解到。当标志<1>在时刻t0被设定时，DSP26从休眠状态返回到正常状态，并开始对已经在时刻t0得到累积的一帧数字声频数据进行解码。解码的数字声频数据如上所述地被依次送到缓存电路27。缓存电路27以一种正确的数据速率(取样周期)输出所接收的数字声频数据。

当DSP26在时刻t1完成了数字声频数据的解码时，DSP26复置标志<1>并检查标志<2>至<4>。由于标志<2>已经在图2中的时刻t1处被设定，DSP26使用与标志<2>相应的数据，即已经被累积到FFT电路23和同步电路34的输入缓存器中的数据，以计算沿着时域方向和频域方向的中频信号的偏移Δt和Δf，如上所述。借助计算的结果，偏移Δt和Δf得到了补偿。

当DSP26在时刻t2完成了同步处理时，DSP26复置标志<2>并检查其余的标志<3>和<4>。在图2中，由于标志<3>已经在时刻t2得到设定，DSP 26采用与标志<3>相应的数据，即已经被累积到主总线控制器32的输入缓存器中的数据，以分析快速信息信道FIC。分析的结果通过主总线31和主总线控制器32而被送到微计算机40。

当DSP 26在时刻t3完成了分析处理时，DSP复置标志<3>并检查其余的标志<4>。在图2中，由于标志<4>已经在时刻t3得到设定，DSP进行与标志<4>相应的RDI数据的处理。具体地，DSP26处理已经被累积到RDI电路33的输入缓存器中的数据，并把处理的结果通过RDI电路33送到微计算机40。

当DSP26在时刻t4完成了对RDI数据的处理时，DSP26复置标志<4>并检查剩余的标志。在图2，由于所有标志<1>至<4>在时刻t4都已经得到复置，即要由DSP26处理的数据都已经得到处理，DSP26在时刻t4进入休眠状态。

当第(n+1)帧的开始时刻t5(=t0)到来时，从第n帧的开始时刻t0起进行的处理又被同样地进行。因而在每一个帧中都重复与在第n帧中进行的处理相同的处理。因此，DSP26在每一个帧周期中都具有从t4至t5的一个休眠时期，如图2中的断续线部分所示。

分配给标志<1>至<4>的号表示了DSP26执行相应的处理所按照的优先级顺序。当标志<1>至<4>得到检查时，且例如如果标志<2>和<4>已经被设定，则首先执行与标志<2>相应的数据处理。当多个标志都已经被设定时，与具有较小的号的标志相应的数据处理较早地得到执行。

根据图1所示的接收器，由于DSP26在每一个帧周期TF中都有从t4至t5的休眠时期，电力消耗通过休眠状态而得到降低。

另外，由于休眠状态是在不采用诸如中断的功能的情况下产生的，简单的控制得到采用，且DSP26只需要具有简单的硬件结构。

在其中按照数据的格式而包括了其中不需要在每一个帧周期中都进行计算处理的数据的情况下，可以将标志分配给不需要进行计算处理的数据，或者给需要进行计算处理的数据，且在每一个帧周期中或以预定的时间间隔对标志进行检查，从而只对需要进行计算处理的数据进行数据处理。借助这些操作，不必要的计算处理得到了省略，且可在帧周期的结束点附近形成休眠时期。

在上述休眠时期中，诸如DSP的可编程计算单元可被置于休眠模式，以减小电力消耗。另外，还可以在此时期中由DSP执行另一处理，以便更为有效地利用处理能力。

在上述描述中，接收器可被这样配置，即使得从调谐电路10输出的中频信号得到正交解调，以获得一个同相分量和一个正交分量，且这些分量被A/D转换并被送到FFT电路23。在上述描述中，接收器接收DAB。本发明还可被用于多个接收器-当它们在每一个帧周期里利用诸如DSP的可编程计算单元处理多种类型的接收数据项时它们接收其他的DSB。

根据本发明，DSP具有休眠时期且电力消耗得到降低。或者，可在休眠时期中执行另一种处理。另外，由于休眠状态是在不采用诸如中断的功能的情况下形成的，控制是简单的且DSP只需具有简单的硬件结构。

Claims

1．用于接收一种信号的接收设备，该信号在每一个帧周期中具有多种类型的数据，该接收设备包括：

多个累积装置，用于在各个帧周期中分别累积该多种类型的数据；

至少一个计算处理装置，用于对多个累积装置累积的多种类型的数据中的每一种进行处理；以及

存储装置，用于存储表示多种类型的数据中的每一种都已经被累积到累积装置中的信息，

其中该计算处理装置与存储在存储装置中的表示数据累积的完成的信息相应地对累积到累积装置中的数据进行处理。

2．根据权利要求1的接收设备，其中

该存储装置进一步存储表示处理被施加于多种类型的数据所按照的优先级顺序的信息，且

计算处理装置按照该优先级顺序对多种类型的数据进行处理。

3．根据权利要求1的接收设备，其中

存储装置进一步存储表示施加于多种类型的数据中的每一种的处理的完成的信息，且

计算处理装置当施加于多种类型的数据的所有处理都已经完成时进入一种休眠状态。

4．根据权利要求2的接收设备，其中

存储装置进一步存储表示对多种类型的数据中的每一种的处理的完成的信息，且

计算处理装置当对多种类型的数据的所有处理都已经完成时进入一种休眠状态。

5．根据权利要求2的接收设备，其中

存储装置进一步存储表示多种类型的数据中的每一种都被允许得到处理的信息，且

计算处理装置按照多种类型的数据中被允许进行计算处理的数据的优先级顺序而进行处理。

6．用于接收一种信号的接收设备，该信号在每一个帧周期中具有多种类型的数据，该接收设备包括：

存储装置，用于存储表示多种类型的数据中的每一种都已经得到处理的信息，

其中，根据表示处理的完成的信息，当对多种类型的数据的所有处理都已经完成时，计算处理装置进入一种休眠状态。

7．用于接收一种信号的接收设备，该信号在每一个帧周期中具有多种类型的数据，该接收设备包括：

存储装置，用于存储表示多种类型的数据中的每一种都被允许得到处理的信息，

其中该计算处理装置对累积到与用于存储表示数据被允许得到处理的信息的存储装置相应的累积装置中的数据进行处理。

8．根据权利要求7的接收设备，其中该存储装置进一步存储表示对多种类型的数据进行的处理所按照的优先级顺序的信息，且

该计算处理装置按照该优先级顺序对多种类型的数据中被允许进行计算处理的数据进行处理。

9．用于接收一种信号的接收设备，该信号在每一个帧周期中具有多种类型的数据，该接收设备包括：

存储装置，用于存储表示多种类型的数据中的每一种都被允许得到处理的信息、表示多种类型的数据中的每一种都已经被累积到累积装置中的信息、表示给予多种类型的数据中的每一种的优先级顺序的信息、以及表示对多种类型的数据中的每一种的处理的完成的信息，

其中该计算处理装置，当与表示数据处理被允许的信息相应的多种数据已经被累积到该累积装置中时，按照给予各个数据的优先级顺序对各种数据进行数据处理，且当对该多种数据的所有处理都已经完成时该计算处理装置进入一种休眠状态。