CN101056165A - 数据处理系统中降低时脉差别的方法 - Google Patents

数据处理系统中降低时脉差别的方法 Download PDF

Info

Publication number
CN101056165A
CN101056165A CNA2007100058977A CN200710005897A CN101056165A CN 101056165 A CN101056165 A CN 101056165A CN A2007100058977 A CNA2007100058977 A CN A2007100058977A CN 200710005897 A CN200710005897 A CN 200710005897A CN 101056165 A CN101056165 A CN 101056165A
Authority
CN
China
Prior art keywords
divisor
level
out register
frequency
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007100058977A
Other languages
English (en)
Inventor
李振豪
张瑞伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BenQ Corp
Original Assignee
BenQ Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BenQ Corp filed Critical BenQ Corp
Publication of CN101056165A publication Critical patent/CN101056165A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2205/00—Indexing scheme relating to group G06F5/00; Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F2205/06—Indexing scheme relating to groups G06F5/06 - G06F5/16
    • G06F2205/061—Adapt frequency, i.e. clock frequency at one side is adapted to clock frequency, or average clock frequency, at the other side; Not pulse stuffing only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2205/00—Indexing scheme relating to group G06F5/00; Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F2205/12—Indexing scheme relating to groups G06F5/12 - G06F5/14
    • G06F2205/126—Monitoring of intermediate fill level, i.e. with additional means for monitoring the fill level, e.g. half full flag, almost empty flag

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

在一数据处理系统中，避免缓冲区不足与缓冲区溢出的方法，包含提供一参考频率给该数据系统，储存待处理的数据样本于一先进先出寄存器，检测该先进先出寄存器的电平，以判断有多少数据样本储存于该先进先出寄存器，以一除数除该参考频率，以产生一低于该参考频率的工作频率，其中该除数不等于零，且根据该先进先出寄存器的电平来调整，及用该工作频率处理储存于该先进先出寄存器的数据样本。

Description

数据处理系统中降低时脉差别的方法
技术领域
本发明涉及一种避免缓冲区不足或溢出的方法，特别是涉及一种于数据处理系统中避免缓冲区不足或溢出的方法。
背景技术
一同步数据传输系统处理数据的方法，为传送器接收连续模拟讯号后转成数字讯号，并将该数字讯号传送至接收器，在这过程中，传送器的操作频率与接收器的操作频率应尽量相同，因为传送器与接收器的操作频率只有一些误差，都会造成操作异常或数据遗失。
请参考图1。图1为现有技术的数据传输系统10的功能方块示意图。数据传输系统10，包含一传输端20与一接收端30。传输端20包含一模拟/数字转换器29，用来将一连续模拟讯号转换为多个数字样本，并将该多个数字样本储存于传输端先进先出寄存器(first in first out，FIFO)28。举例来说，传输端先进先出寄存器28，可储存脉冲电码调制(pulse-code modulation，PCM)样本，以传送给接收端30。石英震荡器22产生一工作频率至传输端20。石英震荡器22设于一特定频率”f”加上一个误差幅度”a”，因此产生了f+a脉冲位置调制(pulse position modulation)的频率。一基频(baseband)电路24用来调整传输端先进先出寄存器28中的脉冲电码调制样本，及经由射频电路26传送调整后的样本至接收端30。
接收端30接收经由射频电路36传送来的讯号，然后基频电路34对接收的讯号解调制，并将解调制后的讯号储存于一接收端先进先出寄存器38中。数字/模拟转换器39将储存于接收端先进先出寄存器38中的数字样本转换为模拟讯号，并据此输出一模拟讯号。石英震荡器32产生接收端30的工作频率。石英震荡器32设于一特定频率”f”加上一个误差幅度”b”，因此产生了f+b脉冲位置调制的频率。
然而，由石英震荡器22与32产生的频率会有些微的不同。虽然两者频率皆设于频率”f”，但由于误差幅度”a”与”b”不同，两者的频率也会有些微的不同。若b＞a，则接收端30的频率会比传送端20的频率快，造成一段时间后接收端30先进先出寄存器28的样本被清空，但传送端20还来不及产生新的样本，就产生了缓冲区不足的情形。另一方面，若b＜a，则接收端30的频率小于传送端20的频率，亦造成传送端20产生新的样本太快，而使得接收端30来不及处理储存于先进先出寄存器38的样本，会造成缓冲区溢出的情形。
因此，必须将传送端20与接收端30的频率同步化才不会使缓冲区不足或缓冲区溢出，造成数据遗失或服务中断的情形。
发明内容
本发明提供一种避免一数据处理系统中，缓冲区不足与缓冲区溢出的方法，包含提供一参考频率至该数据处理系统；将待处理的数据样本存于一先进先出寄存器；检测该先进先出寄存器的一电平，以判断该先进先出寄存器所储存的数据样本数；将该参考频率除以一除数，以产生一低于该参考频率的工作频率，其中该除数不等于零，且该除数根据该先进先出寄存器的电平作调整；及根据该工作频率，处理储存于该先进先出寄存器的数据样本。
本发明还提供一种用来避免缓冲区不足与缓冲区溢出的数据处理系统，包含一石英振荡器，用来提供一参考频率至该数据处理系统；一先进先出寄存器，用来储存待处理的数据样本；一电平寄存器，用来检测该先进先出寄存器的电平，并判断该先进先出寄存器所储存的数据样本数；一分频器，用来将该参考频率除以一除数，以产生一低于该参考频率的工作频率，其中该除数不等于零，且该除数根据该电平寄存器所判断的该先进先出寄存器的电平作调整；及一处理器，用来根据该工作频率，处理储存于该先进先出寄存器的数据样本。
附图说明
图1为现有技术的数据传输系统的功能方块示意图。
图2为本发明的数据处理系统的功能方块示意图。
图3为本发明避免数据处理系统中缓冲区不足与溢出的方法的流程图。
附图符号说明
10 60                  数据传输系统
20                     传输端
30                     接收端
29                     模拟/数字转换器
39                     数字/模拟转换器
28                     传输端先进先出寄存器
38                     接收端先进先出寄存器
24 34                  基频电路
26 36                  射频电路
22 32 62               石英震荡器
64                     锁相回路
66                     分频器
Fr                     参考频率
Fw                     工作频率
68                     核心处理器
72                     先进先出寄存器
70                     电平寄存器
100 102 104 106        步骤
108 110 112 114        步骤
具体实施方式
请参考图2。图2为本发明的数据处理系统60的功能方块图。数据处理系统60是改进现有技术中一数据系统在传送端与接收端间同步化的问题，可在一数据处理系统的传送端或接收端实施，以避免缓冲区不足与溢出的问题。为了方便起见，以下仅说明数据处理系统60于接收端实施的情形，传送端的情形仅须稍作调整，便可据以实施与利用。
在数据处理系统60中，石英震荡器62用来提供一初始频率，后由一锁相回路(phase-locked loop，PLL)64平移相位，产生一参考频率Fr给分频器66。分频器66以除数x除参考频率Fr，以产生一工作频率Fw。举例来说，若参考频率Fr为12MHz，除数为250，则工作频率Fw即为48kHz。另外，除数x的大小可调，且整数为较佳的实施例，请参考以下说明。
工作频率Fw提供给一核心处理器68，使核心处理器68操作于工作频率Fw，处理储存于先进先出寄存器72中的数据样本。接着，以电平寄存器70监控先进先出寄存器的电平，并判断目前先进先出寄存器72中数据样本的数目，以决定如何调整除数x。若电平寄存器70所判断的先进先出寄存器72中数据样本数目大于一上限，则分频器66将降低除数x的值，来提高工作频率Fw。如此，核心处理器68便可加速处理储存于先进先出寄存器72的数据样本，而减少储存于先进先出寄存器72中的数据样本数目，进而减少缓冲区溢出的情形发生。
反之，若电平寄存器70指出，储存于先进先出寄存器72的数据样本数目低于一下限时，分频器66会提高除数x的值，以降低工作频率Fw。因此，核心处理器68会减慢处理先进先出寄存器72中数据样本的速度，亦提高储存于先进先出寄存器72中数据样本的数目，防止缓冲区不足的情况发生。
请参考图3。图3为本发明的方法流程图，用以说明利用本发明于一数据处理系统中，避免缓冲区不足与溢出的情形。步骤说明如下：
步骤100：读取电平寄存器70中的值，以判断储存于先进先出寄存器72中数据样本的数目。
步骤102：决定储存于电平寄存器70的值是否高于一上限；若是，执行步骤104；若否，执行步骤108。
步骤104：降低除数x的值，以提高工作频率Fw。
步骤106：在回到步骤100的前等待一段预定的时间。
步骤108：决定储存于电平寄存器70的值是否低于一下限；若是，执行步骤112；若否，执行步骤110。
步骤110：不改变除数x，回到步骤100。
步骤112：提高除数x的值，以降低工作频率Fw。
步骤114：在回到步骤100之前等待一段预定的时间。
如上所述，本发明提供一简化方法来避免数据处理系统中的缓冲区不足与溢出，对于接收连续数据流、且传送端与接收端须同步的数据处理系统而言，确实有其需要。如无线扬声器系统，其由扬声器输出的声音为由接收端的音源连续接收并完全的同步后的结果，若数据处理无法确实同步，则扬声器的信号输出错误或中断，都会影响其音讯效果
以上所述仅为本发明的较佳实施例，凡依本发明的权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (9)

1.一种用来避免在一数据处理系统中缓冲区不足与缓冲区溢出的方法，包含：
提供一参考频率至该数据处理系统；
将待处理的数据样本存于一先进先出寄存器；
检测该先进先出寄存器的一电平，以判断该先进先出寄存器所储存的数据样本数；
将该参考频率除以一除数，以产生一低于该参考频率的工作频率，其中该除数不等于零，且该除数根据该先进先出寄存器的电平作调整；以及
根据该工作频率，处理储存于该先进先出寄存器的数据样本。
2.如权利要求1所述的方法，其中根据该先进先出寄存器的电平调整该除数，包含当该先进先出寄存器的电平低于一第一临限电平时，提高该除数以降低该工作频率。
3.如权利要求2所述的方法，其中根据该先进先出寄存器的电平调整该除数，包含当该先进先出寄存器的电平高于一第二临限电平时，降低该除数以提高该工作频率。
4.如权利要求1所述的方法，其中该除数为一整数。
5.一种用来避免缓冲区不足与缓冲区溢出的错误的数据处理系统，包含：
一石英振荡器，用来提供一参考频率至该数据处理系统；
一先进先出寄存器，用来储存待处理的数据样本；
一电平寄存器，用来检测该先进先出寄存器的以电平，并判断该先进先出寄存器所储存的数据样本数；
一分频器，用来将该参考频率除以一除数，以产生一低于该参考频率的工作频率，其中该除数不等于零且该除数系根据该电平寄存器所判断的该先进先出寄存器的电平作调整；以及
一处理器，用来根据该工作频率，处理储存于该先进先出寄存器的数据样本。
6.如权利要求5所述的数据处理系统，其中当该先进先出寄存器的电平低于一第一临限电平时，该分频器提高该除数以降低该工作频率。
7.如权利要求6所述的数据处理系统，其中当该先进先出寄存器的电平高于一第二临限电平时，该分频器降低该除数以提高该工作频率。
8.如权利要求5所述的数据处理系统，其中该除数为一整数。
9.如权利要求5所述的数据处理系统，还包含一锁相回路，用以平移该石英振荡器所提供的该参考频率作相位移。
CNA2007100058977A 2006-04-10 2007-02-28 数据处理系统中降低时脉差别的方法 Pending CN101056165A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/279,112 2006-04-10
US11/279,112 US20070260771A1 (en) 2006-04-10 2006-04-10 Method of Reducing Clock Differential in a Data Processing System

Publications (1)

Publication Number Publication Date
CN101056165A true CN101056165A (zh) 2007-10-17

Family

ID=38662428

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007100058977A Pending CN101056165A (zh) 2006-04-10 2007-02-28 数据处理系统中降低时脉差别的方法

Country Status (3)

Country Link
US (1) US20070260771A1 (zh)
CN (1) CN101056165A (zh)
TW (1) TW200741531A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101271387B (zh) * 2008-04-28 2010-06-09 北京中星微电子有限公司 数据缓存器溢出的自动解除方法和装置
CN111198835A (zh) * 2018-11-16 2020-05-26 瑞昱半导体股份有限公司 时钟产生装置及时钟产生方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9081901B2 (en) * 2007-10-31 2015-07-14 Raytheon Company Means of control for reconfigurable computers
US20090259672A1 (en) * 2008-04-15 2009-10-15 Qualcomm Incorporated Synchronizing timing mismatch by data deletion
JP2010072897A (ja) * 2008-09-18 2010-04-02 Nec Electronics Corp クロック供給装置
US9377993B2 (en) * 2013-08-16 2016-06-28 Dresser, Inc. Method of sampling and storing data and implementation thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1223524B (it) * 1987-12-18 1990-09-19 Honeywell Bull Spa Circuito ad aggancio di fase autotarante
WO1999012306A1 (en) * 1997-09-04 1999-03-11 Silicon Image, Inc. System and method for high-speed, synchronized data communication
US6466832B1 (en) * 1998-08-24 2002-10-15 Altec Lansing R & D Center Israel High quality wireless audio speakers
US20020159450A1 (en) * 2000-11-22 2002-10-31 Yeshik Shin Method and system for asymmetric packet ordering between communications devices
US20040156463A1 (en) * 2003-02-11 2004-08-12 Goodloe Anthony A. System and method for recovering a payload data stream from a framing data stream
US6931460B2 (en) * 2003-05-19 2005-08-16 Emulex Design & Manufacturing Corporation Dynamically self-adjusting polling mechanism
US7234007B2 (en) * 2003-09-15 2007-06-19 Broadcom Corporation Adjustable elasticity FIFO buffer have a number of storage cells equal to a frequency offset times a number of data units in a data stream
US7546400B2 (en) * 2004-02-13 2009-06-09 International Business Machines Corporation Data packet buffering system with automatic threshold optimization

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101271387B (zh) * 2008-04-28 2010-06-09 北京中星微电子有限公司 数据缓存器溢出的自动解除方法和装置
CN111198835A (zh) * 2018-11-16 2020-05-26 瑞昱半导体股份有限公司 时钟产生装置及时钟产生方法
CN111198835B (zh) * 2018-11-16 2021-07-30 瑞昱半导体股份有限公司 时钟产生装置及时钟产生方法

Also Published As

Publication number Publication date
TW200741531A (en) 2007-11-01
US20070260771A1 (en) 2007-11-08

Similar Documents

Publication Publication Date Title
CN101056165A (zh) 数据处理系统中降低时脉差别的方法
US7996704B2 (en) Asynchronous first in first out interface and operation method thereof
EP1894331B1 (en) Synchronizing a modem and vocoder of a mobile station
CN1867119A (zh) 一种射频远端模块中时钟恢复方法和装置
JP2007511939A5 (zh)
WO2005109648A1 (fr) Methode et appareil pour retirer la gigue d'un signal d'horloge
US20080186972A1 (en) Data Stream Synchronization
KR101526025B1 (ko) 주파수 동기화 시스템 및 주파수 동기화 방법
US10437552B2 (en) Systems and methods for handling silence in audio streams
US7532645B1 (en) Receiver operable to receive data at a lower data rate
US20090128698A1 (en) Audio synchronizer for digital television broadcast
CN1722654A (zh) 以太网设备时钟调整装置
TWI385924B (zh) 非同步先進先出介面、介面操作方法和整合式接收器
CN1268085C (zh) Sdh中支路时钟恢复中的抖动衰减处理装置
US20060166627A1 (en) Staged locking of two phase locked loops
CN1521976A (zh) 基于时钟信号的数据接收方法及其装置
CN1357990A (zh) 发送功率控制方法和设备
CN1829129A (zh) 消除多路同步数据传输中的传输延时差异的方法和装置
TWI739297B (zh) 音訊處理裝置及音訊處理方法
CN110061735B (zh) 小数分频电路及采用该电路的接口时钟分频电路
KR100507693B1 (ko) 맨체스터 신호의 천이 오류 보정 방법
CN116778950B (zh) 用于音频数据传输的采样率匹配方法、系统及存储介质
CN213365516U (zh) 一种接口转换电路及接口转换装置
JP2001251181A (ja) 分数分周装置及び分数分周方法
CN117768993A (zh) 一种音频同步方法、音频播放系统和存储介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20071017