CN213365516U - 一种接口转换电路及接口转换装置 - Google Patents

Abstract

本实用新型提供的一种接口转换电路及接口转换装置，通过包括FPGA芯片的接口转换电路实现SPDIF格式的数据和I2S数据格式的数据的转换，以接口转换电路集成在同一个FPGA芯片上，使得FPGA芯片可以根据用户实际需要进行定制，其减少芯片中功能电路的数量，简化了芯片的功能电路的数量，从而简化了FPGA芯片的结构，进而解决目前的接口转换电路的高成本、高功耗的问题。

Description

一种接口转换电路及接口转换装置

技术领域

本实用新型涉及电路设计技术领域，特别涉及一种接口转换电路及接口转换装置。

背景技术

Sony/Philips数字音频接口(Sony/Philips Digital Interface，SPDIF)是一种数字音频传输接口。Sony/Philips数字音频接口的传输载体包括光纤和同轴，Sony/Philips数字音频接口通过光纤或同轴将SPDIF格式的数据传输到解码器，以得到高保真度的传输结果。其广泛应用在数字化影院系统(Digital Theatre System，DTS)。

I2S(Inter-IC Sound)总线，又称集成电路内置音频总线，是飞利浦公司为数字音频设备之间的音频数据传输而制定的一种总线标准，该总线专门用于音频设备之间的数据传输，其广泛应用于各种多媒体系统。

近年来随着市场音频产品的多样化，为了满足设备间不同接口之间的数据传输，需要设计一些接口转换电路来满足其需要，例如是SPDIF接口传输的数据格式转换为支持I2S接口协议的数据格式。

目前主要采用专用集成电路(Application Specific Integrated Circuit，ASIC)桥接芯片实现将SPDIF接口传输的数据格式转换为支持I2S接口协议的数据格式。然而，ASIC桥接芯片的功能电路繁多，造成了ASIC桥接芯片在实际应用时大部分功能电路闲置，进而造成ASIC桥接芯片在实际使用时的功耗较大。另外，ASIC桥接芯片的成本较高。

实用新型内容

本实用新型的目的在于提供一种接口转换电路及接口转换装置，以定制仅包括所需功能电路的接口转换电路，从而解决目前的接口转换电路的高成本、高功耗的问题。

一方面，本实用新型提供一种接口转换电路，包括FPGA芯片，所述FPGA芯片包括SPDIF接收控制器和I2S发送控制器；

所述SPDIF接收控制器根据SPDI接口协议将接收到的SPDIF格式的数据进行解码和协议解析，以得到音频数据，并将所述音频数据传输到I2S发送控制器中；

所述I2S发送控制器将所述音频数据按照I2S接口协议转换为I2S格式的数据，并根据时钟要求将所述I2S格式的数据输出。

可选的，还包括时钟恢复器，

所述SPDIF接收控制器根据时钟要求接收定时信号，并向所述时钟恢复器提供定时信号；

所述时钟恢复器以本地采样时钟为参考源，根据所述定时信号来调整其输出时钟的相位，以得到恢复时钟信号。

进一步的，还包括第一时钟模块，所述第一时钟模块用于向I2S接口提供所述I2S接口所需要的主时钟信号。

进一步的，所述时钟恢复器向所述第一时钟模块提供恢复时钟信号；

所述第一时钟模块对所述恢复时钟信号进行倍频和去除时钟抖动，以得到I2S接口所需要的主时钟信号。

进一步的，所述第一时钟模块包括第一子时钟模块，所述子时钟模块为第一锁相环。

可选的，所述第一时钟模块包括第一子时钟模块和第二子时钟模块；

所述时钟恢复器向所述第一子时钟模块提供恢复时钟信号，所述第一子时钟模块对所述恢复时钟信号进行倍频和去除时钟抖动，以得到所述I2S接口所需要的主时钟信号；

所述第二子时钟模块对外部晶振所提供的时钟进行倍频，倍频后的时钟为所述接口转换电路提供工作所需的时钟。

进一步的，所述第一子时钟模块为第一锁相环，所述第二子时钟模块为第二锁相环。

可选的，还包括缓存器，

所述SPDIF接收控制器向所述缓存器提供音频数据，所述第一时钟模块向所述缓存器提供主时钟信号；

所述缓存器基于本地采样时钟对所述音频数据进行缓存，并通过所述主时钟信号将所述音频数据读出，适配到I2S发送控制器中的对应位置。

可选的，所述外部晶振向所述接口转换电路提供工作所需的时钟。

进一步的，所述外部晶振提供的工作频率为24.576MHz与49.152MHz；或者22.5792MHz与45.1584MHz。

另一方面，本实用新型还提供一种接口转换装置，包括所述的接口转换电路。

可选的，还包括SPDIF接口和I2S接口，

所述SPDIF接口向所述接口转换电路提供SPDIF格式的数据；

所述I2S接口将所述SPDIF格式的数据转换为I2S数据格式的数据，并将所述I2S数据格式的数据传输到I2S接口。

进一步的，包括第二时钟模块，所述第二时钟模块分别连接所述时钟恢复器和第一时钟模块；

所述时钟恢复器向所述第二时钟模块提供恢复时钟信号，所述第二时钟模块对所述恢复时钟信号进行时钟处理，以去除时钟抖动，并得到去抖动的恢复时钟信号；

所述第二时钟模块将去抖动的恢复时钟信号传输到第一时钟模块；

所述第一时钟模块对所述恢复时钟信号进行倍频和去除时钟抖动，以得到I2S接口所需要的主时钟信号。

与现有技术相比存在以下有益效果：

本实用新型提供一种接口转换电路及接口转换装置，所述接口转换电路包括FPGA芯片，所述FPGA芯片包括SPDIF接收控制器和I2S发送控制器；所述SPDIF接收控制器根据SPDI接口协议将接收到的SPDIF格式的数据进行解码和协议解析，以得到音频数据，并将所述音频数据传输到I2S发送控制器中；所述I2S发送控制器将所述音频数据按照I2S接口协议转换为I2S格式的数据，并根据时钟要求将所述I2S格式的数据输出。本实用新型通过包括FPGA芯片的接口转换电路实现SPDIF格式的数据和I2S数据格式的数据的转换，以接口转换电路集成在同一个FPGA芯片上，使得FPGA芯片可以根据用户实际需要进行定制，其减少芯片中功能电路的数量，简化了芯片的功能电路的数量，从而简化了FPGA芯片的结构，非常适合接口转换电路的需求，进而解决目前的接口转换电路的高成本、高功耗的问题。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对本实用新型实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实施例一提供的一种接口转换装置的结构示意图；

图2为本实用新型实施例一提供的一种接口转换电路的结构示意图；

图3为本实用新型实施例二提供的一种接口转换装置的结构示意图；

图4为本实用新型实施例三提供的一种接口转换装置的结构示意图；

图5为本实用新型实施例四提供的一种接口转换装置的结构示意图。

附图标记说明：

1-接口转换电路；2-SPDIF接口；3-I2S接口；

10-FPGA芯片；

100-SPDIF接收控制器；200-时钟恢复器；300-第一时钟模块；310-第一子时钟模块；320-第二子时钟模块；400-缓存器；500-I2S发送控制器；600-第二时钟模块。

具体实施方式

以下将对本实用新型的一种接口转换电路及接口转换装置作进一步的详细描述。下面将参照附图对本实用新型进行更详细的描述，其中表示了本实用新型的优选实施例，应该理解本领域技术人员可以修改在此描述的本实用新型而仍然实现本实用新型的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本实用新型的限制。

为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本实用新型由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。

实施例一

图1为本实施例提供的一种接口转换装置的结构示意图。如图1所示，本实施例提供了一种接口转换装置，所述接口转换装置包括SPDIF接口2、接口转换电路1和I2S接口3，所述SPDIF接口2作为所述接口转换电路1的数据输入端口，其输入至所述接口转换电路1的数据为SPDIF格式的数据，SPDIF接口2的接口形式可以是同轴电缆也可以是光纤。所述接口转换电路1将所述SPDIF格式的数据转换为I2S数据格式的数据，并将所述I2S数据格式的数据传输到I2S接口3。所述I2S接口3作为所述接口转换电路1的数据输出端口，其输出所述I2S数据格式的数据。

在本实施例中，所述接口转换电路1包括FPGA芯片10，所述FPGA芯片10可以包括SPDIF格式的数据解码、时钟恢复和I2S格式的数据的发送等所需的功能。在其他实施例中，所述FPGA芯片10还可以根据需求增加功能电路，以满足实际需求。因此，所述FPGA芯片10可以根据用户实际需要进行定制，其减少芯片中功能电路的数量，简化了芯片的功能电路的数量，从而简化了FPGA芯片的结构，非常适合接口转换电路的需求。以所述FPGA芯片为硬件平台实现接口转换电路，可很好地利用FPGA芯片的低功耗和低成本优势，即FPGA芯片的高性价比。利用FPGA芯片可编程性、资源丰富、移植性好等优点，实现SPDIF接口转换为I2S接口的转换电路。所述SPDIF接口2和I2S接口3速度也可以根据需求做灵活改变。相对于ASIC芯片，本实用新型提供的接口转换电路在功耗、成本、功能扩展、接口性能和灵活性等方面都具有明显的优势。

图2为本实施例提供的一种接口转换电路的结构示意图。如图2所示，外部晶振为所述接口转换电路1的内部逻辑提供工作所需的时钟(即音频采集频率)，其通常的工作频率为24.576MHz与49.152MHz；或者22.5792MHz与45.1584MHz。

所述FPGA芯片10包括SPDIF接收控制器100和I2S发送控制器500，所述SPDIF接口2向所述SPDIF接收控制器100提供SPDIF格式的数据，所述I2S发送控制器500向I2S接口3提供I2S格式的数据。所述SPDIF接收控制器100根据SPDI接口协议将接收到的所述SPDIF格式的数据进行解码和协议解析，以得到音频数据，并根据时钟要求接收定时信号，将所述音频数据传输到I2S发送控制器500中，以使得接口转换电路1实现了SPDIF格式的数据的解码的功能。所述I2S发送控制器500将所述音频数据按照I2S接口协议转换为I2S格式的数据，并根据时钟要求将所述I2S格式的数据传输到I2S接口3中，以使得接口转换电路1实现了I2S格式的数据转换和发送的功能。

所述FPGA芯片10还包括时钟恢复器200，所述时钟恢复器200连接所述SPDIF接收控制器100，并且所述SPDIF接收控制器100向所述时钟恢复器200提供定时信号。所述时钟恢复器200以本地采样时钟为参考源，并根据所述定时信号来调整其输出时钟的相位，以得到恢复时钟信号，以使得接口转换电路1实现时钟恢复的功能。

所述FPGA芯片10还包括第一时钟模块300，所述第一时钟模块300与时钟恢复器200连接，并且所述时钟恢复器200向所述第一时钟模块300提供恢复时钟信号。所述第一时钟模块300对所述恢复时钟信号进行倍频和去除时钟抖动，以得到I2S接口所需要的主时钟信号，并将所述主时钟信号通过I2S发送控制器500传输到I2S接口3。在本实施例中，在所述外部晶振所提供的工作时钟可以满足接口转换电路的采样需求时，所述第一时钟模块300可以仅包括第一子时钟模块310，所述第一子时钟模块可以为第一锁相环(PhaseLockedLoop，PLL)PLL1。

所述FPGA芯片10还包括缓存器400，所述缓存器400连接了所述第一时钟模块300，连接了所述SPDIF接收控制器100，还连接了所述I2S发送控制器500，并且所述SPDIF接收控制器100向所述缓存器400提供音频数据，所述第一时钟模块300向所述缓存器400提供主时钟信号。所述缓存器400基于本地采样时钟对所述音频数据进行缓存，并通过所述主时钟信号将所述音频数据读出，适配到I2S发送控制器500中的对应位置。所述缓存器400可以为FIFO寄存器，所述FIFO寄存器具有灵活、方便、高效的特性，适用于高速数据采集、高速数据处理、高速数据传输，从而可以达到跨时钟域数据可靠传输。所述I2S发送控制器500还向所述缓存器400提供读使能，以读取所述寄存器400中的音频信号。

本实施例的接口转换装置将SPDIF格式的数据转换为I2S格式的数据的过程为：首先，SPDIF接口2将SPDIF格式的数据传输到FPGA芯片10中；接着，所述FPGA芯片10中的SPDIF接收控制器100对所述SPDIF格式的数据进行解码和协议解析，以得到音频数据，并按照时钟要求接收定时信号；接着，所述SPDIF接收控制器100将音频数据传输到寄存器中，同时所述SPDIF接收控制器100将所述定时信号传输到时钟恢复器200中，所述时钟恢复器200以本地采样时钟为参考源，并根据所述定时信号来调整其输出时钟的相位，以得到恢复时钟信号；接着，所述时钟恢复器200将所述恢复时钟信号传输至第一时钟模块300，所述第一时钟模块300对所述恢复时钟信号进行倍频和去除时钟抖动，以得到I2S接口所需要的主时钟信号；接着，所述第一时钟模块300将所述主时钟信号分别传输到寄存器和I2S发送控制器500中，所述寄存器基于本地采样时钟对所述音频数据进行缓存，并通过所述主时钟信号将所述音频数据读出；接着，所述缓存器将所述音频数据适配到I2S发送控制器500中的对应位置；所述I2S发送控制器500根据所述主时钟信号读取所述寄存器400中的音频信号，并将所述音频数据按照I2S接口协议转换为I2S格式的数据，并根据时钟要求将所述I2S格式的数据和主时钟信号传输到I2S接口中，从而实现了SPDIF格式的数据与I2S格式的数据的转换。

实施例二

图3为本实施例提供的一种接口转换装置的结构示意图。如图3所示，本实施例提供一种接口转换装置，与实施例一相比，由于外部晶振所提供的工作频率不能满足接口转换电路的采样需求，本实施例的第一时钟模块300包括第一子时钟模块310和第二子时钟模块320，所述第二子时钟模块320对所述外部晶振所提供的时钟进行倍频，以得到接口转换电路满足的采样需求，倍频后的时钟为所述接口转换电路1提供工作所需的时钟。所述第一子时钟模块310与时钟恢复器200连接，并且所述时钟恢复器200向所述第一子时钟模块310提供恢复时钟信号。所述第一子时钟模块310对所述恢复时钟信号进行倍频和去除时钟抖动，以得到I2S接口所需要的主时钟信号，并将所述主时钟信号通过I2S发送控制器传输到I2S接口3。在本实施例中，所述第一子时钟模块310为第一锁相环PLL1，所述第二子时钟模块320为第二锁相环PLL2。

实施例三

图4为本实施例提供的一种接口转换装置的结构示意图。如图4所示，本实施例提供一种接口转换装置，与实施例一相比，为了提高去时钟抖动功能，所述接口转换电路还包括第二时钟模块600，所述第二时钟模块600分别与时钟恢复器200、第一时钟模块300连接，并且，所述时钟恢复器200向所述第二时钟模块600提供恢复时钟信号，所述第二时钟模块600对所述恢复时钟信号进行时钟处理，以去除时钟抖动，并得到去抖动的恢复时钟信号。所述第二时钟模块600将去抖动的恢复时钟信号传输到第一时钟模块300，所述第一时钟模块300对所述去抖动的恢复时钟信号进行倍频和去除时钟抖动，以得到I2S接口所需要的主时钟信号，并将所述主时钟信号通过I2S发送控制器传输到I2S接口3。本实施例得到的主时钟信号的去抖动功能较高，可以满足I2S接口的主时钟信号抖动的高要求。

实施例四

图5为本实施例提供的一种接口转换装置的结构示意图。如图5所示，本实施例提供一种接口转换装置，与实施例一相比，由于外部晶振所提供的工作频率不能满足接口转换电路的采样需求，本实施例的第一时钟模块300包括第一子时钟模块310和第二子时钟模块320，所述第二子时钟模块320对所述外部晶振所提供的时钟进行倍频，以得到接口转换电路满足的采样需求，倍频后的时钟为所述接口转换电路1提供工作所需的时钟。所述第一子时钟模块310与时钟恢复器200连接，并且所述时钟恢复器200向所述第一子时钟模块310提供恢复时钟信号。所述第一子时钟模块310对所述恢复时钟信号进行倍频和去除时钟抖动，以得到I2S接口所需要的主时钟信号，并将所述主时钟信号通过I2S发送控制器传输到I2S接口3。在本实施例中，所述第一子时钟模块310为第一锁相环PLL1，所述第二子时钟模块320为第二锁相环PLL2。

为了提高去时钟抖动功能，所述接口转换电路还包括第二时钟模块600，所述第二时钟模块600分别与时钟恢复器200、第一时钟模块300连接，并且，所述时钟恢复器200向所述第二时钟模块600提供恢复时钟信号，所述第二时钟模块600对所述恢复时钟信号进行时钟处理，以去除时钟抖动，并得到去抖动的恢复时钟信号。所述第二时钟模块600将去抖动的恢复时钟信号传输到第一时钟模块300，所述第一时钟模块300对所述去抖动的恢复时钟信号进行倍频和去除时钟抖动，以得到I2S接口所需要的主时钟信号，并将所述主时钟信号通过I2S发送控制器传输到I2S接口3。本实施例得到的主时钟信号的去抖动功能较高，可以满足I2S接口的主时钟信号抖动的高要求。

综上所述，本实用新型提供一种接口转换电路及接口转换装置，在接口转换电路包括FPGA芯片，所述FPGA芯片包括SPDIF接收控制器和I2S发送控制器；所述SPDIF接收控制器根据SPDI接口协议将接收到的SPDIF格式的数据进行解码和协议解析，以得到音频数据，并将所述音频数据传输到I2S发送控制器中；所述I2S发送控制器将所述音频数据按照I2S接口协议转换为I2S格式的数据，并根据时钟要求将所述I2S格式的数据输出。本实用新型通过包括FPGA芯片的接口转换电路实现SPDIF格式的数据和I2S数据格式的数据的转换，以接口转换电路集成在同一个FPGA芯片上，使得FPGA芯片可以根据用户实际需要进行定制，其减少芯片中功能电路的数量，简化了芯片的功能电路的数量，从而简化了FPGA芯片的结构，非常适合接口转换电路的需求，进而解决目前的接口转换电路的高成本、高功耗的问题。

此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”的描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。

可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (13)

1.一种接口转换电路，其特征在于，包括FPGA芯片，所述FPGA芯片包括SPDIF接收控制器和I2S发送控制器；

所述SPDIF接收控制器根据SPDI接口协议将接收到的SPDIF格式的数据进行解码和协议解析，以得到音频数据，并将所述音频数据传输到I2S发送控制器中；

所述I2S发送控制器将所述音频数据按照I2S接口协议转换为I2S格式的数据，并根据时钟要求将所述I2S格式的数据输出。

2.如权利要求1所述的接口转换电路，其特征在于，还包括时钟恢复器，

所述SPDIF接收控制器根据时钟要求接收定时信号，并向所述时钟恢复器提供定时信号；

所述时钟恢复器以本地采样时钟为参考源，根据所述定时信号来调整其输出时钟的相位，以得到恢复时钟信号。

3.如权利要求2所述的接口转换电路，其特征在于，还包括第一时钟模块，所述第一时钟模块用于向I2S接口提供所述I2S接口所需要的主时钟信号。

4.如权利要求3所述的接口转换电路，其特征在于，

所述时钟恢复器向所述第一时钟模块提供恢复时钟信号；

所述第一时钟模块对所述恢复时钟信号进行倍频和去除时钟抖动，以得到I2S接口所需要的主时钟信号。

5.如权利要求4所述的接口转换电路，其特征在于，所述第一时钟模块包括第一子时钟模块，所述子时钟模块为第一锁相环。

6.如权利要求4所述的接口转换电路，其特征在于，所述第一时钟模块包括第一子时钟模块和第二子时钟模块；

所述时钟恢复器向所述第一子时钟模块提供恢复时钟信号，所述第一子时钟模块对所述恢复时钟信号进行倍频和去除时钟抖动，以得到所述I2S接口所需要的主时钟信号；

所述第二子时钟模块对外部晶振所提供的时钟进行倍频，倍频后的时钟为所述接口转换电路提供工作所需的时钟。

7.如权利要求6所述的接口转换电路，其特征在于，所述第一子时钟模块为第一锁相环，所述第二子时钟模块为第二锁相环。

8.如权利要求3所述的接口转换电路，其特征在于，还包括缓存器，

所述SPDIF接收控制器向所述缓存器提供音频数据，所述第一时钟模块向所述缓存器提供主时钟信号；

所述缓存器基于本地采样时钟对所述音频数据进行缓存，并通过所述主时钟信号将所述音频数据读出，适配到I2S发送控制器中的对应位置。

9.如权利要求6所述的接口转换电路，其特征在于，所述外部晶振向所述接口转换电路的内部逻辑提供工作所需的时钟。

10.如权利要求9所述的接口转换电路，其特征在于，所述外部晶振提供的工作频率为24.576MHz与49.152MHz；或者22.5792MHz与45.1584MHz。

11.一种接口转换装置，其特征在于，包括如权利要求1～10中任一项所述的接口转换电路。

12.如权利要求11所述的接口转换装置，其特征在于，还包括SPDIF接口和I2S接口，

所述SPDIF接口向所述接口转换电路提供SPDIF格式的数据；

所述I2S接口将所述SPDIF格式的数据转换为I2S数据格式的数据，并将所述I2S数据格式的数据传输到I2S接口。

13.如权利要求12所述的接口转换装置，其特征在于，包括第二时钟模块，所述第二时钟模块分别连接时钟恢复器和第一时钟模块；

所述时钟恢复器向所述第二时钟模块提供恢复时钟信号，所述第二时钟模块对所述恢复时钟信号进行时钟处理，以去除时钟抖动，并得到去抖动的恢复时钟信号；

所述第二时钟模块将去抖动的恢复时钟信号传输到第一时钟模块；

所述第一时钟模块对所述恢复时钟信号进行倍频和去除时钟抖动，以得到I2S接口所需要的主时钟信号。

Images