CN1317827A - 半导体器件和采用半导体器件的液晶模块 - Google Patents

半导体器件和采用半导体器件的液晶模块 Download PDF

Info

Publication number
CN1317827A
CN1317827A CN01116274A CN01116274A CN1317827A CN 1317827 A CN1317827 A CN 1317827A CN 01116274 A CN01116274 A CN 01116274A CN 01116274 A CN01116274 A CN 01116274A CN 1317827 A CN1317827 A CN 1317827A
Authority
CN
China
Prior art keywords
semiconductor chip
semiconductor device
semiconductor
chip
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01116274A
Other languages
English (en)
Other versions
CN1184683C (zh
Inventor
内藤克幸
丰泽健司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Tongrui Microelectronics Technology Co Ltd
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1317827A publication Critical patent/CN1317827A/zh
Application granted granted Critical
Publication of CN1184683C publication Critical patent/CN1184683C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Wire Bonding (AREA)
  • Liquid Crystal (AREA)

Abstract

对于将半导体芯片安装到TCP和COF等条带上而构成的半导体器件而言，目的在于在一个条带上较紧凑地安装多个半导体芯片。为此，在半导体芯片为长条状矩形，半导体芯片的长边与Cu布线图形的引线方向约略垂直的情况下进行安装。由此，在多个Cu布线图形相互约略平行，并且对输入输出端略呈直进状的情况下进行布线；在安装多个半导体芯片时，使条带宽度变窄而进行连接的电器可实现小型化。

Description

半导体器件和采用半导体器件的液晶模块
本发明涉及将条带用于半导体芯片安装的半导体器件的封装结构，还涉及采用该半导体器件的液晶模块。
对于供个人计算机监视器之用的液晶显示器件、移动电话终端装置和游戏机等便携式电器而言，在称之为TAB(条带自动键合)的半导体芯片的安装中采用了条带。而且，在此类安装中，采用了TCP(条带载体封装)、COF(膜上安装芯片)等封装结构。再有，关于采用TAB方式的半导体芯片安装，已揭示在例如日本国发布的专利公报[特开平3-57233公报(发布日期1991年3月12日)]等文件之中。
图14和图15是说明现有安装方法的图，其中，图14是正视图，图15是从图14的剖切线A-A看到的剖面图。这些图14和图15均形成TCP结构。在由聚酰亚胺等有机材料构成的基板材料1上构建Cu布线图形2，由此形成条带3。在所述Cu布线图形2中，其引线部分2a,2b系从基板材料1的周边部分以相互平行的方式引出，再夹以各向异性导电膜等，则引线部分2a与液晶屏的电极之间，引线部分2b与传输电源和图像数据信号的印刷电路基板的电极之间即可分别实现电连接。
在基板材料1中，与已安装的半导体芯片4,5相对应，形成器件区6,7。所述Cu布线图形2被引入这些器件区6,7内，形成内引线2c。在所述Cu布线图形2上，在所述内引线2c和引线部2a,2b的部分应镀Sn(锡)(图中没有示出)。所述内引线2c对应于排列在矩形半导体芯片4,5全部四个边的Au凸点8，从四周伸到所述器件区6,7内。半导体芯片4,5的Au凸点8与所述内引线2c上的无电镀Sn层为共熔键合，此现象称之为ILB(内引线键合)。
如此安装的半导体芯片4,5的元件表面以及内引线2c的周边W用树脂9密封，有助于保持机械强度并实现对环境的保护。还有，在条带3的内引线2c等的电极部分以外的区域，藉涂覆阻焊剂10而得到保护。形成以上配置的工艺是在条带3上连续进行的，可实施高效安装。
同时，随着近年来电器的高功能化，希望向上述一个条带安装多个芯片。例如，如举所述移动电话的终端装置和游戏机等小型电器上装载的液晶模块为例，对于增多的液晶屏的布线数目，为使驱动器动作高效化，首先要在该驱动器IC内设置存储器，可是不久又随着像素数目的增多和彩色化，招致存储器容量增大。例如，如采用公用电极驱动器和段驱动器中的必要工艺(设计规则)来制作公用电极驱动器和段驱动器以及SRAM(静态随机存取存储器)，则SRAM部分就占有半导体芯片面积的六成。
另一方面，为控制液晶屏中像素的对比度，必须耐高电压的驱动器部分如采用微细加工的方式制作就不合适，而存储器部分则适用微细加工工艺，藉以对应于与所述液晶屏布线数目相当的集成度。为此，所述驱动器部分和存储器部分可采取各自最适合的工艺(设计规则)形成，这就要考虑在一个条带上安装驱动器芯片和SRAM芯片，即安装两个半导体芯片。
然而，在上述安装结构中，为了形成ILB，半导体芯片4,5的Au凸点8应配置在该矩形半导体芯片4,5的周边，与此相对应，内引线2c从器件区6,7的所有四个边伸出，藉以与Cu布线图形2的高密度化相对应。为此，在器件区6,7的四个边之中，从对着引线部分2a,2b的边来说，Cu布线图形2以直进方式形成，然而从不对着引线部分2a,2b的边来说，Cu布线图形2却要迂回布线，这就使布线变得复杂起来，为了确保条带3的工艺良品率和迂回布线的空间，条带3就有大型化等问题。
此类问题是在各个半导体芯片4,5安装到条带3时产生的，在安装多个半导体芯片4,5的情况下变得益加明显。为此，在需要安装多个芯片的场合，上述问题为多芯片安装的实现造成困难。
本发明的目的是提供可在一个条带上比较紧凑地安装多个半导体芯片的半导体器件，以及用该半导体器件构成的液晶模块。
本发明的半导体器件包括有机基板材料和备有在所述有机基板材料上形成布线图形的条带，以及安装在所述条带上的多个半导体芯片，是在所述半导体芯片为长条状矩形，所述长条状矩形半导体芯片的长边与所述布线图形的引线方向约略垂直的情况下安装构成的。
利用上述构成，对于将半导体芯片安装在条带上所构成的TCP和COF等半导体器件而言，是在半导体芯片为长条状矩形，凸点排列在其长边上，而该长边又与布线图形的引线方向约略垂直的情况下进行安装的。
因此，可在多个布线图形相互约略平行，并且对输入输出端略呈直进状的情况下进行布线。尤其是，如在半导体芯片之间没有复杂的迂回布线问题，而两芯片又用略呈直线的布线图形进行连接，就可使芯片间隔变窄。因此，在安装多个半导体芯片时，可使条带宽度变窄，从而使如此连接的装置实现小型化。
本发明的半导体器件还可以在所述多个半导体芯片的厚度互异的情况下构成。
利用上述构成，由于是从薄的半导体芯片顺次进行键合，键合机的夹具因与半导体芯片接触而造成损伤的可能性能够减少。
因此，可使半导体芯片接近来进行安装，由于对芯片安装位置的制约减少，可使布线图形的处理在设计上留有裕量。
此外，本发明的半导体器件是在所述条带上为使所述半导体芯片之间易于弯曲而形成狭缝的方式构成的。
利用上述构成，例如在所连接的液晶屏内侧进行弯曲等组装的自由度即可增加。
另外，本发明的半导体器件是使所述半导体芯片之间的布线图形易于弯曲而不形成阻焊剂的方式构成的。
利用上述构成，由于在半导体芯片之间布线图形上不形成阻焊剂，在无该阻焊剂的部分，即使条带发生弯曲，在布线图形上造成断线的危险也很小，例如在所连接的液晶屏内侧进行弯曲等组装的自由度即可提高。
此外，本发明的半导体器件是从SRAM，液晶驱动器IC，以及控制器IC中选择所述半导体芯片，且至少选择两个芯片构成的。
利用上述构成，例如，与DRAM(动态随机存取存储器)等相比，元件数增多，然而耗电却减少，可采用两个芯片，其一是适合作为与液晶驱动器IC相邻配置的存储器的SRAM(静态随机存取存储器)，由此构成该半导体器件。
或者，也可用三个芯片，即SRAM，液晶驱动器IC和控制器IC构成半导体器件。还可以用其中任意两个芯片构成半导体器件。
另外，本发明的液晶模块系将所述各种半导体器件连接到液晶屏上构成。
本发明的其它目的、特点和优点，根据如下所示的描述会变得十分明显。
附图简述
图1是本发明实施方案中第1形态的半导体器件的正视图。
图2是从图1的剖切线B-B看到的剖面图。
图3是构成ILB时所使用平板的正视图。
图4是示出芯片安装情景的剖面图。
图5是一例装载有图1～图4中所示半导体器件的液晶模块的正视图。
图6是本发明实施方案中第2形态的半导体器件的剖面图。
图7是示出芯片安装情景的剖面图。
图8是本发明实施方案中第3形态的半导体器件的剖面图。
图9是本发明实施方案中第4形态的半导体器件的剖面图。
图10是本发明实施方案中第5形态的半导体器件的正视图。
图11是从图10的剖切线C-C看到的剖面图。
图12是装载有图10和图11中所示半导体器件的液晶模块的剖面图。
图13是作为本发明实施方案第5形态中的一个变形例子的半导体器件的正视图。
图14是为说明现有安装方法的正视图。
图15是从图14的剖切线A-A看到的剖面图。
关于本发明实施方案中的第1形态，可基于图1～图5说明如下。
图1是本发明实施方案中第1形态的半导体器件的正视图，图2是从图1的剖切线B-B看到的剖面图。条带13是在由聚酰亚胺等有机材料构成的基板材料(有机基板材料)11上构建Cu布线图形(布线图形)12后形成的。对于所述Cu布线图形而言，其引线部分12a,12b与基板材料11的周边部分相互平行地引出，再夹入各向异性导电膜等，在引线部分12a与液晶屏30(如图5所示)的电极之间，在引线部分12b与传输电源和图像数据信号的印刷电路基板的电极之间分别进行电连接和机械连接。
在基板材料11上，对应于已安装的半导体芯片14,15，形成器件区16,17。所述Cu布线图形12被引入到这些器件区16,17内，形成内引线12c。在所述Cu布线图形12上，所述内引线12c和引线部12a,12b的部分应镀Sn(图中没有示出)。
在本发明中，所述半导体芯片14,15是纵横比(长边和短边之比)大于10的长条状矩形，采取与Cu布线图形12的引线方向约略垂直的方式进行安装。所述内引线12c与排列在长条状矩形半导体芯片14,15长边的Au凸点相对应，伸到所述器件区16,17内。半导体芯片14,15的Au凸点18与所述内引线12c上的无电镀Sn层为共熔键合，即所述的ILB连接。
所述半导体芯片14是SRAM，举例来说，芯片面积为16mm×1.6mm，厚度为400μm，系采取小于0.35μm的工艺(设计规则)制造的。还有，所述半导体芯片15是驱动器IC，举例来说，芯片面积为11mm×1mm，厚度为625μm，系采取0.65μm的工艺(设计规则)制造的。所述SRAM与DRAM等相比，元件数增多，然而耗电却减少，作为与液晶驱动器相邻配置的存储器是合适的，就这样，由于形成长条状矩形，可将SRAM与驱动器IC相邻配置。另外，半导体芯片14,15中任何一方也可以是控制器IC，还可设置控制器IC，并将其添加到作为半导体芯片14,15的SRAM和液晶驱动器IC中去。在设置控制器IC，并将其添加到作为半导体芯片14,15的SRAM和液晶驱动器IC中去的场合，例如可按后述图8的方式将半导体芯片44构成控制器IC。再有，对控制器IC而言，有下述功能。例如，为使TFT液晶屏中显示出图像，对于为显示某图像的像素而言，在采取与图像显示对应的定时信号时，施加到各像素的电压必须在各像素之间进行分配。控制器IC具有产生该种定时信号的功能。
在本发明中，首先将半导体芯片14进行键合，其次使用同一键合机的夹具将半导体芯片15进行键合。就这样，两个半导体芯片14,15的厚度之差希望在200μm以上。因此，在第2次对半导体芯片15进行键合时，键合机的夹具要与之接触，从而可减少对第1次已键合半导体芯片14的损伤可能性。所以，半导体芯片14,15可相邻安装，对芯片安装位置的制约减少，可使Cu布线图形12的处理在设计上留有裕量。
注意，该半导体芯片14,15的安装间隔越小，条带13的宽度就越可能弄窄，然而考虑到与所述键合机夹具的干扰，该安装间隔最好取0.5～3mm。所述ILB的条件是，每一凸点的连接载重为30gf，连接时间为3秒，键合夹具温度为400℃。因此，半导体芯片14,15之间如有100根以上的Cu布线图形12，在电学上是能被导通的。
图3是ILB时所使用的平板21的正视图，图4是示出芯片安装情景的剖面图。该平板21，举例来说，是用厚度为0.5mm的因钢材料(是36％Ni,64％Fe的合金)形成的，要设置间隙21a,21b与进行ILB连接的半导体芯片14,15的大小和间隔相对应。所述器件区16,17与该平板21的间隙21a,21b当相互对位后即可按所述条件进行ILB连接。由于该平板21对条带13起支承作用，可防止因键合时夹具22的挤压而造成条带13的弯曲变形等畸变。
经如此安装的半导体芯片14,15的元件表面和内引线12c的周边W用树脂19密封，这样有助于保持机械强度并且实现对环境的保护。该种树脂密封，系在所述ILB后将液态树脂以必要的量滴到半导体芯片14,15的元件表面，比方说在5秒内滴30mg，以后又在120℃下进行20分钟热处理实现的。因此，半导体芯片14,15的元件表面就如参照符号19a所示进行树脂覆盖，与此同时，在侧面也依赖从所述元件表面流淌的树脂形成圆角19b。再使这些半导体芯片14,15的元件表面和侧面的树脂进行固化，即可保持比较坚固的密封。
注意，在条带13的内引线12c等电极部分以外，都依赖覆盖阻焊剂20而得到保护。以上工艺是在条带13上连续进行的一种高效的安装方法。
图5是一例装载有用上述工艺构成的半导体器件的液晶模块的正视图。该液晶模块可用作移动电话终端装置的显示器，是将单个条带13连接到液晶屏30上构成的。再有，作为图5的半导体器件在实施方案的后述第2至第5形态中采用哪一种半导体器件均可。
如上所述，在本发明中，半导体芯片14,15为长条状矩形，系采取与Cu布线图形12的引线方向约略垂直的方式进行安装的，因而可采取多个Cu布线图形12相互间约略平行，而对引线部分12a,12b约略为直进的方式进行布线。尤其是，半导体芯片14,15之间没有复杂的迂回布线，如两者用略呈直线的布线图形连接，则可使芯片间隙变窄。因此，条带13与半导体芯片14,15的形状有相似的关系，因而在组装多个半导体芯片14,15时，条带13的宽度可以弄窄，与之连接的电器(所述液晶屏30)也可实现小型化。
在本发明中，构成输出信号线的多个Cu布线图形12对引线部分12a,12b而言，略呈直进状，而作为半导体芯片14,15上的输入输出端点的多个Au凸点18则配置在同一列上，可据此在半导体芯片14,15上设置长边。另一方面，在半导体芯片的长边已设置的情况下，在构成半导体芯片14,15的大晶片内应竭力确保芯片的数目，并且要确保半导体芯片14,15内形成元件和电路所必须的最小面积，可据此设置短边。若考虑上述诸点，希望半导体芯片14,15的纵横比(长边与短边之比)大于10。亦即，纵横比大于10的半导体芯片14,15会带来两个优点：确保一个大晶片内所取的芯片数以及输出信号线的直进性。
例如，当半导体芯片14,15的长边约为17mm，电极最小节距为50μm的微细节距时，就能够确保有540个输入输出端点。在该端点数的情况下，当采用设计规则为0.65μm的工艺时，为确保半导体芯片14,15内的元件和电路的面积，则半导体芯片14,15的短边最少取1.6mm。
关于本发明实施方案的第2形态，可基于图6和图7说明如下。
图6是本发明实施方案中第2形态的半导体器件的剖面图。对照所述图1-图4中示出的半导体器件为TCP结构，本半导体器件则为COF结构，在对应部分采取同一参照符号，其说明从略。在由所述有机材料构成的基板材料31上构建Cu布线图形32以形成条带33。在所述Cu布线图形12上应镀Ni(图中未示出)，甚至镀Au(图中未示出)。
在该条带33上采用倒装芯片连接法，藉此对所述半导体芯片14,15进行安装。此种安装如图7所示，在基底平台34上条带33对位放置以后，依靠所述夹具22，在例如所述Au凸点18和电极之间实现Au-Au热压焊连接。连接条件比如说是450℃,170×10-4gf/m2,2秒。
其后，各半导体芯片14,15和条带33之间的狭窄间隙和半导体芯片14,15的周围用所述树脂19密封。是使液态树脂沿着半导体芯片14,15的长边边沿连续滴到条带33上，半导体芯片14,15和条带33之间的间隙藉毛细现象按参照符号19a所示的那样被树脂填充，进而使树脂在半导体芯片14,15的侧面形成圆角19b以实现该种树脂密封的。树脂的固化条件与所述ILB的场合相同。半导体芯片14,15之间的圆角按参照符号19c所示的那样使树脂连续展布，由此可提高其强度。
因此，本发明也能适用于所述COF结构。
关于本发明实施方案的第3形态，可基于图8说明如下。
图8是本发明实施方案中第3形态的半导体器件的剖面图。与所述图1～图4以及图6和图7中所示的半导体器件类似，在对应部分采用同一参照符号，其说明从略。在该半导体器件中，在由所述有机材料构成的基板材料41上构建Cu布线图形42以形成条带43。在条带43上形成所述器件区16,17，所述半导体芯片14,15之间采取ILB连接，与此同时，在条带43上，半导体芯片44还可采用倒装芯片连接法。亦即，该半导体器件兼备所述TCP结构和COF结构。
将半导体芯片15，44安装在Cu布线图形42一侧，而将半导体芯片14安装在基板材料41一侧(也可将半导体芯片14安装在Cu布线图形42一侧进行安装，而将半导体芯片15安装在基板材料41一侧)。对半导体芯片14,15而言，其上的Au凸点18与所述镀Sn的内引线12c为共熔连接；对半导体芯片44而言，其上的Au凸点18与电极之间为Au-Au热压焊连接。对于在条带43上安装的半导体芯片14,15而言，在相邻的芯片之间由于实现了树脂的连续展布，如所述参照符号19c所示的那样，则机械强度可得到提高。
关于本发明实施方案的第4形态，基于图9说明如下。
图9是本发明实施方案中第4形态的半导体器件的剖面图。与所述图8中所示的半导体器件类似，在对应部分采用同一参照符号，其说明从略。在该半导体器件中，在条带43上除所述半导体芯片14,15外，还装载有1个或多个电阻器和电容器之类的其它电子部件45,46。所述电子部件45,46的安装，首先采用金属掩模，在印刷焊锡膏后，接着装载该电子部件45,46，继而在峰值温度240℃的热环境中实现焊接。两个半导体芯片14,15的安装在其后实施。
所述电子部件45,46也可安装在两个半导体芯片14,15之间，还可装载多个相同的部件。
关于本发明实施方案的第5形态，基于图10～图12说明如下。
图10是本发明实施方案中第5形态的半导体器件的正视图，图11是从图10的剖切线C-C看到的剖面图。该半导体器件与所述图7和图8中所示的半导体器件类似，在对应部分采用同一参照符号，其说明从略。应该注意的是，在该半导体器件中，在由所述有机材料构成的基板材料31上，在半导体芯片14,15之间形成狭缝52，与此同时，对于其间的Cu布线图形12，则设置不形成所述阻焊剂20的间隙部分。
所述狭缝52和间隙部分不会损害条带53的强度，它们是为了容易弯曲而设置的，系沿着半导体芯片14,15的长边方向形成，它们的宽度比如说是100μm。由此可使条带53实现柔性弯曲，减缓加到所述引线部分12a,12b周边的弯曲应力。
利用此构成，如图12所示，可使条带53发生弯曲，由于半导体芯片14,15的背面彼此用粘结剂进行粘结，条带53所占面积可进一步变窄。图12是装载有所述图10和图11所示半导体器件的液晶模块的剖面图，由于可将所述条带53进行弯曲，这就有助于该液晶模块的小型化。
注意，作为图10中所示构成的一个变形实例，可得到图13所示的构成。图13是作为本发明实施方案中第5形态的一个变形实例的半导体器件的正视图。在与图10半导体器件的对应部分采用同一参照符号，其说明从略。就该构成而言，在条带53上的Cu布线图形12之中，如参照符号12e所示的那一种图形横越半导体芯片15而连接到半导体芯片14上去；如参照符号12d所示的那一种图形则横越半导体芯片14,15进行布线。因此，将Cu布线图形12中的一部分图形横越半导体芯片14,15的一方或双方进行布线，由此就有在输入端和输出端之间，在半导体芯片14,15之间产生各种连线的可能性。再有，Cu布线图形12所横越的半导体芯片数也超过2，最好根据电路排布作适当的选择。总之，Cu布线图形12中的一部分图形最好从某一半导体芯片出发，穿越至少一个半导体芯片，再连接到其它的半导体芯片或连接到外部。另外，参照符号12f所示的图形是在半导体芯片14,15之间进行连接的图形，它也存在于图10等附图之中。
所述粘结剂54的选择对应于半导体芯片14,15的基准电位进行，假如两半导体芯片14,15的基准电位互异，则采用绝缘性树脂，如二者基准电位相同，则采用导电性树脂，以防止电性能的降低。Cu布线图形12的引线部分12a应夹入所述各向异性导电膜等，对液晶屏30的电极进行电连接或机械连接。
注意，以上所述的半导体芯片14,15；44的安装方法以及芯片数不限于此，只要是根据本发明的结构，不管有何种形态，均能达到其效果。在上面详细描述中所讨论的实施方案和具体实施例只是用于说明。
对于发明的详细说明事项所作的具体实施方案形态或实施案例，本发明的技术内容，而不应局限于对那种具体的案例作狭义的解释，在本发明的精神和下述专利权利要求的范围内，可作种种改动和变化。

Claims (15)

1．一种半导体器件，它包括：
备有有机基板材料(11)和在所述有机基板材料上形成的布线图形(12)的条带(13)，以及
安装在所述条带上的多个半导体芯片(14,15)，
在所述半导体芯片为长条状矩形，所述长条状矩形半导体芯片的长边与所述布线图形的引线方向约略垂直的情况下进行安装。
2．如权利要求1所述的一种半导体器件，它包括所述半导体芯片厚度互异的情形。
3．如权利要求1所述的半导体器件，它包括在所述条带上，在所述半导体芯片之间形成狭缝(52)，其目的是使条带易于弯曲。
4．如权利要求3所述的半导体器件，它包括使所述条带弯曲以及使所述半导体芯片的背面相互粘结。
5．如权利要求4所述的半导体器件，它包括将所述半导体芯片的背面相互粘结的粘结剂(54)，当所述背面相互粘结的半导体芯片的基准电位互异时，所述粘结剂为绝缘性树脂。
6．如权利要求4所述的半导体器件，它包括将所述半导体芯片的背面相互粘结的粘结剂(54)，当所述背面相互粘结的半导体芯片的基准电位相同时，所述粘结剂为导电性树脂。
7．如权利要求1所述的半导体器件，它包括在所述半导体芯片之间的布线图形上，为使之易于弯曲而不形成阻焊剂(10)。
8．如权利要求1所述的半导体器件，它包括所述半导体芯片为长边与短边之比大于10的长条状矩形。
9．如权利要求1所述的半导体器件，它包括在所述多个半导体芯片上含有ILB连接工艺。
10．如权利要求1所述的半导体器件，它包括在所述多个半导体芯片上含有倒装芯片连接工艺。
11．如权利要求1所述的半导体器件，它包括在所述多个半导体芯片上含有ILB连接工艺以及倒装芯片连接工艺。
12．如权利要求1至11所述的半导体器件，它包括所述半导体芯片是从SRAM，液晶驱动器IC和控制器IC中选择的至少2个芯片。
13．如权利要求1至11所述的半导体器件，它包括在所述布线图形上连接所述半导体芯片的工艺，通过所述半导体芯片中至少1个芯片的设置工艺。
14．一种液晶模块，它是将权利要求12所述的半导体器件连接到液晶屏上构成的。
15．一种液晶模块，它是将权利要求13所述的半导体器件连接到液晶屏上构成的。
CNB011162740A 2000-04-07 2001-04-09 半导体器件和采用半导体器件的液晶模块 Expired - Lifetime CN1184683C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP106959/2000 2000-04-07
JP2000106959A JP3798220B2 (ja) 2000-04-07 2000-04-07 半導体装置およびそれを用いる液晶モジュール

Publications (2)

Publication Number Publication Date
CN1317827A true CN1317827A (zh) 2001-10-17
CN1184683C CN1184683C (zh) 2005-01-12

Family

ID=18620038

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011162740A Expired - Lifetime CN1184683C (zh) 2000-04-07 2001-04-09 半导体器件和采用半导体器件的液晶模块

Country Status (5)

Country Link
US (1) US6441474B2 (zh)
JP (1) JP3798220B2 (zh)
KR (1) KR100442728B1 (zh)
CN (1) CN1184683C (zh)
TW (1) TW515013B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101794537A (zh) * 2009-01-30 2010-08-04 恩益禧电子股份有限公司 显示驱动半导体装置
US8450753B2 (en) 2008-09-29 2013-05-28 Sharp Kabushiki Kaisha Board module and method of manufacturing same
CN111341737A (zh) * 2020-04-14 2020-06-26 武汉华星光电技术有限公司 一种封装结构和显示装置
CN112867245A (zh) * 2021-03-11 2021-05-28 京东方科技集团股份有限公司 柔性电路板、显示装置及制备方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7088322B2 (en) * 2000-05-12 2006-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20050205972A1 (en) * 2002-03-13 2005-09-22 Mitsui Mining & Smelting Co., Ltd. COF flexible printed wiring board and semiconductor device
US7173322B2 (en) 2002-03-13 2007-02-06 Mitsui Mining & Smelting Co., Ltd. COF flexible printed wiring board and method of producing the wiring board
JP3889700B2 (ja) * 2002-03-13 2007-03-07 三井金属鉱業株式会社 Ｃｏｆフィルムキャリアテープの製造方法
JP4554152B2 (ja) * 2002-12-19 2010-09-29 株式会社半導体エネルギー研究所 半導体チップの作製方法
JP4101643B2 (ja) * 2002-12-26 2008-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7436050B2 (en) 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
JP2004247373A (ja) 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置
JP4381698B2 (ja) * 2003-03-10 2009-12-09 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP4526771B2 (ja) 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7734943B2 (en) * 2003-04-03 2010-06-08 Intel Corporation Low power display refresh
US6921975B2 (en) * 2003-04-18 2005-07-26 Freescale Semiconductor, Inc. Circuit device with at least partial packaging, exposed active surface and a voltage reference plane
US6838776B2 (en) 2003-04-18 2005-01-04 Freescale Semiconductor, Inc. Circuit device with at least partial packaging and method for forming
KR100598032B1 (ko) * 2003-12-03 2006-07-07 삼성전자주식회사 테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 디스플레이패널 어셈블리
JP2006041328A (ja) * 2004-07-29 2006-02-09 Seiko Epson Corp 半導体装置及びその製造方法、ｌｃｄドライバ用パッケージ
US8829661B2 (en) * 2006-03-10 2014-09-09 Freescale Semiconductor, Inc. Warp compensated package and method
US20070212813A1 (en) * 2006-03-10 2007-09-13 Fay Owen R Perforated embedded plane package and method
TW200735317A (en) * 2006-03-14 2007-09-16 Novatek Microelectronics Corp Tape
CN100463158C (zh) * 2006-08-21 2009-02-18 南茂科技股份有限公司 薄膜覆晶封装构造及其多层电路卷带结构
US7595553B2 (en) * 2006-11-08 2009-09-29 Sanyo Electric Co., Ltd. Packaging board and manufacturing method therefor, semiconductor module and mobile apparatus
US8384228B1 (en) * 2009-04-29 2013-02-26 Triquint Semiconductor, Inc. Package including wires contacting lead frame edge
JP5270497B2 (ja) * 2009-09-02 2013-08-21 シャープ株式会社 半導体装置およびその電力供給方法
JP2011210821A (ja) * 2010-03-29 2011-10-20 Renesas Electronics Corp 半導体装置とその製造方法
KR102258746B1 (ko) 2014-08-13 2021-06-01 삼성전자주식회사 벤딩부를 갖는 칩 온 필름 패키지
US20160313838A1 (en) * 2015-04-21 2016-10-27 Lg Display Co., Ltd. Touch Screen Integrated Display Device
KR102611214B1 (ko) 2016-08-30 2023-12-07 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0357233A (ja) 1989-07-26 1991-03-12 Mitsubishi Electric Corp 半導体装置の製造方法
JPH04144142A (ja) * 1990-10-04 1992-05-18 Toshiba Corp 半導体装置
KR970001891B1 (ko) * 1991-02-08 1997-02-18 가부시키가이샤 도시바 반도체장치와 반도체장치의 제조방법
JP3019497B2 (ja) * 1991-07-31 2000-03-13 関西日本電気株式会社 半導体装置とその製造方法
JP3501316B2 (ja) * 1995-06-16 2004-03-02 株式会社ルネサステクノロジ 半導体装置及びその製造方法
KR100240818B1 (ko) * 1996-08-01 2000-01-15 나시모토 류조 테이프캐리어패키지를 구비한 액정표시장치
JP3695893B2 (ja) * 1996-12-03 2005-09-14 沖電気工業株式会社 半導体装置とその製造方法および実装方法
JPH10173003A (ja) * 1996-12-13 1998-06-26 Sharp Corp 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法
US6208521B1 (en) * 1997-05-19 2001-03-27 Nitto Denko Corporation Film carrier and laminate type mounting structure using same
US6057174A (en) * 1998-01-07 2000-05-02 Seiko Epson Corporation Semiconductor device, method of fabricating the same, and electronic apparatus

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8450753B2 (en) 2008-09-29 2013-05-28 Sharp Kabushiki Kaisha Board module and method of manufacturing same
CN102113423B (zh) * 2008-09-29 2013-07-03 夏普株式会社 基板模块及其制造方法
CN101794537A (zh) * 2009-01-30 2010-08-04 恩益禧电子股份有限公司 显示驱动半导体装置
CN111341737A (zh) * 2020-04-14 2020-06-26 武汉华星光电技术有限公司 一种封装结构和显示装置
CN112867245A (zh) * 2021-03-11 2021-05-28 京东方科技集团股份有限公司 柔性电路板、显示装置及制备方法
CN112867245B (zh) * 2021-03-11 2022-07-26 京东方科技集团股份有限公司 柔性电路板、显示装置及制备方法

Also Published As

Publication number Publication date
CN1184683C (zh) 2005-01-12
US6441474B2 (en) 2002-08-27
JP2001291739A (ja) 2001-10-19
TW515013B (en) 2002-12-21
KR20010090758A (ko) 2001-10-19
KR100442728B1 (ko) 2004-08-02
JP3798220B2 (ja) 2006-07-19
US20010050431A1 (en) 2001-12-13

Similar Documents

Publication Publication Date Title
CN1184683C (zh) 半导体器件和采用半导体器件的液晶模块
US7599193B2 (en) Tape circuit substrate with reduced size of base film
KR100652519B1 (ko) 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지
EP1895585A2 (en) Chip film package and display panel assembly having the same
TWI321242B (en) Semiconductor device, flexible substrate, tape carrier, and liquid crystal panel module including the semiconductor device
EP0680082A1 (en) Structure and method for mounting semiconductor device and liquid crystal display device
US6556268B1 (en) Method for forming compact LCD packages and devices formed in which first bonding PCB to LCD panel and second bonding driver chip to PCB
US7193157B2 (en) Flexible circuit board mounted with semiconductor chip and method for mounting semiconductor chip
US7109575B2 (en) Low-cost flexible film package module and method of manufacturing the same
CN1945817A (zh) 半导体器件及其制造方法
KR960015019A (ko) 표시영역외주의 프레임면적의 축소화에 적합한 액정표시장치
JP2008129397A (ja) 表示装置および平面型表示装置
JP2004071670A (ja) Ｉｃパッケージ、接続構造、および電子機器
CN1174489C (zh) 布线基板、其制造方法、显示装置和电子装置
CN1505455A (zh) 导电配线的连接构造
CN1607663A (zh) 带式电路衬底及使用该衬底的半导体芯片封装
CN1683959A (zh) 显示设备的显示像素区外的外围边框上的空间节省
CN101055862A (zh) 布线基板及其制造方法和使用该布线基板的半导体器件
KR100644028B1 (ko) 반도체 칩 및 반도체 칩 패키지
CN1133206C (zh) 集成电路芯片、集成电路结构体、液晶装置和电子装置
CN1229854C (zh) 半导体器件的安装方法及结构、电光装置及其制造方法
CN1284236C (zh) 内插装置
CN1521841A (zh) 半导体器件
JP2003222898A (ja) 液晶表示装置
JP4067502B2 (ja) 半導体装置、半導体装置の実装構造およびそれを備える電子機器ならびに表示装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200930

Address after: 1437, Hangdu building, 1006 Huafu Road, Huahang community, Huaqiang North Street, Futian District, Shenzhen City, Guangdong Province

Patentee after: Shenzhen Tongrui Microelectronics Technology Co., Ltd

Address before: Osaka, Japan

Patentee before: Sharp Corp.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20050112