CN1316772A - 基于事件的测试系统的延迟时间插入 - Google Patents

基于事件的测试系统的延迟时间插入 Download PDF

Info

Publication number
CN1316772A
CN1316772A CN01109722A CN01109722A CN1316772A CN 1316772 A CN1316772 A CN 1316772A CN 01109722 A CN01109722 A CN 01109722A CN 01109722 A CN01109722 A CN 01109722A CN 1316772 A CN1316772 A CN 1316772A
Authority
CN
China
Prior art keywords
data
event
delay
time
timing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01109722A
Other languages
English (en)
Other versions
CN1320621C (zh
Inventor
格伦·A·戈梅斯
安东尼·勒
詹姆斯·艾伦·特恩奎斯特
罗基特·拉尤斯曼
菅森茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of CN1316772A publication Critical patent/CN1316772A/zh
Application granted granted Critical
Publication of CN1320621C publication Critical patent/CN1320621C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919—Storing and outputting test patterns
    • G01R31/31921—Storing and outputting test patterns using compression techniques, e.g. patterns sequencer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

在基于事件的测试系统中通过产生不同定时的事件对被测电子器件进行测试的装置和方法，该装置包括一个用于储存每个事件的定时数据和事件类型数据的事件存储器，其中，当前事件的定时数据是用延迟时间来表示的，在特定事件的定时数据中插入一个延迟时间，当前事件的总延迟时间比由事件存储器中的特定数目的数据位可以表示的要长；附加延迟时间是通过重复恰好在特定事件之前的事件的定时数据和事件类型数据而插入的，或者是通过在事件存储器中加入NOP事件而插入的。

Description

基于事件的测试系统的延迟时间插入
本发明涉及一种用于测试半导体器件的基于事件的半导体测试系统，更具体地说，涉及一种基于事件数据而生成测试图形和选通信号的方法和装置，在这种方法和装置中，一个延迟时间可以容易地被插入到一个特殊事件的事件数据中，而不影响其它事件。
在由一个半导体测试系统(如一个IC测试仪)测试半导体器件(如IC和LSI)时，由IC(集成电路)测试仪在预定测试时间点，在其适当的插针上向一个被测半导体IC器件提供测试信号或测试图形。IC测试仪响应测试信号，从被测IC器件接收输出信号。以预定的定时，输出信号通过选通信号被选通或者采样，并且与预期数据比较，以确定IC器件功能是否完好。
传统地，相对于半导体测试系统的一个测试率或者测试周期，来确定测试信号和选通信号的定时。这样的一个测试系统有时被称为基于周期的测试系统。另一种测试系统被称为基于事件的测试系统，其中，对于每一个插针，预期的测试信号和选通信号由来自事件存储器的事件数据直接产生。本发明就涉及这样一种基于事件的半导体测试系统。
在一个基于事件的测试系统中，使用了事件的概念，就是用于测试被测半导体器件的信号的逻辑状态的任何改变。例如，这样的改变是测试信号的上升和下降边缘，或者是选通信号的定时边缘。事件的定时是相对于从基准时间点开始的一个时间长度来定义的。典型地，这样的一个基准时间点是先前事件的定时。也可以这样说，这样的一个基准时间点是一个通用于全部事件的起始时间。
在一个基于事件的测试系统中，因为定时存储器(事件存储器)中的定时数据不需要在每个测试周期中都包括关于波形、向量、延迟等等的复杂信息，所以定时数据的描述可以极大地简化。正如上面所提到的，在基于事件的测试系统中，典型地，储存在事件存储器中用于每一个事件的定时(事件)数据，是由在当前事件和最后一个事件之间的时差来表示的。
因为这样在邻近事件(增量时间)之间的时差是很小的，不同于从固定出发点(绝对时间)的时差，存储器中数据的大小也可以是小的，从而减少存储量。
为了产生高分辨率的定时，在事件之间的时间长度(延迟值)是由一个基准时钟周期的整数倍数和该基准时钟周期的一个分数(分数或者事件游标(event vernier))的组合来定义的。在事件计数和事件游标之间的定时关系如图3A-3E的定时图所示。在该实例中，图3A的基准时钟(主时钟或者系统时钟)具有一个时钟周期(以下也称之为“时段”或者“时间间隔”)T。事件0，事件1和事件2如图3C所示，有定时关系。
为了参考事件0描述事件1，事件存储器中定义了一个在两个事件之间的时差(延迟)ΔV1。事件2的定时由一个离开事件1的时差(延迟)ΔV2来定义。类似的，图3E中事件3的定时是由一个离开事件2的时差(延迟)ΔV3来定义的。在事件测试系统中，事件存储器中的定时数据被读出，并且合计到(summed up to)全部的先前事件上，以产生当前事件的一个最终的定时。
因此，在图3C的例子中，为了产生事件1，图3B的定时关系被使用了，其中，N1T表示事件计数，它是基准时钟周期T的N1倍，Δ1T表示事件游标，它是基准时钟周期T的一部分。类似地，在图3E中参照事件0产生事件3，全部先前事件的定时数据被合计起来，以产生一个总的时差，用N3T+Δ3T来表示，其中，N3T是事件计数，它是基准时钟周期T的N3倍，Δ3T表示事件游标，它是基准时钟周期T的一部分。
在实际器件测试中，对于被测器件的一个特定插针的测试信号，可能在一个较长的时间段中，比如几百毫秒，不会变化，而大多数其它插针的测试信号却以较高的速率，比如几十或者几百毫微秒，进行变化。这意味着在两个邻近事件之间的时间长度是在一个很宽的范围中，需要大量的数据位来描述最大可能的时间长度。因为半导体测试系统是一个有几百个测试通道(插针)的大系统，每一测试通道包括一个事件存储器，使事件存储器的容量最小化，以减少测试系统的总费用是所期盼的。
因此，本发明的一个目的是提供一种基于事件的半导体测试系统和事件产生方法，其中，在特定事件的定时数据中插入一个延迟时间，以扩大在两个事件之间的时差，而不影响测试系统的操作。
本发明的另一个目的是提供一种基于事件的半导体测试系统和产生一系列各种定时事件的事件产生方法，其中，事件存储器使用相对小的数据位来存储定时数据，以表示事件之间的长短时差。
本发明又一个目的是提供一种基于事件的半导体测试系统和事件产生方法，基于增量时间(时差)，通过存储和修改一个小存储容量的事件存储器中的定时数据，从先前的事件产生另一个事件。
本发明是一种基于事件的测试系统，该测试系统产生各种定时事件，用于提供一个测试信号给被测电子器件(DUT)，并且以选通信号的定时对DUT输出进行评估，由此对DUT进行测试。通过改变事件存储器中的定时数据，可以自由地改变事件的定时。这样，事件存储器的容量比较小，并且用于存储两个事件之间大时差的定时数据的字长较短。
在本发明中，用于生成基于事件数据的测试图形和选通信号的装置，包含一个用于存储每一个事件定时数据和事件类型数据的事件存储器，其中，当前事件的定时数据由一个延迟时间来表示，该延迟时间是从上一个事件开始的，使用特定数目的数据位；还包含一个插入装置，用于在特定事件的定时数据中插入一个延迟时间，以这样的一种方式建立当前事件的总延迟时间，即，该延迟时间比由事件存储器中特定数目的数据位所能表示的时间要长，其中，插入延迟时间的装置包括重复装置，用于重复恰好在特定事件之前的事件的定时数据和事件类型数据。
按照本发明的另一个方面，用于插入延迟时间的装置包括插入装置，用于插入NOP(NO-Operation)事件，NOP事件表示将被加给特定事件的附加延迟时间，以及作为事件类型数据的NOP(NO-操作)，由此，在测试系统没有执行任何操作的情况下，插入附加的延迟时间。本发明也包含一种方法，该方法是在定时数据中插入延迟时间来产生事件序列。
在上面提到的本发明的第一和第二方面，事件存储器中的定时数据包含延迟计数数据和延迟游标数据，延迟计数数据是由基准时钟周期的整数倍数(整数部分数据)形成的，而延迟游标数据是由基准时钟周期的分数部分(分数部分数据)形成的。更进一步地，在本发明第一和第二方面，这样的延迟时间的插入被重复多次，以达到当前事件的想要的总延迟时间。
本发明另一方面是一种插入延迟时间的方法，在用于测试半导体器件的事件定时数据中插入延迟时间。该方法包含以下步骤：把每个事件的定时数据和事件类型数据存储到事件存储器中，其中，当前事件的定时数据由延迟时间来表示，延迟时间恰好是从上一个事件开始的，使用特定数目的数据位；并且以这样的一种方式在特定事件的定时数据中插入一个延迟时间，以建立当前事件的总延迟时间，该时间比由事件存储器中特定数目的数据位能表示的时间要长。延迟时间插入步骤是通过以下步骤进行的，即，重复恰好在特定事件之前的事件的定时数据和事件类型数据，或插入一个NOP(NO-操作)事件，NOP事件表示要被添加给特定事件的附加延迟时间，以及作为事件类型数据的NOP(NO-操作)，由此在测试系统没有执行任何操作的情况下，插入了附加的延迟时间。
依据本发明，基于事件的半导体测试系统能够基于储存在事件存储器中的事件数据，产生各种定时的事件，从而对半导体器件进行评估。每一个事件的定时是由从最后一个事件时间长度的差异(增量时间)来定义的。以延迟时间插入后总的增量时间大于事件存储器最大的字长的方式，插入一个延迟时间，由此事件之间的增量时间可以容易地扩大。在一方面，本发明的事件测试系统中插入延迟时间的操作，是通过不断重复恰好在当前事件前面的事件而进行的，直到达到想要的时间长度。在另一方面，事件测试系统中的延迟时间插入操作，是通过不断调用一个当前事件的NOP(NO-操作)而进行的，直到达到想要时间长度。
图1是示意性方框图，表示本发明的基于事件的测试系统的基本结构。
图2是方框图，表示与图1的插针电子装置(pin electronics)有关的详细结构，其中涉及驱动事件(测试信号)以及来自来事件发生器的取样事件(选通信号)。
图3是定时图，表示各驱动事件和取样事件的事件之间的相对于基准时钟的定时关系，用于表示基于事件测试操作的基本概念。
图4是定时图，表示基于两个邻近事件之间的时差(增量时间)的，各种事件之间的定时关系。
图5是一个图表，表示在基于事件的测试系统中的事件存储器中存储的数据的一个例子，这些存储的数据对应于图4所示的一系列延迟，不包含延迟时间插入。
图6是定时图，表示基于储存在图5的事件存储器中的不包括延迟时间插入的定时数据，而生成的一系列事件的波形。
图7是定时图，表示在附加的事件被插入事件序列而在事件之间获得一个足够长的延迟的情况下，一个定时关系的例子。
图8是一个图表，表示按照本发明的第一方面，在基于事件的测试系统中的事件存储器中存储的数据的例子，其中在事件存储器中的定时数据中插入了一个延迟。
图9是定时图，表示按照本发明的第一方面，基于储存在图8的事件存储器中的定时数据，而生成的一系列事件的波形。
图10是一个图表，表示按照本发明的第二方面，在基于事件的测试系统中的事件存储器中存储的数据的例子，其中在事件存储器中的定时数据中插入了一个延迟。
图11是定时图，表示按照本发明的第二方面，基于储存在图9的事件存储器中的定时数据，而生成的一系列事件的波形。
图1是示意性方框图，表示本发明的基于事件的测试系统的基本结构的例子。基于事件的测试系统包括一个主机12和一个总线接口13，它们都连接到系统总线14，还有内部总线15、地址控制逻辑电路18、故障存储器17，事件存储器包括事件计数存储器20和事件游标存储器21、事件求和与比例逻辑电路22、事件发生器24、和插针电子装置26。基于事件的测试系统是用来对被测半导体器件28进行评估的，它是一个典型的存储器IC，比如随机存取存储器(RAM)和闪烁存储器，或者是逻辑IC，比如微处理器和信号处理机，被测半导体器件28是和插针电子装置26相连的。
主机12的一个实例是具有UNIX操作系统的工作站。主机12的功能是作为一个用户接口，使用户可以发出测试开始和停止操作的指令，可以装载测试程序和其它测试条件，或者可以进行试验结果分析。主机12通过系统总线14和总线接口13，与硬件测试系统相连。虽然未示出，但是主机12是可以连接到通信网络，向其它测试系统或者计算机网络发送测试信息，或者从其它测试系统或者计算机网络上接收测试信息。
内部总线15是硬件测试系统内部的一个总线，通常连接到大多数功能块上，比如地址控制逻辑电路18、故障存储器17、事件求和与比例逻辑电路22、事件发生器24。地址控制逻辑电路18的实例是一台测试器处理器，它是专用于硬件测试系统的，并且用户不可以访问。地址控制逻辑电路18根据主机12的测试程序和条件，对测试系统中的其它功能块下达指令。故障存储器17把试验结果，比如DUT 28的故障信息，储存到地址控制逻辑电路18定义的地址。储存在故障存储器17中的信息，是用于被测器件的故障分析阶段的。
地址控制逻辑电路18提供地址数据给图1所示的事件计数存储器20和事件游标存储器21。在实际的测试系统中，将提供多个集合(set)的事件计数存储器和事件游标存储器，每个集合可能对应测试系统的一个测试插针。事件计数和游标存储器为每个测试信号和选通信号的事件储存定时数据。事件计数存储器20储存的定时数据是整数倍基准时钟(整数部分)，事件游标存储器21储存的定时数据是一部分基准时钟(分数)。在本发明的内容中，用于每个事件的定时数据是用距先前事件的时差(延迟时间或者增量时间)来表示的。
事件求和与比例逻辑电路22根据事件计数存储器20和事件游标存储器21的定时数据，产生表示每个事件总定时的数据。基本上，这样的总定时数据是通过对整数倍数据和小数部分数据求和产生的。在对定时数据求和的过程中，定时计数和偏差逻辑电路22中，也对小数部分数据(与整数数据的偏差)的运算进行进位。更进一步地，在产生总定时的过程中，定时数据可以乘以一个比例因数，从而相应地修改总定时。
事件发生器24根据事件求和与比例逻辑电路22的总定时数据，产生事件。因此产生的事件(测试信号和选通信号)，通过插针电子装置26，被提供给DUT 28。基本上，插针电子装置26由大量的零部件组成，每个零部件包括驱动器和比较器，并建立相对于DUT 28的输入和输出关系。
图2是一个方框图，表示带有驱动器35和模拟比较器36的插针电子装置26的更详细的配置。事件发生器24产生驱动事件，它作为一个测试信号通过驱动器35被提供给DUT 28的一个输入引脚。事件发生器24更进一步产生一个取样事件，它作为一个用于对DUT 28的输出信号进行取样的选通信号，被提供给模拟比较器36。模式比较器38将模拟比较器36的输出信号与事件发生器24的预期数据进行比较。如果两者之间不匹配的话，就给图1中的故障存储器17发送一个故障信号。
驱动事件的波形(测试图形)、从DUT输出的信号、取样事件(选通信号)的例子分别表示在图3C、3D和3E中。当通过驱动器35把图3C的驱动事件提供给DUT 28时，作为响应，DUT 28产生图3D所示的输出信号，该信号由图3E的取样事件决定的定时来进行选通。如图3C所示，驱动事件确定测试图形上升和下降边缘的定时。对比而言，如图3E所示，取样事件确定选通点的定时，即当单一事件作为取样事件时，选通信号仅仅可以由单一事件产生。这是因为选通信号具有非常窄的脉冲宽度，因此，实际上不可能通过定义它的两个上升和下降边缘来产生选通信号。
图4是根据两个相邻事件之间时间差异(增量时间)，表示不同事件之间定时关系的定时图。正如上面参照图3A-3E所提到的，事件之间的时间长度(延迟数值)是通过基准时钟周期的整数倍数(整数部分或者延迟计数)，和基准时钟周期的分数部分(分数部分或者延迟游标)的组合来定义的。
在图4的例子中，事件0-7是参照具有一个时间间隔T=1的基准时钟来表示的。例如，事件0的增量(延迟)时间ΔV0可以是0.75(延迟计数“0”，延迟游标“0.75”)，事件1的增量时间ΔV1可以是1.50(延迟计数“1”，延迟游标“0.50”)。在这种情形下，事件1的总延迟是2.25，测试系统中的逻辑电路计数两个事件时钟“2.0”，并且计算延迟游标之和“0.25”作为余下的分数延迟。
图5是一个图表，表示储存在基于事件的测试系统中的事件存储器中数据的例子，其中，这些数据对应于图4所示的一系列延迟。延迟时间ΔVn(ΔV0、ΔV1、ΔV2…)是由图5所示的延迟计数Cn(C1、C2、C3、…)和延迟游标Vn(V1、V2、V3、…)的组合来表示的。图6是定时图，表示事件的一系列波形的实例，这些事件是根据图5的事件存储器存储的定时数据产生的。图5和图6的实例不包括延迟时间插入。
因为延迟游标总是没有基准时钟周期T长，所以，几个位(bits)的字长就足够完全描述这个事件的任意分数延迟。然而，事件计数数据(延迟计数)不得不支持一个宽范围的整数数值，比如从1到134,217,728的基准时钟周期。这是因为实际测试操作中两个事件间的时间长度可以小到几十毫微秒，大到几百毫秒。这样大量的时钟周期要求总数为27的数据位，用于每个事件存储器中的延迟计数数据。
在实际器件测试中，使用这样大量的时钟周期是罕见的，在大多数场合，较小数量的时钟周期基本上足够了。因此，把很小位长(如九位)，用于事件存储器中的延迟计数数据，是非常理想的。因此，本发明用来提供一种方法，即在事件中插入一个延迟时间，以使用相对少的数据位获得包括大量时钟周期的延迟数据。换言之，本发明是为了实现产生一个事件的方法，这个事件和先前事件的时间差比事件存储器中特定数目的数据位能够描述的时间差要长很多。
假设在图4和图5中，用于产生事件2的延迟数值ΔV2不具有足够长的延迟，不得不在现有延迟数据中插入一个附加延迟时间，以达到预定的延迟时间。图7的定时图示出了这样一种情况：一个附加事件被插入事件序列，以在事件1和事件2之间产生一个足够长的延迟。在图7的例子中，事件2被分为两个事件，即具有一个延迟时间ΔV2a的事件2a和具有一个延迟时间ΔV2b的事件2b。换言之，具有最大延迟时间的事件2a被插入事件2。
按照本发明的第一方面，这种延迟插入的操作是通过重复一个先前事件，即事件1，来执行的。图8示出了储存在事件存储器中的数据的例子，具有最大延迟计数数据和零游标数据的事件2a被插在其中。事件2a的事件类型与图8中最右边的那一列表示的事件1相同。图8的事件数据将被转化为图9的波形。事件2是由具有延迟时间ΔV2a(最大延迟计数和0延迟游标)的事件2a和具有延迟时间ΔV2b(延迟计数C2和延迟游标V2)的事件2b组合产生的。虽然上面例子中事件2a的延迟计数是最大的，但是延迟计数数据可以根据要被插入的延迟时间进行变化，因此可以比最大值小。或者，当想要的时间长度需要增加两个以上的最大延迟计数时，具有最大的延迟计数的事件1将被重复好几次。
本发明的第一方面的解决方案，在用于产生图3C所示的测试图形的一系列驱动事件中是很有效的。然而，这种解决方案在产生取样事件(选通信号)中，出现了一个问题。正如前面简要描述的，选通信号是一个非常窄的脉冲，是由单一边缘或者单一事件定义的，比如由设定(上升)边缘和复位(下降)边缘定义，而不是由两个边缘定义的。因此，在事件1是一个取样事件(选通)的情况下，在图9的例子中，将在事件的中点产生一个选通信号，比如事件2a的定时。这样的一个选通信号被提供给图2所示的模拟比较器，以便对DUT的输出信号进行取样。取样后的输出与预期数据进行逻辑对比，结果可能是一个没有预期取样的故障，尽管在DUT的操作中没有故障。
因此，本发明的第二方面相对于上面介绍的第一方面来说，是另一种解决方案，其中一个称为NOP(NO-操作)的新的事件被插入事件存储器。图10示出了按照本发明第二个方面，存储在事件存储器中的数据。在事件2之后，一个标明为事件2a的NOP事件被插入事件数据。事件2a具有延迟时间ΔV2a(最大延迟计数和0延迟游标)。在图10的最右端的那一列中，新事件的事件类型标明为NOP。图10的事件数据将被转换为图11的波形。
当NOP事件被唤醒时，测试系统除了产生一个标明的延迟时间外，什么也不做。因此，对于驱动事件，NOP插入不会改变测试插针的状态。对于取样事件序列，NOP插入将产生无取样事件，相应地，没有不正确的测试结果。虽然上面例子中事件2a的延迟计数是最大的，但是延迟计数数据可以根据要被插入的延迟时间进行变化，因此可以比最大值小。更进一步地，当需要的时间长度要求两个NOP事件以上时，多个具有最大延迟计数的NOP事件可能被插入。
根据本发明，基于事件的半导体测试系统，根据存储在事件存储器中的事件数据，能够产生不同定时的事件，来评估这个半导体器件。每一事件的定时是由距最后一个事件开始的时间长度(增量时间)来定义的。事件之间的增量时间通过在其中插入一个延迟时间可以容易地扩大，在某种意义上，延迟时间插入之后的总增量时间，大于事件存储器的最大字长。在一个方面，本发明的事件测试系统中的延迟时间插入操作，是通过重复一个恰好在当前事件前的事件而进行的，直到达到想要的时间长度。在另外一个方面，事件测试系统中的延迟时间插入操作，是通过不断调用当前事件的NOP(NO-操作)而进行的，直到达到想要的时间长度。
虽然在此只明确地说明和描述了一个最佳实施例，但应理解，按照上述教导，在后面所附的权利要求的范围内，可以对本发明做出许多修改和改进，而不会背离本发明的精神和范围。

Claims (8)

1．一种在半导体测试系统中基于事件数据来产生测试图形和选通信号的装置，包括：
一个用于存储每个事件的定时数据和事件类型数据的事件存储器，其中，当前事件的定时数据是用延迟时间来表示的，该延迟时间是从前一个事件开始的，使用特定数目的数据位；以及
插入装置，用于在特定事件的定时数据中插入延迟时间，以这样一种方式建立当前事件的总延迟时间，即，总延迟时间比由事件存储器中的特定数目的数据位可以表示的要长；
其中用于插入延迟时间的插入装置，包括重复装置，用于重复恰好在特定事件前的事件的定时数据和事件类型数据。
2．根据权利要求1所述的用于产生测试图形和选通信号的装置，其中，事件存储器中的定时数据包含由基准时钟周期的整数倍数(整数部分数据)形成的延迟计数数据，和由基准时钟周期的分数(分数部分数据)形成的延迟游标数据。
3．根据权利要求1所述的用于产生测试图形和选通信号的装置，其中，恰好在特定事件前的事件的定时数据和事件类型数据被重复很多次，以获得当前事件的总延迟时间。
4．一种用于在半导体测试系统中基于事件的数据来产生测试图形和选通信号的装置，包括：
一个用于存储每个事件的定时数据和事件类型数据的事件存储器，其中当前事件的定时数据是用延迟时间来表示的，该延迟时间是从前一个事件开始的，使用特定数目的数据位；以及
插入装置，用于在特定事件的定时数据中插入延迟时间，以这样一种方式形成当前事件的总延迟时间，即，总延迟时间比由事件存储器中的特定数目的数据位可以表示的要长；
其中，用于插入延迟时间的插入装置包括NOP(NO-操作)事件插入装置，NOP事件表示要被添加给特定事件的附加延迟时间，以及作为事件类型数据的NOP(NO-操作)，由此在测试系统没有执行任何操作的情况下，插入了附加的延迟时间。
5．根据权利要求4所述的用于产生测试图形和选通信号的装置，其中事件存储器中的定时数据包含由基准时钟周期的整数倍数(整数部分数据)形成的延迟计数数据，和由基准时钟周期的分数(分数部分数据)形成的延迟游标数据。
6．根据权利要求4所述的用于产生测试图形和选通信号的装置，其中，NOP事件的插入被重复很多次，以达到当前事件的预定总延迟时间。
7．一种在用于测试半导体器件的事件的定时数据中插入延迟时间的方法，包括以下步骤：在事件存储器中存储每个事件的定时数据和事件类型数据，其中，当前事件的定时数据是用延迟时间来表示的，该延迟时间是从前一个事件开始的，使用特定数目的数据位；以及
在特定事件的定时数据中插入一个延迟时间，以这样一种方式形成当前事件的总延迟时间，即，总延迟时间比由事件存储器中的特定数目的数据位可以表示的要长；
其中，延迟时间插入步骤是通过以下步骤进行的，即，重复恰好在特定事件之前的事件的定时数据和事件类型数据，或插入一个NOP(NO-操作)事件，NOP事件表示要被添加给特定事件的附加延迟时间，以及作为事件类型数据的NOP(NO-操作)，由此在测试系统没有执行任何操作的情况下，插入了附加的延迟时间。
8．根据权利要求7所述的在定时数据中插入延迟时间的方法，其中事件存储器中的定时数据包含延迟计数数据和延迟游标数据，延迟计数数据是由基准时钟周期的整数倍数(整数部分数据)形成的，而延迟游标数据是由基准时钟周期的分数部分(分数部分数据)形成的。
CNB011097221A 2000-03-24 2001-03-23 基于事件的测试系统的延迟时间插入 Expired - Fee Related CN1320621C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/535,031 US6668331B1 (en) 2000-03-24 2000-03-24 Apparatus and method for successively generating an event to establish a total delay time that is greater than can be expressed by specified data bits in an event memory
US09/535,031 2000-03-24

Publications (2)

Publication Number Publication Date
CN1316772A true CN1316772A (zh) 2001-10-10
CN1320621C CN1320621C (zh) 2007-06-06

Family

ID=24132572

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011097221A Expired - Fee Related CN1320621C (zh) 2000-03-24 2001-03-23 基于事件的测试系统的延迟时间插入

Country Status (6)

Country Link
US (1) US6668331B1 (zh)
JP (1) JP4330284B2 (zh)
KR (1) KR100463969B1 (zh)
CN (1) CN1320621C (zh)
DE (1) DE10111030A1 (zh)
TW (1) TW514743B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105092992A (zh) * 2014-04-15 2015-11-25 爱德万测试公司 用于在ate上进行向量控制的测试的方法和设备
CN110546614A (zh) * 2017-05-05 2019-12-06 微芯片技术股份有限公司 在串行通信链路上以均匀延迟传输事件的设备和方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7089517B2 (en) * 2000-09-29 2006-08-08 Advantest Corp. Method for design validation of complex IC
DE10196575B4 (de) * 2001-12-04 2007-07-05 Advantest Corp. Scan-Vektor-Unterstützung für ein ereignisgestütztes Prüfsystem
EP1454449A4 (en) * 2001-12-13 2006-10-25 Sony Computer Entertainment Inc PROCESS AND DEVICES FOR SAFE DISTRIBUTION OF PROGRAM CONTENT
WO2003055132A1 (en) * 2001-12-21 2003-07-03 Sony Computer Entertainment Inc. Methods and apparatus for secure distribution of program content
TWI284743B (en) * 2002-07-13 2007-08-01 Advantest Corp Event pipeline and summing method and apparatus for event based test system
JP4578366B2 (ja) * 2004-09-20 2010-11-10 株式会社ソニー・コンピュータエンタテインメント ソフトウエアアプリケーションを配布する方法および装置
WO2006033423A1 (en) * 2004-09-20 2006-03-30 Sony Computer Entertainment Inc. Methods and apparatus for emulating software applications
US8310885B2 (en) 2010-04-28 2012-11-13 International Business Machines Corporation Measuring SDRAM control signal timing
KR101323372B1 (ko) * 2011-09-20 2013-10-30 연세대학교 산학협력단 신호 발생 장치 및 이를 이용한 자동 테스트 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0239917A3 (en) * 1986-03-29 1989-03-29 Yamaha Corporation Automatic sound player system having acoustic and electronic sound sources
US5208598A (en) * 1990-10-31 1993-05-04 Tektronix, Inc. Digital pulse generator using leading and trailing edge placement
US5535223A (en) * 1993-05-28 1996-07-09 Sun Microsystems, Inc. Method and apparatus for the verification and testing of electrical circuits
US5546037A (en) * 1993-11-15 1996-08-13 Cirrus Logic, Inc. NAPNOP circuit for conserving power in computer systems
TW345636B (en) * 1996-04-23 1998-11-21 Toshiba Co Ltd Time information synchronous delay control circuit
JP3378440B2 (ja) * 1996-07-22 2003-02-17 株式会社東芝 演算装置及びその遅延時間制御方法
US5958044A (en) * 1997-01-24 1999-09-28 Texas Instruments Incorporated Multicycle NOP
US6711648B1 (en) * 1997-03-28 2004-03-23 Siemens Aktiengesellschaft Kabushiki Kaisha Toshiba Methods and apparatus for increasing data bandwidth in a dynamic memory device by generating a delayed address transition detection signal in response to a column address strobe signal
JPH11183570A (ja) * 1997-12-18 1999-07-09 Nec Corp 半導体装置及び該半導体装置のテスト方法
JP3463571B2 (ja) * 1998-08-31 2003-11-05 横河電機株式会社 データ発生装置
US6351822B1 (en) * 1999-03-05 2002-02-26 Seagate Technology Llc Method and apparatus for remapping read only memory locations

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105092992A (zh) * 2014-04-15 2015-11-25 爱德万测试公司 用于在ate上进行向量控制的测试的方法和设备
CN105092992B (zh) * 2014-04-15 2020-01-07 爱德万测试公司 用于在ate上进行向量控制的测试的方法和设备
CN110546614A (zh) * 2017-05-05 2019-12-06 微芯片技术股份有限公司 在串行通信链路上以均匀延迟传输事件的设备和方法
CN110546614B (zh) * 2017-05-05 2023-09-26 微芯片技术股份有限公司 在串行通信链路上以均匀延迟传输事件的设备和方法

Also Published As

Publication number Publication date
JP2001324549A (ja) 2001-11-22
CN1320621C (zh) 2007-06-06
DE10111030A1 (de) 2001-11-29
TW514743B (en) 2002-12-21
US6668331B1 (en) 2003-12-23
KR100463969B1 (ko) 2004-12-31
JP4330284B2 (ja) 2009-09-16
KR20010090537A (ko) 2001-10-18

Similar Documents

Publication Publication Date Title
EP0474274B1 (en) Event sequencer for automatic test equipment
KR100506771B1 (ko) 이벤트 기반 반도체 테스트 시스템
US5768159A (en) Method of simulating AC timing characteristics of integrated circuits
CN1320621C (zh) 基于事件的测试系统的延迟时间插入
US6457148B1 (en) Apparatus for testing semiconductor device
US6360343B1 (en) Delta time event based test system
US8060847B2 (en) Clock model for formal verification of a digital circuit description
US6370493B1 (en) Simulation format creation system and method
CN1975449A (zh) 用于执行测试的方法和集成电路
US20020147576A1 (en) System for characterizing simulated circuit logic and behavior
KR20050121716A (ko) 집적회로들에서의 타이밍 관련 불량들을 디버깅하기 위한이벤트 기반 테스트 방법
KR100925740B1 (ko) 고속 이벤트 기반 검사 시스템용의 이벤트 처리 장치 및방법
KR20050065514A (ko) 이벤트 기반의 테스트 시스템을 위한 이벤트 파이프라인및 합산 방법 및 장치
US6237117B1 (en) Method for testing circuit design using exhaustive test vector sequence
US7973584B2 (en) Waveform generator
US20060206773A1 (en) Tester simulation system and tester simulation method using same
KR20030077941A (ko) 이벤트 기반 테스트 시스템을 위한 스캔 벡터 지원
US20030125916A1 (en) Simulation and synthesis of metastable flip flops
KR0154790B1 (ko) 시뮬레이션 벡터 검증 방법과 테스트 벡터로의 변환 방법
CN1231767C (zh) 用于基于事件的测试系统的扫描矢量支持
CN1376931A (zh) 基于事件的半导体测试系统
JP2009198288A (ja) 半導体集積回路の検証装置
JP2962238B2 (ja) 論理回路及びその試験方法
EP1031995A1 (en) Built-in self-test circuit for memory
CN117494626A (zh) 一种处理信号的方法和装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070606

Termination date: 20110323