CN110546614B - 在串行通信链路上以均匀延迟传输事件的设备和方法 - Google Patents

在串行通信链路上以均匀延迟传输事件的设备和方法 Download PDF

Info

Publication number
CN110546614B
CN110546614B CN201880026851.XA CN201880026851A CN110546614B CN 110546614 B CN110546614 B CN 110546614B CN 201880026851 A CN201880026851 A CN 201880026851A CN 110546614 B CN110546614 B CN 110546614B
Authority
CN
China
Prior art keywords
event
frame
delay
transmitter
receiver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880026851.XA
Other languages
English (en)
Other versions
CN110546614A (zh
Inventor
M·W·仑德
L·克拉克
O·M·瑞坦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of CN110546614A publication Critical patent/CN110546614A/zh
Application granted granted Critical
Publication of CN110546614B publication Critical patent/CN110546614B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/3625—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using a time dependent access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G06F3/04184—Synchronisation with the driving of the display or the backlighting unit to avoid interferences generated internally
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/542—Event management; Broadcasting; Multicasting; Notifications
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/12—Use of DVI or HDMI protocol in interfaces along the display data pipeline
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)

Abstract

本公开整体涉及串行通信链路，并且，更具体地，涉及在串行通信链路上传达的事件以及那些事件的定时，例如，以实现在多个事件传输间的均匀延时。

Description

在串行通信链路上以均匀延迟传输事件的设备和方法
相关专利申请的交叉引用
本专利申请根据35U.S.C.§119(e)要求2017年5月5日提交的美国临时专利申请序列号62/502,329的权益，该申请的公开内容据此全文以引用方式并入本文。
技术领域
本公开的实施方案整体涉及串行通信链路，并且更具体地，涉及在串行通信链路上传达的事件和那些事件的定时。
背景技术
在许多嵌入式控制系统和其他计算系统中，外围设备与主机之间或外围设备与外围设备之间的数据的移动可以是可存在于此类系统中的各种总线上的大量数据流量。此外，这种数据流量中的一些可以包括有关发生的事件和这些事件的定时的信息。
在常规的芯片间通信中，一种方法是在发信号通知事件的专用线路上传达这种事件信息以管理事件通信的定时。然而，附加线路通常会有附加成本。由于布局约束，添加线路的成本可能很高并甚至是过高。另一种方法是尽可能快地发送事件信息作为在串行通信链路上的下一个通信包。然而，这种方法可能丢失重要事件详情，例如，有关实际事件何时发生的定时详情。在这些和其他方法中可能存在其他不足和限制。
需要的是在串行通信链路上传达事件和事件定时详情以指示主装置与一个或多个从装置之间的事件的相对定时。
发明内容
本公开的一些实施方案整体涉及串行通信链路发射器。该串行通信链路发射器可以包括延时电路和传输电路。延时电路可以被配置为确定正在传输的进行中的帧的预限定的位(比特)位置与事件之间的事件延时。传输电路可以被配置为在进行中的帧之后发送事件帧，其中该传输电路被配置为在事件帧中包括与事件延时相对应的延时位和指示事件帧对应于的事件的事件标识符位。
本公开的一些实施方案整体涉及通过串行通信链路传输事件的方法。该方法可以包括：确定正在传输的进行中的帧的预限定的位位置与事件之间的事件延时；对与事件相对应的事件帧进行编码，其中事件帧包括：与事件延时相对应的延时位；以及指示事件帧与事件相对应的事件标识符位，以及在进行中的帧之后传输事件帧。
本公开的一些实施方案整体涉及串行通信链路接收器。该串行通信链路接收器可以包括接收电路和延时电路。接收电路可以被配置为接收事件帧。在一个实施方案中，事件帧包括指示在发射器处发生的事件相对于在从发射器接收的前一帧中的预限定的位位置之间的延时的延时位。延时电路可以被配置为对延时位进行解码；等待与延时位相对应的时钟周期数；以及在等待时钟周期数之后使接收器侧事件生效。
本公开的一些实施方案整体涉及通过串行通信链路接收事件的方法。该方法可以包括：接收事件帧；对来自事件帧的延时位进行解码，该延时位指示在发射器处发生的事件相对于在前一帧中的预限定的位位置之间的延时；等待与延时位相对应的时钟周期数；以及在等待之后使接收器侧事件生效。
本公开的一些实施方案整体涉及串行通信链路。该串行通信链路可以包括发射器和接收器，该发射器和接收器被配置为限定发射器侧事件与接收器侧事件之间的均匀延迟。发射器可以包括延时电路、控制电路和传输电路。延时电路可以被配置为接收发射器侧事件并将发射器侧事件延时了与帧时间相对应的延时时间。控制电路可以被配置为防止在发射器侧事件被延时时开始附加帧。传输电路可以被配置为在延时时间之后发送与发射器侧事件相对应的事件帧，其中该传输电路被配置为在事件帧中包括指示正在传输的帧是事件帧的事件标识符位。接收器可以包括：接收器电路，该接收器电路被配置为将正在传输的帧解码为事件帧；以及响应于解码而使接收器侧事件生效。
附图说明
通过以下详细描述和附图，本公开的实施方案的优点对于本领域的普通技术人员将是显而易见的：
图1A示出了根据本公开的实施方案的具有串行通信链路的发射器和接收器的框图。
图1B至图1E示出了根据本公开的实施方案的流程图，其示出了用于通过串行通信链路传输事件的过程。
图2A示出了根据本公开的实施方案的详细的时序图，其示出了通过串行通信链路以事件传输中包括的延时计数传输某些事件。
图2B、图2C和图2D以放大图示出了图2A的标记区段。
图3A示出了根据本公开的实施方案的详细的时序图，其示出了通过串行通信链路以事件传输的预确定的延时传输某些事件。
图3B和图3C以放大图示出了图3A的标记区段。
图3D示出了根据本公开的实施方案的详细的时序图，其示出了通过串行通信链路以事件传输的预确定的延时传输某些事件。
图3E和图3F以放大图示出了图3D的标记区段。
图4A至图4C示出了根据本公开的实施方案的帧级时序图，其示出了不同优先级事件定时和可能在串行通信链路上发生的一些错误。
图5示出了根据本公开的实施方案的作为用于在串行通信链路上为事件排优先级的示例的优先级逻辑的逻辑图。
图6A至图6C示出了根据本公开的实施方案的帧级时序图，其示出了在串行通信链路上排优先级事件的事件定时。
图7示出了根据本公开的实施方案的用于为事件排优先级的过程的流程图。
图8示出了根据本公开的实施方案的触摸面板系统的框图，该触摸面板系统包括系统控制器、触摸控制器和具有串行通信链路的显示面板。
具体实施方式
在以下详细描述中，参考了形成其一部分的附图，并且在附图中以举例的方式示出了可实践本公开的具体示例性实施方案。充分详细地描述了这些实施方案，以使本领域的普通技术人员能够实践本公开。然而，可利用其他实施方案，并且可在不脱离本公开的范围的情况下进行结构、材料和方法的变化。本文所呈现的图示并不旨在为任何特定方法、系统、设备或结构的实际视图，而仅仅是用于描述本公开的实施方案的理想化表示。本文所呈现的附图未必按比例绘制。为了读者的方便，各附图中的类似结构或部件可保持相同或相似的编号；然而，编号的相似性并不意味着该结构或部件在尺寸、组成、配置或任何其他特性方面必须是相同的。
容易理解的是，如本文整体描述的和附图中示出的实施方案的部件可以各种不同的构型来布置和设计。因此，对各种实施方案的以下描述并不旨在限制本公开的范围，而是仅代表各种实施方案。虽然实施方案的各个方面可在附图中给出，但是附图未必按比例绘制，除非特别指明。
此外，所示出和描述的特定实施方式仅为示例，并且不应理解为实施本公开的唯一方式，除非本文另外指明。元件、电路和功能可以框图形式示出，以便不以不必要的细节模糊本公开。相反，所示出和描述的特定实施方式仅为示例性的，并且不应理解为实施本公开的唯一方式，除非本文另外指明。另外，块定义和各个块之间逻辑的分区是特定实施方式的示例。对于本领域的普通技术人员将显而易见的是，本公开可通过许多其他分区解决方案来实践。在大多数情况下，已省略了关于定时考虑等的细节，其中此类细节不需要获得本公开的完全理解，并且在相关领域的普通技术人员的能力范围内。
本领域的普通技术人员将会理解，可使用多种不同技术和技法中的任何一者来表示信息和信号。例如，可在整个本说明书中参考的数据、指令、命令、信息、信号、比特、符号和芯片可由电压、电流、电磁波、磁场或粒子、光场或粒子或者它们的任何组合来表示。为了清晰地呈现和描述，一些附图可以将信号示出为单个信号。本领域的普通技术人员应当理解，信号可表示信号总线，其中总线可具有多种位宽度，并且本公开可在包括单个数据信号在内的任意数量的数据信号上实现。
结合本文所公开的实施方案描述的各种例示性逻辑块、模块和电路可使用通用处理器、专用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或者被设计成执行本文所述的功能的其他可编程逻辑设备、离散栅极或晶体管逻辑、离散硬件部件或它们的任何组合来实现或实施。通用处理器(在本文中也可称为主机处理器或仅称为主机)可以是微处理器，但在替代方案中，处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器也可实现为计算设备的组合，诸如DSP和微处理器的组合、多个微处理器、与DSP核结合的一个或多个微处理器或任何其他此类配置。在通用计算机被配置为执行与本公开的实施方案相关的计算指令(例如，软件代码)时，包括处理器的通用计算机被认为是专用计算机。
而且，应当指出的是，可根据被描绘为流程图、流程图示、结构图或框图的过程来描述实施方案。尽管流程图可将操作行为描述为顺序过程，但是许多这些行为可按另一顺序、并行或基本上同时执行。此外，可重新安排动作的顺序。过程可以对应于方法、线程、函数、程序、子例程、子程序等。此外，本文所公开的方法可以在硬件、软件或两者中实现。如果在软件中实现，这些函数可作为一个或多个指令或代码存储或传输到计算机可读介质上。计算机可读介质包括计算机存储介质和通信介质两者，该通信介质包括有利于将计算机程序从一个位置传递到另一个位置的任何介质。
应当理解，本文中使用名称诸如“第一”、“第二”等对元件的任何提及不限制这些元件的数量或顺序，除非明确说明这种限制。相反，这些名称可在本文中用作在两个或更多个元件或元件的实例之间进行区分的便利方法。因此，提及第一元件和第二元件并不意味着在那里只能采用两个元件，或者第一元件必须以某种方式在第二元件之前。此外，除非另外指明，一组元件可包括一个或多个元件。
为了使附图中的细节更清楚，一些附图中的某些标记区段可能在其他附图中以放大图示出。在一些情况下，区段标记可能遮住某个附图的部分，但是在放大图中将会是清楚的。在放大图中示出的所有内容都应视为对应附图的部分，即使一些细节可能在对应附图中被区段标记所遮住。另外，如果有的话，在本公开中对某个附图的任何讨论也适用于其放大图。
如本文所用，涉及给定参数、特性或条件的术语“基本上”是指并且包括在本领域的普通技术人员将会理解的给定参数、特性或条件满足小程度的方差的程度，诸如例如在可接受的制造公差内。以举例的方式，取决于基本上符合的具体参数、特性或条件，参数、特性或条件可至少满足90％、至少满足95％、或甚至至少满足99％。
如本文所用，“串行通信链路”是指将信息作为一组串行位传输的通信链路。链路的协议包括一组位作为信息有效载荷，其可以具有各种大小并可以包括其他位，诸如起始位、停止位、奇偶校验位和地址位。链路的物理层可以是有线总线，诸如RS-232、I2C和SMBus。链路的物理层还可以是无线信号，诸如红外数据协会(IrDA)信号。
如本文所用，术语“帧”定义在串行通信链路上传送的一组预确定的数量的位。作为一个示例，在串行通信链路诸如通用异步接收器/发射器(UART)、通用同步接收器/发射器(USRT)或通用同步/异步接收器/发射器(USART)中，帧可以被定义为10个位以包括起始位、8位数据有效载荷、奇偶校验位和停止位。这些串行通信协议中的一个的帧也可以是不同长度，诸如仅8位以包括起始位、7位数据有效载荷和停止位。作为另一个示例，I2C串行通信协议(或具有多个从设备的其他协议)可以包括更长的帧大小，以允许包括从地址以及数据有效载荷。
在整个本说明书中提及“一个实施方案”、“实施方案”或类似的语言意味着结合所指示的实施方案描述的特定特征、结构或特性包括在本公开的至少一个实施方案中。因此，整个本说明书中的短语“在一个实施方案中”、“在实施方案中”和类似的语言可以但不必全部是指同一实施方案。
本文所述的一些实施方案涉及用于在总线主装置处的事件的发生与在从装置处的事件的接收之间提供均匀延迟的技术。在一些实施方案中，事件在串行总线上进行传达，并且该事件的指示符到达耦接到串行总线的从装置。在一些实施方案中，均匀延迟可以是主装置与从装置之间已知的固定延时。在其他实施方案中，可以用所包括的定时信息来在主装置和从装置之间传达均匀延迟。本文所述的又其他实施方案还提供了在任何给定帧期间可能发生的多个事件的优先级。
在专用串行通信系统中，有时需要在常规数据通信包之间传输某些状况(例如，事件)的“侧边信息”(侧边信息的传输在本文中称为“事件传输”)。事件传输不应破坏主数据通信包，但是事件传输仍应唯一地标识事件的时间。作为一个示例，通信链路可以基于UART或其同步版本USRT，并且通信可以是U(S)ART帧。
此外，如果系统支持多个此类事件，那么根据本公开的一个实施方案，该系统将在两个或多个事件发生得太频繁(例如，在时间上相近)而无法在单独的帧中传输的情况下排优先级并仍提供正确定时信息。本公开描述了以如下方式为这些事件排优先级的系统、设备和方法：力求确保传输最高优先级事件，即使在较低优先级事件最先到来，但是在时间上太相近而不能在必须开始传输高优先级事件之前完成传输低优先级事件。
即使通信链路的主要目的可能是传送某种类型的数据，发射器也可能需要将在发射器处发生的某些事件告知接收器。非限制性系统示例是微控制器(MCU)，该微控制器控制在显示器上的多个复杂的显示驱动器，诸如液晶显示器(LCD)、有机发光二极管(OLED)显示器等。显示驱动器可能具有需要由MCU配置和控制的用于电容式触摸测量的复杂电路。如水平同步(HSYNC)和竖直同步(VSYNC)的定时信息(例如，事件)可能对于将触摸操作定时(例如，同步)到显示器的更新速率是必需的，例如，以补偿由显示驱动器引入的噪声。
尽管本公开的实施方案可以是指“事件”，例如“事件帧”、“事件插入逻辑”、“事件恢复逻辑”，但是术语“事件”不限于事件驱动的系统并旨在涵盖侧边信息，一般包括有关从发射器传送到接收器的常规数据的侧边信息。
图1A是根据本公开的实施方案的具有串行通信链路130的发射器120和接收器140的框图。在一个实施方案中，发射器120和接收器140可以是被配置为用于通过例如串行外围接口进行同步通信的主装置和从装置。发射器120可以包括处理器122、事件插入逻辑124和串行接口126。处理器122可以被配置为通过通信链路130向接收器140发送常规数据。事件插入逻辑124可以被配置为使用通信链路130将事件信息提供给接收器140。该事件信息可以有关在发射器120处创建的事件，或在另一个实施方案中，可以是提供给发射器120的有关在发射器120外部的事件的事件信息。作为非限制性示例，事件信息可以包括定时信息、事件类型信息、状态信息等。在各种实施方案中，事件插入逻辑124可以被配置为将事件插入在串行接口126处进行编码并在通信链路130上传输的串行通信流中。串行接口126和串行接口146可以被配置为将数据变换为帧以通过通信链路130传输，以及从传输的帧恢复数据。为了简化图1A，未示出有关同步通信的一些例行元件，诸如时钟(Ck)线路。
在接收器140侧，接收器140可以包括事件恢复逻辑142、处理器144和串行接口146。根据本公开中描述的各种实施方案，事件恢复逻辑142可以被配置为恢复事件信息。
虽然参考图1描述的实施方案涉及同步通信，但是本领域的普通技术人员将理解，这些原理可适用于异步通信。
参考图1B至图1E，以下是对用于事件帧的传输的过程的一般描述。
图1B示出了根据本公开的实施方案的基于传送的延时值的具有均匀延时的事件传输的流程图。在操作150中，接收事件。该事件可以有关在发射器处生成的事件，或可以针对外部事件由发射器接收。在操作152中，确定事件延时，该事件延时被定义为在事件发生时正在传输的当前帧的预限定的位位置与事件之间的时间。在操作154中，生成与事件相对应的事件帧，并且将事件延时插入事件帧的事件延时字段中。通过非限制性示例，延时值可以是时钟计数或可从其恢复时间或时钟计数的值。在一个实施方案中，延时值可以指示与当前帧中的预限定的点(例如，当前帧的起始、帧的结束等)相比在当前帧(即，进行中的帧)中发生事件的位置。如果没有进行中的传输或事件帧没有以其他方式被延时，那么延时值可以指示无延时或“0”。在操作156中，通过串行通信链路发送具有延时值的事件帧。在一个实施方案中，如果存在进行中的帧，那么可以紧接进行中的帧发送事件帧。
图1C示出了根据本公开的实施方案的基于传送的延时值的具有均匀延时的事件传输的流程图。在操作160中，通过串行通信链路接收包括事件延时的事件帧。在操作162中，对事件帧进行解码以恢复事件延时和事件指示符。在操作164中，等待与事件延时相对应的时钟周期数。在操作166中，在等待时钟周期数之后，响应于事件指示符而使接收器侧事件生效。
图1D示出了根据本公开的实施方案的具有均匀延时的事件传输的流程图。在操作170中，接收事件。该事件可以有关在发射器处生成的事件进行接收，或可以针对外部事件由发射器接收。在操作172中，根据均匀延时来使事件延时。在一个实施方案中，均匀延时可以是一个帧的长度。在操作174中，生成与事件相对应的事件帧。在一个实施方案中，事件帧可以包括指示事件帧与一组事件中的哪个事件相对应的事件指示符，以及指示事件帧确实是事件帧的事件帧指示符。在操作176中，在串行通信链路上传输延时的事件帧。
图1E示出了根据本公开的实施方案的具有均匀延时的事件传输的流程图。在操作180中，通过串行通信链路接收事件帧。在操作182中，对事件帧进行解码以恢复事件指示符。在操作184中，响应于恢复的事件指示符而立即地使接收器侧事件生效。
本领域的普通技术人员将理解，事件帧可以包括一个或多个字段。例如，帧可以具有包括一个或多个位的字段，该一个或多个位可被配置为指示结合本公开的各种实施方案描述的各种信息。本领域的普通技术人员将认识到字段和包括该字段的位的许多排列。
图2A是根据本公开的实施方案的详细的时序图，其示出了通过串行通信链路以事件传输中包括的延时计数(例如，传送的计数值)传输某些事件。针对图2A的讨论，为了使图2A的细节更容易查看，图2B至图2D以放大图示出了图2A的标记区段。在该实施方案中，当事件发生时，事件插入逻辑124生成事件帧，并且事件帧紧接(即，紧随其后)正进行传输的当前帧发送。事件帧包含延时字段，该延时字段指示与当前帧中的预限定的点(例如，当前帧的起始)相比在当前帧(即，进行中的帧)中发生事件的位置(或时间)。因此，如果没有进行中的帧传输，那么立即地以延时值0发送事件帧。事件帧具有最高优先级，因此它将在其他待发数据帧之前发送。
图2A示出了基于相对于正在传输的当前帧的事件的三个不同位置的传送的计数器值的具有均匀延时的事件传输。图2A示出了通用同步接收器和发射器(USRT)的示例，其中数据在时钟的正边沿上生成，并且TxD线上的帧由1个停止位、9个数据位、无停止位组成，并且信号线为高表示空闲状态。时钟和TxD信号被示出为最上面的两个波形。
图2A示出了三个事件传输示例，即，信号组220、信号组240和信号组260，其中事件相对于在TxD信号上示出的当前帧在延时时间9、4和0上发生。被示出为信号组260的时间基准(DLY＝0)与在起始位之前的时钟周期相对应。作为非限制性示例，事件可以是物理输入引脚或软件生成的事件。在物理引脚的情况下，物理引脚可以被配置为在上升沿、下降沿或切换信号值上生成事件。
在系统支持多个事件的实施方案中，事件插入逻辑可以被配置为将事件编号(例如，被示出为图2A中的EV0和EV1)与延时值(例如，被示出为图2A中的DL0、DL1、DL2和DL3)一起编码在事件帧中。在各种实施方案中，事件编号可以与事件源、事件子模块、事件类型、与前述内容相关联的预限定的信息等相关联(在发射器和/或接收器侧)。对于多个事件，若干事件可能在同一当前帧内(例如，在此期间)发生。取决于应用，这可以通过事件插入逻辑124来解决，该事件插入逻辑被配置为：(1)在一个实施方案中，将一个事件设为优先级，并且丢弃其他事件，(2)在另一个实施方案中，将一个事件设为优先级，并且紧接发送其余事件帧但带有一个错误位(图2A中未示出)以指示不正确的定时，或者(3)在又一个实施方案中，作为两个事件发送但保留延时值中的一个用于错误签名。
在接收器侧，接收器的事件恢复逻辑可以被配置为对事件帧进行解码以找到事件延时值(例如，在由Ck的上升沿和下降沿限定的时钟中)。然后，接收器从所接收的事件帧中的预限定的点开始基于事件延时值而对时钟数进行计数并使正确事件行和延时结束生效。在图2A所示的示例中，事件恢复逻辑从事件帧的最后一位开始计数。如图所示，来自发射器侧的事件然后在发射器侧以21个时钟的固定延迟被恢复。在各种实施方案中，可以用寄存器来实现固定延迟，并且固定延迟的大小可以至少部分地取决于数据路径中的寄存器的数量、计数器在发射器侧和接收器侧开始计数的位置等。
对于信号组220，当前帧212的起始与在发射器处的事件224(EV_IN)的发生之间的延时222为9个时钟。当当前帧212完成时，事件224作为事件帧214被传输出。在事件帧214的结束时，接收器开始对在事件帧214中编码为DL0至DL3的时钟数(在此示例中为9个时钟)计数以创建延时232。在一个实施方案中，接收器还可以使用事件编号EVO和EV1来确定该事件帧214的事件224的源。当计数终止时，接收器使接收侧事件234(EV_OUT)生效，该接收侧事件相对于事件224最初在发射器处发生的时间有21个时钟的均匀延迟。
对于信号组240，当前帧212的起始与在发射器处的事件244(EV_IN)的发生之间的延时242为4个时钟。当当前帧212完成时，事件244作为事件帧214被传输出。在事件帧214的结束时，接收器开始对在事件帧214中编码在DL0至DL3上的时钟数(在此情况中为4个)计数以创建延时252。接收器还可以使用事件编号EVO和EV1来确定该事件帧214的事件244的源。当计数终止时，接收器使在接收器处的接收侧事件254(EV_OUT)生效，该接收侧事件相对于事件244最初在发射器处发生的时间有21个时钟的均匀延迟。
对于信号组260，当前帧212的起始与在发射器处的事件264(EV_IN)的发生之间的延时262为0个时钟。当当前帧212完成时，事件264作为事件帧214被传输出。在事件帧214的结束时，接收器开始对在事件帧214中编码在DL0至DL3上的时钟数(在此情况中为0个)计数以创建延时272。接收器还可以使用事件编号EVO和EV1来确定该事件帧214的事件264的源。当计数终止时，接收器使在接收器处的接收侧事件274(EV_OUT)生效，该接收侧事件相对于事件264最初在发射器处发生的时间有21个时钟的均匀延迟。
本领域的普通技术人员将理解，延时位和事件编号位相对于彼此的定位可以与参考图2A所述的不同。此外，其他实施方案可以使用与参考图2A所述的相比不同数量的位或不同的编码来限定事件延时。而且，其他实施方案可以使用与参考图2A所述的相比不同数量的位(包括没有位)或不同的编码来限定事件的源。如在事件帧中的在EV位之后的位所示，事件帧的其余部分(其可能定位在帧内的各个位置)包括一组唯一数据位，这些数据位将该帧标识为事件帧。
因此，虽然图2A示出了根据本公开的实施方案的特定串行通信链路协议，但是其他实施方案可以包括其他协议，包括各种数据大小和各种控制位，并且一个包可以包括多个物理帧，而不是仅如图2A所示的单个帧。
图3A示出了详细的时序图，其示出了通过串行通信链路以用于事件帧传输的预确定的延时进行的某些事件的传输。在该实施方案中，当事件发生时，该事件可以在发射器处存储与帧/包的长度相对应的时间。针对图3A的讨论，为了使图3A的细节更容易查看，图3B和图3C以放大图示出了图3A的标记区段。作为非限制性示例，可以通过将事件放入该大小的移位寄存器中，或通过在计数器递减至零时候将事件存储在寄存器位中来完成事件存储。当传输潜在地进行中的帧时，事件帧具有最高优先级，使得直到延时超时且事件帧生成，才开始新的帧。该延时确保从在发射器处的事件发生直到在接收器处接收事件帧的均匀延迟。
图3A示出了通用同步接收器和发射器(USRT)的示例，其中数据在时钟的正边沿上生成，并且TxD线上的帧包括1个停止位、9个数据位和无停止位，并且信号线为高表示空闲状态。
图3A示出了事件在时间0(信号组320)上和时间4(信号组360)时发生的示例。时间基准(DLY＝0)对应于在起始位之前的时钟周期。作为非限制性示例，事件可以是物理输入引脚或软件生成的事件。在物理输入引脚的情况下，物理引脚可以被配置为在上升沿、下降沿或切换信号值上生成事件。
图3A还示出了对于同步通信协议，发射器和接收器可以以与通信链路不同(更高)的频率操作，并且事件可能需要被同步到通信模块。在异步通信协议中，从事件直到以系统时钟的分辨率生成事件帧为止的延时可以固定。
正如参考图2A讨论的实施方案一样，如果使用图3A(或图3D)所示的事件传输的实施方案的系统支持多个事件，那么事件编号可以编码在事件帧中。在多个事件时，多个事件可以在同一当前帧内发生。取决于应用，这可以通过插入逻辑来解决，该插入逻辑被配置为：(1)在一个实施方案中，将一个事件帧设为优先级，并且丢弃其他事件帧，或(2)在另一个实施方案中，将一个事件帧设为优先级，并且紧接发送其余事件帧但带有一个错误位(在图3A中被示出为“ERR”)以指示延迟可能不均匀。
在接收器侧，当接收到事件帧时，接收器立即地(或在固定延时之后)使其事件输出生效。
在图3A中的示例中，如图所示，来自发射器侧的事件然后相对于事件实际发生的时间以23个时钟的均匀延迟在接收器侧上被再生成。均匀延迟的大小取决于数据路径中的寄存器的数量，计数器开始在发射器侧和接收器侧开始计数的位置等。
对于信号组320，延时被示出为0个时钟。事件322被延时了一个事件延时帧324(例如，10个周期)，并且然后作为事件帧326从发射器被传输出去。发射器中的延时确保在事件322发生时正被传输的任何进行中的帧在延时的结束之前(或与此同时)完成。在事件帧326的结束时，接收器使接收侧事件328(EV_OUT)生效，该接收侧事件相对于事件322最初在发射器处发生的时间有23个时钟的均匀延迟。
图3D示出了另一个详细的时序图，其示出了通过串行通信链路以用于事件帧传输的预确定的延时进行的某些事件的传输。针对图3D的讨论，为了使图3D的细节更容易查看，图3E和图3F以放大图示出了图3D的标记区段。对于信号组360，延时被示出为4个时钟。事件362被延时了一个事件延时帧364(例如，10个周期)，并且然后作为事件帧366从发射器被传输出去。发射器中的延时确保在事件362发生时正被传输的任何进行中的帧在延时的结束之前(或与此同时)完成。需注意，在该示例中，在串行通信链路上，在事件362发生时正在传输的帧与事件帧366之间发生了空闲时间段368。在事件帧366的结束时，接收器使接收侧事件368(EV_OUT)生效，该接收侧事件相对于事件362最初在发射器处发生的时间有23个时钟的均匀延迟。
如以上参考图2A所讨论，事件帧可以包括在事件帧366中被示出为EV0至EV2的位，以指示事件362的源以及将其标识为事件帧的一组唯一数据位。
虽然图3A和图3D示出了特定串行通信链路协议，但是其他实施方案可以包括其他协议，包括各种数据大小、控制位的数量和类型、不同编码方案，并且包可以包括多个物理帧，而不仅包括如图3A和图3D所示的单个帧。
在其各种实施方案中，本公开使得能够在串行通信链路上传达事件定时，而除了通信系统所需的线路之外不需要附加线路。从装置将事件视为从在发射器侧的发生开始的均匀延迟，不管它在通信包中发生的位置如何。
根据本公开的实施方案，参考4A至图4C、图5和图6A至图6C，以下是对事件传输的优先级的描述。在一个实施方案中，优先级逻辑可以是事件插入逻辑(诸如事件插入逻辑124(图1A))的部分。
图4A至图4C示出了帧级时序图，其示出了不同优先级事件定时和可能在串行通信链路上发生的一些错误(即，由本公开的实施方案解决的错误)。实线箭头表示较高优先级事件，而虚线箭头表示较低优先级事件。类似地，带有实线的框示出包含有关较高优先级事件的信息的通信帧，而带有虚线的框表示包含有关较低优先级事件的信息的通信帧。
在图4A中，较低优先级事件410最先发生。然而，由于通信帧414具有一定持续时间，因此在通信帧发生时立即地发送较低优先级事件410导致较高优先级事件412损失(至少其无法具有正确定时)，即使该通信帧具有较高优先级也是如此，因为较高优先级事件412必须等待，直到较低优先级事件帧416完成。因此，尽管可以以正确定时发送较低优先级事件帧416，但是仍将较高优先级事件帧418与错误指示一起发送，该错误指示指出在较高优先级事件412的发生时间与较高优先级事件帧418的接收时间的延迟之间可能存在不一致。
在图4B和图4C中，较高优先级事件和较低优先级事件在时间上非常相近地发生，使得在事件的采样中的抖动可以针对何时传输事件帧产生随机顺序。在图4B中，较高优先级事件422获胜，因此较高优先级事件帧426最先在适当的时间上被发送出去。因此，较低优先级事件420等待下一帧，并且与错误指示一起发送，该错误指示指出在较低优先级事件420的发生时间和较低优先级事件帧428的接收时间的延迟之间可能存在不一致。在图4C中，较低优先级事件430获胜，因此较低优先级事件帧436最先在适当的时间上被发送出去。因此，较高优先级事件432等待下一帧，并且与错误指示一起发送，该错误指示指出在较高优先级事件432的发生时间与较高优先级事件帧438的接收时间的延迟之间可能存在不一致。
一种在为事件排优先级中校正这些不一致的方法是使用发射硬件(其可能包括软件实施方式)，该发射硬件通过在发送事件帧之前插入从事件开始的与帧长度相等的延时(例如，通过使用图3所示的实施方案)来形成均匀延迟。延时时间可以用于强制实施正确优先级。
在图3中，事件全部都延时了一帧。当延时持续时间超时时，发射器检查较高优先级流水线中是否存在待发事件。如果存在，那么发射器通过不开始任何新的帧来将较高优先级事件设为优先级直到准备好传输较高优先级事件，发送高优先级事件，并且然后再以适当的优先级顺序发送具有较低优先级的任何事件，其中设定错误标记。
图5示出了根据本公开的实施方案的作为用于在串行通信链路上为事件排优先级的示例的优先级逻辑510的逻辑图。图5示出了该行为的一种可能实施方式；许多其他电路和逻辑实施方式可以用于完成排优先级。事件延时在图5中被示出为延时电路520，这里是移位寄存器。事件子模块(EV0、EV1、…EVn)在图5中用水平虚线勾出。如上所述，计数器也可以用于延时。在该示例中，EV0具有最高优先级，而事件编号越高，优先级越低。每个事件子模块的或非(NOR)门的输出指示在该事件子模块上没有待发事件。竖直与(AND)线512通过在每个子模块处指示没有具有较高优先级的待发事件来使每个事件合格。如果事件已经到达延时电路520的最后一阶段，那么如果不存在具有较高优先级的待发事件，就使合格的事件输出生效。如果存在具有较高优先级的待发事件，那么该事件子模块的延时电路520被停止，直到所有具有较高优先级的事件都已传输。因此，无论事件EV0至EVn的到达时间如何，在给定数据帧(或事件帧序列)内，都将最先发送最高优先级事件，并且接着以适当的优先级顺序发送所有待发的较低优先级事件。
图6A至图6C是帧级时序图，其示出了在串行通信链路上排优先级事件的事件定时。实线代表较高优先级事件，而虚线代表较低优先级事件。类似地，带有实线的框示出包含有关较高优先级事件的信息的通信帧，而带有虚线的框表示包含有关较低优先级事件的信息的通信帧。
图6A至图6C中的定时示出了使用参考图5讨论的均匀延时排优先级，较高优先级事件相对于较低优先级事件将实现的结果。在图6A至图6C中，EXT指示事件何时实际发生作为对优先级逻辑的输入，而INT指示事件何时将可用于传输(即，在移位寄存器的终点处产生均匀一帧延时)。
图6A示出了在较低优先级事件606(虚线)之后发生较高优先级事件602(实线)的情况，但是在时间上太相近而不能在不同的帧中发送。延时的较高优先级事件604(INT)在优先级逻辑中获胜并将在均匀延时过去之后作为较高优先级事件帧610被发送出去，并且将因此相对于较高优先级事件602在发射器处发生的时间以均匀延迟被接收。较低优先级事件606在优先级逻辑中失败并因此将在较高优先级事件帧610之后作为较低优先级事件帧612与错误指示一起发送，该错误指示指出在较低优先级事件606的发生时间和较低优先级事件帧612的接收时间的延迟之间可能存在不一致。
图6B示出了两个事件(较高优先级事件622和较低优先级事件626)同时地或几乎同时地发生的情况。采样过程中的定时抖动确定哪个事件最先被寄存。然而，当最先发生的事件已经被延时了一帧时，优先级逻辑将检查待发的较高优先级事件。这样，较高优先级事件622总是获胜。
如图6B所示，选项A指示在对事件进行采样时，较高优先级事件622最先被采样，并且较高优先级事件622的较高优先级事件帧630在均匀延时之后被发送出去，并且将因此相对于较高优先级事件622在发射器处发生的时间以均匀延迟被接收。较低优先级事件626在优先级逻辑中失败并因此将在较高优先级事件帧630之后作为较低优先级事件帧632与错误指示一起发送，该错误指示指出在较低优先级事件626的发生时间和较低优先级事件帧632的接收时间的延迟之间可能存在不一致。
而且，如图6B所示，选项B指示在对事件进行采样时，较低优先级事件626最先被采样。然而，由于较高优先级事件622在优先级逻辑中获胜，因此较高优先级事件622的较高优先级事件帧634在均匀延时之后被发送出去，并且将因此相对于较高优先级事件622在发射器处发生的时间以均匀延迟被接收。较低优先级事件626在优先级逻辑中失败并因此将在较高优先级事件帧634之后作为较低优先级事件帧636与错误指示一起发送，该错误指示指出在较低优先级事件626的发生时间和较低优先级事件帧636的接收时间的延迟之间可能存在不一致。
图6C示出了又一个问题。如果较高优先级事件642相对于较低优先级事件646迟一帧发生，那么就可能会遇到这种情况：其中采样时间中的抖动将确定传输顺序。在选项A中，较低优先级事件646被首先采样，并且其事件帧650可以不带延迟错误而被传输，并且接着较高优先级事件642的较高优先级事件帧652不带延迟错误而被传输。在选项B中，较高优先级事件642被首先采样，并且其事件帧654可以不带延迟错误而被传输。然而，较低优先级事件帧656在较高优先级事件帧654之后发送，其中错误指示指出较低优先级事件646的发生时间与较低优先级事件帧656的接收时间的延迟之间可能存在不一致。在任一种选项中，较高优先级事件帧652或654均不带延迟错误而被传输。
在许多情况下，这两个(或多个)事件是随机地发生的，并且该行为是可接受的；较高优先级事件帧始终在正确时间上传输。然而，在两个事件之间存在固定关系的某些系统中，较低优先级事件帧在较高优先级事件帧之前或之后之间切换是不可接受的。对于这种情况，可以包括一个选项，以关闭在流水线中的查找其他事件的优先级，并且仅在准备进行传输的事件中排优先级。
图7示出了根据本公开的实施方案的用于为事件排优先级的过程的流程图。在操作700中，将两个或更多个事件延时了一个延时时间。在一个实施方案中，延时时间可以与帧时间相对应。在操作702中，防止在两个或更多个事件中的任一个被延时时在串行通信链路上开始附加帧。在操作704中，传输与两个或更多个事件中的一个相对应的第一事件帧。在一个实施方案中，第一事件在其对应的延时时间之后具有最高优先级。在操作706中，具有比第一事件帧低的优先级的事件发生被延搁，直到在其对应的延时时间之后为止，并且没有更高的事件待发。在操作708中，重复地传输与最高优先级事件相对应的事件帧，直到已经为所有两个或更多个事件传输了事件帧为止。
图8是根据本公开的实施方案的触摸面板系统的框图，该触摸面板系统包括系统控制器、触摸控制器和具有串行通信链路的显示面板。
在该系统中，串行总线用于经由单个控制线路817将来自显示控制器816的竖直同步(VS)和水平同步(HS)事件信息分配到所有触摸采集子系统，该控制线路也用于数据/控制传送。作为一个示例，控制线路817可以是USART通道的主TxD，其用于将配置数据发送到源极驱动器IC 834并在RxD线路上得到表示返回的触摸数据的模数控制(ADC)样本。系统印刷电路板(PCB)810可以是例如移动电话、平板电脑或具有支持触摸感测的显示器的任何其他系统。作为一个示例，系统PCB 810可以使用柔性印刷电路板826连接到TFT LCD面板830，并且源极驱动器IC 834可以使用银环氧树脂安装在玻璃上。对于一些触摸解决方案，触摸采集前端838可以被拆分开并在显示源极驱动器IC 834上实现。然后，可以将测量传送回触摸控制器818，在那里，中央处理单元(CPU)812(和可能的数字信号处理(DSP)单元)执行后处理操作以对噪声进行滤波并确定例如是否有人用一个或多个手指触摸屏幕或是否发生了其他触摸事件。
在该实施方案中，显示控制器816、显示源极驱动器836和栅极驱动器电路832可能完全地不知道触摸系统。显示控制器816经由控制线路817控制屏幕更新。然而，对于触摸系统，可能重要的是将其采集845准确地同步到显示更新817以避免来自源极驱动器834IC和栅极驱动器832IC的噪声。触摸控制器818IC从显示控制器816接收HS/VS信号(即，事件)，并且事件插入逻辑820为这些事件排优先级。在一个实施方案中，事件插入逻辑820可以实现延时电路和优先级逻辑的实施方案，诸如延时电路520和优先级逻辑510(图5)。在一个实施方案中，事件插入逻辑820可以实现参考图1A至图3描述的均匀延时的过程中的一个或多个。然后，触摸控制器818IC的实施方案可以将事件变换成“帧”或“包”，之后将这些帧插入串行流中。在各种实施方案中，串行器824(Tx)将在数据帧823(即，数据帧具有最低优先级)之前发送事件帧821。源极驱动器IC 834中的触摸采集前端838将对串行流进行解串行(解串行器840)并恢复/解码HS/VS事件(事件恢复842)，然后将HS/VS事件传递到定时和控制采集844阶段。
需注意，图8是作为根据本公开的实施方案的系统的一个示例被讨论。本领域的普通技术人员将理解，存在许多其他系统，其中需要传输定时详情或其他事件详情作为相对于在串行通信链路上传输的常规数据的附加“侧边信息”，并且此类系统可以使用本公开的实施方案。
作为对触摸显示器的事件排优先级的非限制性示例，针对每个新的图像更新发送VSYNC，而在每个VSYNC之间存在若干HSYNC，表示同一图像内的新的行。排优先级逻辑确保即使VSYNC和HSYNC同时地出现(在一些系统中是这样的情况)，VSYNC也应被分配较高优先级并将获胜。然而，如果HSYNC出现在VSYNC之前一个USART帧，那么在采样时间中的抖动将确定是两者都被无误地传输(如果首先检测到较低优先级HSYNC)还是首先传送较高优先级VSYNC而在之后发生的事件上有错误标识。在选项A或选项B中，较高优先级VSYNC始终在正确时间上传输，但是如果属于先前图像的HSYNC在VSYNC(以及因此成为新的图像)之后出现，那么就可能会造成混淆，即使它具有错误标识。在HSYNC和VSYNC之间的定时是应用特定的，在一个特定显示器中，它将始终以相同的方式作用，并且这种相同行为应当始终是系统中所期待的。因此，可能在某些应用中应当关闭排优先级(至少针对这两个事件)，从某种意义上来说，如果较低优先级事件(HSYNC)在正在传输较高优先级VSYNC时到达，那么就被丢弃。
本说明书中描述的许多功能单元可以作为编程代码的模块、线程或其他分类来描述，以便更具体地强调它们的实施独立性。模块可至少部分地以一种或另一种形式在硬件中实现。例如，模块可实现为硬件电路，该硬件电路包括定制的VLSI电路或门阵列、现有半导体诸如逻辑芯片、晶体管或其他分立部件。模块也可以在可编程硬件设备诸如现场可编程门阵列、可编程阵列逻辑、可编程状态机、可编程逻辑设备等中实现。
模块也可以使用存储在物理存储设备(例如，计算机可读存储介质)上、存储器中或其组合以由各种类型的处理器执行的软件来实现。
可执行代码的所识别模块可例如包括计算机指令的一个或多个物理块或逻辑块，这些物理块或逻辑块可例如被组织为线程、对象、过程或功能。然而，所识别模块的可执行文件不需要物理地位于一起，而是可包括存储在不同位置的不同指令，这些指令在被逻辑地结合在一起时包括模块并实现模块的所述目的。
实际上，可执行代码的模块可以是单个指令或许多指令，并且甚至可分布在若干不同的代码段上、不同程序之间以及若干存储装置或存储器设备上。类似地，操作数据在本文中可在模块内被识别和示出，并且能够以任何合适的形式实施并在任何合适类型的数据结构内被组织。操作数据可作为单个数据集收集，或者可分布在不同位置上，包括分布在不同存储设备上，并且可至少部分地仅作为系统或网络上的电子信号存在。在模块或模块的部分在软件中实现的情况下，软件部分存储在一个或多个物理设备上，这些物理设备在本文中被称为计算机可读介质。
在一些实施方案中，软件部分以非暂态状态存储，使得软件部分或其表示在同一物理位置持续一段时间。另外，在一些实施方案中，软件部分存储在一个或多个非暂态存储设备上，这些非暂态存储设备包括能够存储非暂态状态和/或表示软件部分的信号的硬件元件，尽管非暂态存储设备的其他部分可能能够改变和/或传输信号。非暂态存储设备的一个示例包括只读存储器(ROM)，该只读存储器可以将表示软件部分的信号和/或状态存储一段时间。然而，存储信号和/或状态的能力不会因传输与所存储的信号和/或状态相同或表示所存储的信号和/或状态的信号的其他功能而减弱。例如，处理器可访问ROM以获得表示所存储的信号和/或状态的信号，以便执行对应的软件指令。
虽然本文结合某些图示实施方案描述了本发明，但本领域的普通技术人员将认识到并理解本发明不受此限制。相反，在不脱离下文所要求保护的本发明的范围及其法律等同形式的情况下，可对图示实施方案和该实施方案进行许多添加、删除和修改。此外，来自一个实施方案的特征可以与另一个实施方案的特征组合，同时仍被包括在发明人所设想的本发明的范围内。
本公开的附加非限制性实施方案包括：
实施方案1：一种触摸面板系统，包括：显示系统；触摸采集前端；以及触摸控制器，该触摸控制器通过串行通信链路可操作地耦接到触摸采集前端，其中该触摸控制器包括通信接口，该通信接口包括：延时电路，延时电路被配置为确定正在传输的进行中的帧的预限定的位位置与事件之间的事件延时；以及传输电路，该传输电路被配置为在进行中的帧之后发送事件帧，其中传输电路被配置为在事件帧中包括指示事件延时的延时位和指示事件帧对应于的事件的事件标识符位。
实施方案2：根据实施方案1的触摸面板系统，其中延时电路包括延时计数器，该延时计数器被配置为通过对从事件到进行中的帧的预限定的位位置的时钟数进行计数来确定事件延时。
实施方案3：根据实施方案1和2的触摸面板系统，其中通信接口还包括：两个或更多个事件子模块，其中两个或更多个事件子模块中的第一个与第一事件类型相对应，而两个或更多个事件子模块中的第二个与第二事件类型相对应；优先级逻辑，该优先级逻辑被配置为将不同的优先级与第一事件类型和第二事件类型中的每个相关联。
实施方案4：根据实施方案1至3的触摸面板系统，其中通信接口还包括优先级逻辑，并且其中响应于与第一事件类型相对应的第一事件和与第二事件类型相对应的第二事件的发生，该优先级逻辑被配置为：传输第一事件和第二事件中的具有较高优先级的一者；以及丢弃第一事件和第二事件中的具有较低优先级的一者，其中较高优先级与竖直同步事件相对应，而较低优先级与水平同步事件相对应。
实施方案5：根据实施方案1至4的触摸面板系统，其中通信接口还包括优先级逻辑，并且其中响应于与第一事件类型相对应的第一事件和与第二事件类型相对应的第二事件的发生，该优先级逻辑被配置为：传输与第一事件和第二事件中的具有较高优先级的一者相对应的较高优先级事件帧；在传输较高优先级事件帧时，延搁第一事件和第二事件中的具有较低优先级的一者；以及在传输较高优先级事件帧之后，传输与第一事件和第二事件中的具有较低优先级的一者相对应的较低优先级事件帧，该较低优先级事件帧包括错误位，其中较高优先级与竖直同步事件相对应，而较低优先级与水平同步事件相对应。
实施方案6：根据实施方案1至5中任一项的触摸面板系统，其中通信接口被配置为根据选自以下项的协议来进行通信：通用异步接收器/发射器、通用同步接收器/发射器和通用同步/异步接收器/发射器。
实施方案7：根据实施方案1至6中任一项的触摸面板系统，其中通信接口被配置为丢弃两个或更多个事件中的事件。
实施方案8：根据实施方案1至7中任一项的触摸面板系统，其中通信接口被配置为在事件帧中包括事件指示符位，其中事件指示符位指示事件帧与一组事件中的哪个事件相对应。
实施方案9：一种触摸面板系统，包括：显示系统；触摸控制器；以及触摸采集前端，该触摸采集前端通过串行通信链路可操作地耦接到触摸采集前端，其中该触摸采集前端包括通信接口，该通信接口包括：接收电路，该接收电路被配置为接收事件帧，其中事件帧包括指示在发射器处发生的事件相对于从发射器接收的前一帧中的预限定的位位置之间的延时的延时位；以及延时电路，该延时电路被配置为：对延时位进行解码；对与延时位相对应的时钟周期数进行计数；以及在计数之后使接收器侧事件生效。
实施方案10：根据实施方案9的触摸面板系统，其中延时电路被配置为从事件帧中的预限定的点开始对时钟周期数进行计数。
实施方案11：根据实施方案9或10中任一项的触摸面板系统，其中事件帧中的预限定的点是事件帧的最后一个位。
实施方案12：根据实施方案9至11中任一项的触摸面板系统，其中接收器侧事件与在发射器处发生的事件相对应。
实施方案13：根据实施方案9至12中任一项的触摸面板系统，其中延时位对应于无延时。
实施方案14：根据实施方案9至13中任一项的触摸面板系统，其中延时电路被配置为对事件指示符位进行解码并响应于事件指示符位而使接收器侧事件生效，其中事件指示符位指示事件帧与一组事件中的哪个事件相对应。
实施方案15：根据实施方案9至14中任一项的触摸面板系统，其中延时电路被配置为基于选自以下项的协议而对帧进行解码：通用异步接收器/发射器、通用同步接收器/发射器或通用同步/异步接收器/发射器。
实施方案16：根据实施方案9至15中任一项的触摸面板系统，其中触摸采集前端包括噪声消除电路，该噪声消除电路被配置为响应于通过串行通信链路接收的事件帧而对噪声进行滤波。
实施方案17：根据实施方案9至16中任一项的触摸面板系统，其中噪声消除电路被配置为至少部分地响应于有关与所接收的事件帧相对应的事件和与所接收的事件帧相对应的事件类型的定时信息而对噪声进行滤波。
实施方案18：根据实施方案9至17中任一项的触摸面板系统，其中事件类型包括在显示系统处发起显示更新信号。
实施方案19：根据实施方案9至18中任一项的触摸面板系统，其中显示更新信号包括水平同步信号和竖直同步信号。
实施方案20：一种串行通信链路，包括：发射器和接收器，该发射器和接收器被配置为限定在发射器处的事件发生与在接收器处的事件信号生效之间的均匀延迟；该发射器包括：延时电路，该延时电路被配置为确定正在传输的进行中的帧的预限定的位位置与事件发生之间的事件延时；以及传输电路，该传输电路被配置为在进行中的帧之后发送事件帧，其中该传输电路被配置为在事件帧中包括与事件延时相对应的延时位和指示正在传输的帧是事件帧的事件标识符位；并且该接收器包括：接收电路，该接收电路被配置为将正在传输的帧解码为事件帧；以及延时电路，该延时电路被配置为：对延时位进行解码；对与延时位相对应的时钟周期数进行计数；以及在计数之后使事件信号生效。
实施方案21：一种用于串行通信的事件帧，包括：数个事件字段，该数个事件字段中的每个字段具有一个或多个可配置的位，该数个事件字段包括：事件标识符字段，该事件标识符字段可被配置为指示一组发射器侧事件中的事件；以及延时字段，该延时字段可被配置为指示前一帧与事件之间的事件的延时、以及起始位与结束位。
实施方案22：根据实施方案21的用于串行通信的事件帧，其中数个事件字段包括错误字段，该错误字段可被配置为指示与事件帧相关联的不正确的定时。
实施方案23：根据实施方案21或22中任一项的用于串行通信的事件帧，其中延时字段可被配置为将事件延时指示为前一帧的预限定的位位置与事件的发生之间的延时时间。
实施方案24：根据实施方案21至23中任一项的用于串行通信的事件帧，其中前一帧的预限定的位位置是前一帧的起始。
实施方案25：一种触摸面板系统，包括：显示系统；触摸采集前端；以及触摸控制器，该触摸控制器通过串行通信链路可操作地耦接到触摸采集前端，其中该串行通信链路包括发射器和接收器，该发射器和接收器被配置为限定发射器侧事件与接收器侧事件之间的均匀延迟，该发射器包括：延时电路，该延时电路被配置为接收发射器侧事件并将发射器侧事件延时了与帧时间相对应的延时时间；以及控制电路，该控制电路被配置为防止在发射器侧事件被延时时开始附加帧；以及传输电路，该传输电路被配置为在延时时间之后发送与发射器侧事件相对应的事件帧，其中传输电路被配置为在事件帧中包括指示正在传输的帧是事件帧的事件标识符位；并且该接收器包括：接收电路，该接收电路被配置为将正在传输的帧解码为事件帧；以及响应于解码而使接收器侧事件生效。
实施方案26：根据实施方案25的触摸面板系统，其中延时电路被配置为基于选自以下项的协议而对帧进行解码：通用异步接收器/发射器、通用同步接收器/发射器或通用同步/异步接收器/发射器。
实施方案27：根据实施方案25或26中任一项的触摸面板系统，其中触摸采集前端包括噪声消除电路，该噪声消除电路被配置为响应于通过通信链路接收的事件帧而对噪声进行滤波。
实施方案28：根据实施方案27的触摸面板系统，其中噪声消除电路被配置为至少部分地响应于有关与所接收的事件帧相对应的事件和与所接收的事件帧相对应的事件类型的定时信息而对噪声进行滤波。
实施方案29：根据实施方案25至28中任一项的触摸面板系统，其中事件类型包括在显示系统处发起显示更新信号。
实施方案30：根据实施方案29的触摸面板系统，其中显示更新信号包括水平同步信号和竖直同步信号。
实施方案31：一种串行通信链路发射器，包括：延时电路，该延时电路被配置为确定正在传输的进行中的帧的预限定的位位置与事件之间的事件延时；以及传输电路，该传输电路被配置为在进行中的帧之后发送事件帧，其中该传输电路被配置为在事件帧中包括与事件延时相对应的延时位和指示事件帧对应于的事件的事件标识符位。
实施方案32：根据实施方案31的串行通信链路发射器，其中延时电路包括延时计数器，该延时计数器被配置为通过对从事件到进行中的帧的预限定的位位置的时钟数进行计数来确定事件延时。
实施方案33：根据实施方案31或32中任一项的串行通信链路发射器，还包括：两个或更多个事件子模块，其中两个或更多个事件子模块中的第一个与第一事件类型相对应，而两个或更多个事件子模块中的第二个与第二事件类型相对应；以及优先级逻辑，该优先级逻辑被配置为将不同的优先级与第一事件类型和第二事件类型中的每个相关联。
实施方案34：根据实施方案31至33中任一项的串行通信链路发射器，还包括优先级逻辑，并且其中响应于与第一事件类型相对应的第一事件和与第二事件类型相对应的第二事件的发生，该优先级逻辑被配置为：传输第一事件和第二事件中的具有较高优先级的一者；以及丢弃第一事件和第二事件中的具有较低优先级的一者。
实施方案35：根据实施方案31至34中任一项的串行通信链路发射器，还包括优先级逻辑，并且其中响应于与第一事件类型相对应的第一事件和与第二事件类型相对应的第二事件的发生，该优先级逻辑被配置为：传输与第一事件和第二事件中的具有较高优先级的一者相对应的较高优先级事件帧；在传输较高优先级事件帧时，延搁第一事件和第二事件中的具有较低优先级的一者；以及在传输较高优先级事件帧之后，传输与第一事件和第二事件中的具有较低优先级的一者相对应的较低优先级事件帧，该较低优先级事件帧包括错误位。
实施方案36：根据实施方案31至35中任一项的串行通信链路发射器，其中传输电路被配置为紧接进行中的帧发送事件帧。
实施方案37：根据实施方案31至36中任一项的串行通信链路发射器，其中传输电路被配置为基于选自以下项的协议而对帧进行编码：通用异步接收器/发射器、通用同步接收器/发射器或通用同步/异步接收器/发射器。
实施方案38：根据实施方案31至37中任一项的串行通信链路发射器，其中传输电路还被配置为在事件帧中包括事件标识符位，其中事件指示符位指示事件帧与一组事件中的哪个事件相对应。
实施方案39：一种通过串行通信链路传输事件的方法，包括：确定正在传输的进行中的帧的预限定的位位置与事件之间的事件延时；对与事件相对应的事件帧进行编码，其中事件帧包括：与事件延时相对应的延时位；以及指示事件帧与事件相对应的事件标识符位，以及在进行中的帧之后传输事件帧。
实施方案40：根据实施方案39的方法，还包括紧接进行中的帧发送事件帧。
实施方案41：根据实施方案39或40中任一项的方法，还包括通过对从事件到进行中的帧的预限定的位位置的时钟数进行计数来确定事件延时。
实施方案42：根据实施方案39至41中任一项的方法，还包括：响应于与第一事件类型相对应的第一事件和与第二事件类型相对应的第二事件的发生：传输第一事件和第二事件中的具有较高优先级的一者；以及丢弃第一事件和第二事件中的具有较低优先级的一者。
实施方案43：根据实施方案39至42中任一项的方法，还包括：响应于与第一事件类型相对应的第一事件和与第二事件类型相对应的第二事件的发生：传输与第一事件和第二事件中的具有较高优先级的一者相对应的较高优先级事件帧；在传输较高优先级事件帧时，延搁第一事件和第二事件中的具有较低优先级的一者；以及在传输较高优先级事件帧之后，传输与第一事件和第二事件中的具有较低优先级的一者相对应的较低优先级事件帧，该较低优先级事件帧包括错误位。
实施方案44：一种串行通信链路接收器，包括：接收电路，该接收电路被配置为接收事件帧，其中事件帧包括指示在发射器处发生的事件相对于从发射器接收的前一帧中的预限定的位位置之间的延时的延时位；以及延时电路，该延时电路被配置为：对延时位进行解码；等待与延时位相对应的时钟周期数；以及在等待时钟周期数之后使接收器侧事件生效。
实施方案45：根据实施方案44的串行通信链路接收器，其中延时电路被配置为通过对从事件帧中的预限定的点开始的时钟周期数进行计数来等待。
实施方案46：根据实施方案44或45中任一项的串行通信链路接收器，其中事件帧中的预限定的点是事件帧的最后一个位。
实施方案47：根据实施方案44至46中任一项的串行通信链路接收器，其中接收器侧事件与在发射器处发生的事件相对应。
实施方案48：根据实施方案44至47中任一项的串行通信链路接收器，其中延时位对应于无延时。
实施方案49：根据实施方案44至48中任一项的串行通信链路接收器，其中延时电路被配置为对事件指示符位进行解码并响应于事件指示符位而使接收器侧事件生效，其中事件指示符位指示事件帧与一组事件中的哪个事件相对应。
实施方案50：根据实施方案44至49中任一项的串行通信链路接收器，其中延时电路被配置为基于选自以下项的协议而对帧进行解码：通用异步接收器/发射器、通用同步接收器/发射器或通用同步/异步接收器/发射器。
实施方案51：一种通过串行通信链路接收事件的方法，包括：接收事件帧；对来自事件帧的延时位进行解码，该延时位指示在发射器处发生的事件相对于在前一帧中的预限定的位位置之间的延时；等待与延时位相对应的时钟周期数；以及在等待之后使接收器侧事件生效。
实施方案52：根据实施方案51的方法，其中等待与延时位相对应的时钟周期数包括从事件帧中的预限定的点开始对时钟周期数进行计数。
实施方案53：根据实施方案51或52中任一项的方法，其中事件帧中的预限定的点是事件帧中的最后一个位。
实施方案54：根据实施方案51至53中任一项的方法，还包括：对来自事件帧的事件指示符位进行解码，其中事件指示符位指示事件帧与一组事件中的哪个事件相对应；并且其中使接收器侧事件生效响应于事件指示符位。
实施方案55：根据实施方案51至54中任一项的方法，其中紧接前一帧接收事件帧。
实施方案56：根据实施方案51至55中任一项的方法，其中延时位指示无延时。
实施方案57：一种串行通信链路，包括：发射器和接收器，该发射器和接收器被配置为限定发射器侧事件与接收器侧事件之间的均匀延迟；该发射器包括：延时电路，该延时电路被配置为接收发射器侧事件并将发射器侧事件延时了与帧时间相对应的延时时间；以及控制电路，该控制电路被配置为防止在发射器侧事件被延时时开始附加帧；以及传输电路，该传输电路被配置为在延时时间之后发送与发射器侧事件相对应的事件帧，其中该传输电路被配置为在事件帧中包括指示正在传输的帧是事件帧的事件标识符位；并且该接收器包括：接收电路，该接收电路被配置为将正在传输的帧解码为事件帧；以及响应于解码而使接收器侧事件生效。
实施方案58：根据实施方案57的串行通信链路，其中延时电路包括大小与位数量相对应的移位寄存器，该位数量与帧时间相对应。
实施方案59：根据实施方案57或58中任一项的串行通信链路，其中延时电路包括计数器和寄存器，该计数器被配置为对与位数量相对应的数量进行计数，该位数量与帧时间相对应。
实施方案60：根据实施方案57至59中任一项的串行通信链路，其中传输电路被配置为基于选自以下项的协议而对帧进行编码：通用异步接收器/发射器、通用同步接收器/发射器或通用同步/异步接收器/发射器。
实施方案61：根据实施方案57至60中任一项的串行通信链路，其中接收电路被配置为基于选自以下项的协议而对帧进行解码：通用异步接收器/发射器、通用同步接收器/发射器或通用同步/异步接收器/发射器。

Claims (31)

1.一种串行通信链路发射器，所述串行通信链路发射器包括：
延时电路，所述延时电路被配置为确定正在传输的进行中的帧的预限定的比特位置与事件之间的事件延时；和
传输电路，所述传输电路被配置为在所述进行中的帧之后发送事件帧，其中所述传输电路被配置为在所述事件帧中包括：
与所述事件延时相对应的延时比特和指示所述事件帧对应于的所述事件的事件标识符比特。
2.根据权利要求1所述的串行通信链路发射器，其中所述延时电路包括延时计数器，所述延时计数器被配置为通过对从所述事件到所述进行中的帧的所述预限定的比特位置的时钟数进行计数来确定所述事件延时。
3.根据权利要求1所述的串行通信链路发射器，还包括：
两个或更多个事件子模块，其中所述两个或更多个事件子模块中的第一个与第一事件类型相对应，而所述两个或更多个事件子模块中的第二个与第二事件类型相对应，和
优先级逻辑，所述优先级逻辑被配置为将不同的优先级与所述第一事件类型和所述第二事件类型中的每个相关联。
4.根据权利要求1所述的串行通信链路发射器，还包括优先级逻辑，并且其中响应于与第一事件类型相对应的第一事件和与第二事件类型相对应的第二事件的发生，所述优先级逻辑被配置为：
传输所述第一事件和所述第二事件中的具有较高优先级的一者；以及
丢弃所述第一事件和所述第二事件中的具有较低优先级的一者。
5.根据权利要求1所述的串行通信链路发射器，还包括优先级逻辑，并且其中响应于与第一事件类型相对应的第一事件和与第二事件类型相对应的第二事件的发生，所述优先级逻辑被配置为：
传输与所述第一事件和所述第二事件中的具有较高优先级的一者相对应的较高优先级事件帧；
在传输所述较高优先级事件帧时，延搁所述第一事件和所述第二事件中的具有较低优先级的一者；以及
在传输所述较高优先级事件帧之后，传输与所述第一事件和所述第二事件中的具有较低优先级的一者相对应的较低优先级事件帧，所述较低优先级事件帧包括错误比特。
6.根据权利要求1所述的串行通信链路发射器，其中所述传输电路被配置为紧接所述进行中的帧发送所述事件帧。
7.根据权利要求1所述的串行通信链路发射器，其中所述传输电路被配置为基于选自以下项的协议而对帧进行编码：通用异步接收器/发射器、通用同步接收器/发射器或通用同步/异步接收器/发射器。
8.根据权利要求1所述的串行通信链路发射器，其中所述传输电路还被配置为在所述事件帧中包括事件标识符比特，其中所述事件指示符比特指示所述事件帧与一组事件中的哪个事件相对应。
9.一种通过串行通信链路传输事件的方法，所述方法包括：
确定正在传输的进行中的帧的预限定的比特位置与事件之间的事件延时；
对与所述事件相对应的事件帧进行编码，其中所述事件帧包括：
与所述事件延时相对应的延时比特；和
指示所述事件帧与所述事件相对应的事件标识符比特，以及
在所述进行中的帧之后传输所述事件帧。
10.根据权利要求9所述的方法，还包括紧接所述进行中的帧发送所述事件帧。
11.根据权利要求9所述的方法，还包括通过对从所述事件到所述进行中的帧的所述预限定的比特位置的时钟数进行计数来确定所述事件延时。
12.根据权利要求9所述的方法，还包括：
响应于与第一事件类型相对应的第一事件和与第二事件类型相对应的第二事件的发生：
传输所述第一事件和所述第二事件中的具有较高优先级的一者；以及
丢弃所述第一事件和所述第二事件中的具有较低优先级的一者。
13.根据权利要求9所述的方法，还包括：
响应于与第一事件类型相对应的第一事件和与第二事件类型相对应的第二事件的发生：
传输与所述第一事件和所述第二事件中的具有较高优先级的一者相对应的较高优先级事件帧；
在传输所述较高优先级事件帧时，延搁所述第一事件和所述第二事件中的具有较低优先级的一者；以及
在传输所述较高优先级事件帧之后，传输与所述第一事件和所述第二事件中的具有较低优先级的一者相对应的较低优先级事件帧，所述较低优先级事件帧包括错误比特。
14.一种串行通信链路接收器，所述串行通信链路接收器包括：
接收电路，所述接收电路被配置为接收事件帧，其中所述事件帧包括延时比特，所述延时比特指示在发射器处发生的事件相对于从所述发射器接收的前一帧中的预限定的比特位置之间的延时；和
延时电路，所述延时电路被配置为：
对所述延时比特进行解码；
等待与所述延时比特相对应的时钟周期数；以及
在等待所述时钟周期数之后使接收器侧事件生效。
15.根据权利要求14所述的串行通信链路接收器，其中所述延时电路被配置为通过对从所述事件帧中的预限定的点开始的所述时钟周期数进行计数来等待。
16.根据权利要求15所述的串行通信链路接收器，其中所述事件帧中的所述预限定的点是所述事件帧的最后一个比特。
17.根据权利要求14所述的串行通信链路接收器，其中所述接收器侧事件与在所述发射器处发生的所述事件相对应。
18.根据权利要求14所述的串行通信链路接收器，其中所述延时比特对应于无延时。
19.根据权利要求14所述的串行通信链路接收器，其中所述延时电路还被配置为对事件指示符比特进行解码并响应于所述事件指示符比特而使所述接收器侧事件生效，其中所述事件指示符比特指示所述事件帧与一组事件中的哪个事件相对应。
20.根据权利要求14所述的串行通信链路接收器，其中所述延时电路被配置为基于选自以下项的协议而对帧进行解码：通用异步接收器/发射器、通用同步接收器/发射器或通用同步/异步接收器/发射器。
21.一种通过串行通信链路接收事件的方法，所述方法包括：
接收事件帧；
对来自所述事件帧的延时比特进行解码，所述延时比特指示在发射器处发生的事件相对于在前一帧中的预限定的比特位置之间的延时；
等待与所述延时比特相对应的时钟周期数；以及
在所述等待之后使接收器侧事件生效。
22.根据权利要求21所述的方法，其中等待与所述延时比特相对应的所述时钟周期数包括从所述事件帧中的预限定的点开始对所述时钟周期数进行计数。
23.根据权利要求22所述的方法，其中所述事件帧中的所述预限定的点是所述事件帧中的最后一个比特。
24.根据权利要求21所述的方法，还包括：
对来自所述事件帧的事件指示符比特进行解码，其中所述事件指示符比特指示所述事件帧与一组事件中的哪个事件相对应；以及
其中使所述接收器侧事件生效响应于所述事件指示符比特。
25.根据权利要求21所述的方法，其中紧接所述前一帧接收所述事件帧。
26.根据权利要求21所述的方法，其中所述延时比特指示无延时。
27.一种串行通信链路，所述串行通信链路包括：
发射器和接收器，所述发射器和所述接收器被配置为限定发射器侧事件与接收器侧事件之间的均匀延迟；
所述发射器包括：
延时电路，所述延时电路被配置为接收所述发射器侧事件并将所述发射器侧事件延时了与帧时间相对应的延时时间；和
控制电路，所述控制电路被配置为防止在所述发射器侧事件被延时时，开始附加帧；和
传输电路，所述传输电路被配置为在所述延时时间之后发送与所述发射器侧事件相对应的事件帧，其中所述传输电路被配置为在所述事件帧中包括指示正在传输的所述帧是事件帧的事件标识符比特；并且
所述接收器包括：
接收电路，所述接收电路被配置为：
将所述正在传输的所述帧解码为所述事件帧；以及
响应于所述解码而使所述接收器侧事件生效。
28.根据权利要求27所述的串行通信链路，其中所述延时电路包括大小与比特数量相对应的移位寄存器，所述比特数量与所述帧时间相对应。
29.根据权利要求27所述的串行通信链路，其中所述延时电路包括计数器和寄存器，所述计数器被配置为对与比特数量相对应的数量进行计数，所述比特数量与所述帧时间相对应。
30.根据权利要求27所述的串行通信链路，其中所述传输电路被配置为基于选自以下项的协议而对帧进行编码：通用异步接收器/发射器、通用同步接收器/发射器或通用同步/异步接收器/发射器。
31.根据权利要求27所述的串行通信链路，其中所述接收电路被配置为基于选自以下项的协议而对帧进行解码：通用异步接收器/发射器、通用同步接收器/发射器或通用同步/异步接收器/发射器。
CN201880026851.XA 2017-05-05 2018-05-01 在串行通信链路上以均匀延迟传输事件的设备和方法 Active CN110546614B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762502329P 2017-05-05 2017-05-05
US62/502,329 2017-05-05
PCT/US2018/030507 WO2018204399A1 (en) 2017-05-05 2018-05-01 Devices and methods for transmission of events with a uniform latency on serial communication links

Publications (2)

Publication Number Publication Date
CN110546614A CN110546614A (zh) 2019-12-06
CN110546614B true CN110546614B (zh) 2023-09-26

Family

ID=62486630

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880026851.XA Active CN110546614B (zh) 2017-05-05 2018-05-01 在串行通信链路上以均匀延迟传输事件的设备和方法

Country Status (5)

Country Link
US (3) US10664435B2 (zh)
CN (1) CN110546614B (zh)
DE (1) DE112018002334T5 (zh)
TW (1) TW201843598A (zh)
WO (1) WO2018204399A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110098897B (zh) * 2019-04-25 2020-08-18 珠海格力电器股份有限公司 串行通信方法、装置、计算机设备和存储介质
US20210233462A1 (en) * 2020-01-24 2021-07-29 Texas Instruments Incorporated Single-clock display driver
US11704560B2 (en) * 2020-06-25 2023-07-18 Google Llc Pattern-based classification
US20220109617A1 (en) * 2020-10-06 2022-04-07 Nvidia Corporation Latency determinations for human interface devices
EP4285615A1 (en) * 2021-01-27 2023-12-06 Signify Holding B.V. Rf-based sensing with consistent latency
CN113312290A (zh) * 2021-06-04 2021-08-27 河南诺一电气有限公司 即插即用实时系统中智能板卡间信息记录时间误差的方法
TWI806483B (zh) * 2022-03-10 2023-06-21 台達電子工業股份有限公司 基於rs232序列埠實現的資料與指令傳輸方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1316772A (zh) * 2000-03-24 2001-10-10 株式会社鼎新 基于事件的测试系统的延迟时间插入
US7417637B1 (en) * 2004-09-01 2008-08-26 Nvidia Corporation Fairly arbitrating between clients
CN102238985A (zh) * 2008-09-24 2011-11-09 埃欧彭纳媒体有限责任公司 用于模拟真实环境中的事件的系统和方法
US8665884B2 (en) * 2011-08-25 2014-03-04 Honeywell International Inc. Embedded end-to-end delay information for data networks
US20160147684A1 (en) * 2014-11-26 2016-05-26 Qualcomm Incorporated In-band interrupt time stamp

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5621898A (en) 1994-11-29 1997-04-15 Compaq Computer Corporation Arbiter organization for serial bus transfers
AU2001293783A1 (en) * 2000-09-29 2002-04-08 Telefonaktiebolaget Lm Ericsson (Publ) Method and system for transmitting data
US7219176B2 (en) 2002-09-30 2007-05-15 Marvell International Ltd. System and apparatus for early fixed latency subtractive decoding
EP1465370B1 (en) 2003-04-05 2013-07-24 Mentor Graphics Corporation Predictable real time data communication on a serial bus
KR100795441B1 (ko) 2003-10-10 2008-01-16 노키아 코포레이션 짧은 대기시간의 인터럽트 및 제어 신호, 핫플러그 에러 검출 및 복구, 그리고 대역폭 할당을 하는 통신 버스
US7800408B2 (en) 2008-09-08 2010-09-21 Microchip Technology Incorporated High speed transient active pull-up I2C
US8291126B2 (en) 2010-03-23 2012-10-16 Spansion Llc Variable read latency on a serial memory bus
US8904451B2 (en) 2012-04-13 2014-12-02 Theplatform, Llc Systems for prioritizing video processing events based on availability of media file and agent to process the event type
US8639851B2 (en) 2012-05-02 2014-01-28 Atmel Corporation Serial bit processor
US9054685B2 (en) 2013-04-29 2015-06-09 Atmel Corporation Programmable bus signal hold time without system clock
US9229525B2 (en) 2013-06-17 2016-01-05 Apple Inc. Adaptive latency tolerance for power management of memory bus interfaces
FR3047587B1 (fr) * 2016-02-10 2023-01-13 Dolphin Integration Sa Dispositif de traitement muni d'un mode d'acces a des donnees sensibles.

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1316772A (zh) * 2000-03-24 2001-10-10 株式会社鼎新 基于事件的测试系统的延迟时间插入
US7417637B1 (en) * 2004-09-01 2008-08-26 Nvidia Corporation Fairly arbitrating between clients
CN102238985A (zh) * 2008-09-24 2011-11-09 埃欧彭纳媒体有限责任公司 用于模拟真实环境中的事件的系统和方法
US8665884B2 (en) * 2011-08-25 2014-03-04 Honeywell International Inc. Embedded end-to-end delay information for data networks
US20160147684A1 (en) * 2014-11-26 2016-05-26 Qualcomm Incorporated In-band interrupt time stamp

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Priority-based delay mitigation for event-monitoring IEEE 802.15.4 LR-WPANs;Tae Hyun Kim等;《IEEE Communications Letters》;20060331;全文 *

Also Published As

Publication number Publication date
US20190227975A1 (en) 2019-07-25
TW201843598A (zh) 2018-12-16
US10725961B2 (en) 2020-07-28
US10664435B2 (en) 2020-05-26
US20180322087A1 (en) 2018-11-08
CN110546614A (zh) 2019-12-06
DE112018002334T5 (de) 2020-01-16
US10725960B2 (en) 2020-07-28
WO2018204399A1 (en) 2018-11-08
US20190227976A1 (en) 2019-07-25

Similar Documents

Publication Publication Date Title
CN110546614B (zh) 在串行通信链路上以均匀延迟传输事件的设备和方法
CN106066834B (zh) 具有多设备消息传输的总线通信
JP6625557B2 (ja) センサーグローバルバス
US9569386B2 (en) Method and system for single-line inter-integrated circuit (I2C) bus
CN102542974B (zh) 用于在时序控制器与源极驱动器之间传送数据具有位误码率测试功能的方法及装置
KR101086426B1 (ko) Ｉ２ｃ 컨트롤러에서 직렬 데이터 라인의 상태 변화의타이밍 제어 장치 및 그 제어 방법
US20220045922A1 (en) Slave-to-master data and out-of-sequence acknowledgements on a daisy-chained bus
US9628255B1 (en) Methods and apparatus for transmitting data over a clock signal
US10204065B2 (en) Methods and apparatus for a multiple master bus protocol
EP3224979A1 (en) Error detection constants of symbol transition clocking transcoding
CN110603523B (zh) 用于对串行通信链路上的事件的传输进行优先级排序的设备和方法
CN103516928A (zh) 控制装置和图像形成设备
CN103577378A (zh) 一种全双工异步串行通信方法
Lim UART Architecture
CN109871342B (zh) 自适应连接的串行接口电路及其自适应连接方法
KR101456653B1 (ko) 단일 와이어 신호재생 전송장치 및 방법과 직렬 연결된 단일 와이어 신호재생 전송장치들
JP2013150666A (ja) 内視鏡装置
LaMeres et al. Serial Communication in C
US10157161B2 (en) Conditional embedding of dynamically shielded information on a bus
CN110750471A (zh) 一种基于gpio实现i2s从机功能的方法及终端

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant