JP4330284B2 - テストパターンやストローブ信号の発生装置及びタイミングデータへの遅延時間の挿入方法 - Google Patents
テストパターンやストローブ信号の発生装置及びタイミングデータへの遅延時間の挿入方法 Download PDFInfo
- Publication number
- JP4330284B2 JP4330284B2 JP2001083160A JP2001083160A JP4330284B2 JP 4330284 B2 JP4330284 B2 JP 4330284B2 JP 2001083160 A JP2001083160 A JP 2001083160A JP 2001083160 A JP2001083160 A JP 2001083160A JP 4330284 B2 JP4330284 B2 JP 4330284B2
- Authority
- JP
- Japan
- Prior art keywords
- event
- data
- delay time
- timing
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31922—Timing generation or clock distribution
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31919—Storing and outputting test patterns
- G01R31/31921—Storing and outputting test patterns using compression techniques, e.g. patterns sequencer
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体デバイスをテストするためのイベント型半導体テストシステムに関する。特に本発明は、イベントデータに基づいてテストパターンやストローブ信号を発生する装置及びタイミングデータへの遅延時間の挿入方法であり、他のイベントに影響を及ぼさずに、特定のイベントのタイミングデータに容易に遅延時間を挿入できるイベント型テストシステムに関する。
【０００２】
【従来の技術】
半導体テストシステムによって、ＩＣやＬＳＩのような半導体デバイスをテストする場合には、被試験半導体デバイスにはその該当するピンに、あらかじめ定めたテストタイミングで、ＩＣテスタにより生成されたテスト信号すなわちテストパターンを供給する。そしてＩＣテスタは、被試験デバイスからのテスト信号に応答した出力信号を受信する。その出力信号を所定のタイミングによるストローブ信号でストローブすなわちサンプルし、被試験デバイスが正常に機能しているかどうかを検証するために、期待値データと比較する。
【０００３】
伝統的な半導体テストシステムでは、テスト信号やストローブ信号等のタイミングは、半導体テストシステムのテスタレートあるいはテスタサイクルを基準として規定されている。このようなテストシステムは、サイクル型テストシステムとも呼ばれている。また、イベント型テストシステムと呼ばれる別のタイプのテストシステムがあり、このテストシステムでは、テスト信号とストローブ信号は、イベントメモリからのイベントデータに基づき、各ピン毎（パーピン）に直接的に生成される。本発明は、このようなイベント型半導体テストシステムに関するものである。
【０００４】
イベント型テストシステムでは、イベントという概念が用いられている。このイベントとは被試験半導体デバイスのテストに使用するテスト信号等のロジック状態の変化点をあらわしている。例えば、このようなロジック状態の変化点には、テスト信号の立ち上がりエッジや下がりエッジ、あるいはストローブ信号のタイミングエッジ等が相当する。各イベントのタイミングは、基準時点からの時間長として定義される。一般に、このような基準時点は、直前のイベントのタイミングである。あるいは基準時点は、全イベントに共通した固定のスタート時点としてもよい。
【０００５】
イベント型テストシステムでは、タイミングメモリ（イベントメモリ）に格納するタイミングデータは、サイクル型テストシステムのように全てのテストサイクルについて個別に波形、ベクタ、遅延時間等の複雑な情報を含む必要がないので、タイミングデータの記述を大幅に単純化することができる。イベント型テストシステムでは、上述のように、イベントメモリに格納する各イベント用のタイミング（イベント）データは、一般に、現在イベントと直前イベント間の時間差（遅延時間）で表現している。このようなイベント間の時間差（デルタタイム）は、固定した共通のスタート点からの時間差（絶対時間）で表現する場合と異なり、その時間差値は小さいので、イベントメモリ内のデータのサイズを小さくでき、その結果イベントメモリの容量を減少させることができる。
【０００６】
高いタイミング精度を実現するために、イベント間の時間差（遅延時間値）は、基準クロックサイクルの整数倍データ（整数部、またはイベントカウント）と基準クロックサイクルの端数データ（端数部、またはイベントバーニア）との組み合わせにより規定している。イベントカウントとイベントバーニア間のタイミング関係を、第３図（Ａ）−第３図（Ｅ）のタイミングチャートに示す。この例では、第３図（Ａ）の基準クロック（マスタークロック、またはシステムクロックとも言う）は、クロックサイクル（周期、または時間間隔とも言う）Ｔを有している。イベント０、イベント１、イベント２は、第３図（Ｃ）に示すようなタイミング関係になっている。
【０００７】
イベント１は、イベント０を基準にして記述するために、両イベント間の時間差（遅延時間）△Ｖ1として定義し、イベントメモリに格納する。イベント２のタイミングは、イベント１からの時間差（遅延時間）△Ｖ2により定義し、イベントメモリに格納する。同様に、第３図（Ｅ）のイベント３のタイミングは、イベント２からの時間差（遅延時間）△Ｖ3により定義し、イベントメモリに格納する。イベント型テストシステムでは、イベントメモリ内のタイミングデータを読み出し、全ての以前のイベントのタイミングデータと加算して、現在のイベントの最終的なタイミングを決定する。
【０００８】
従って、第３図（Ｃ）の例では、第３図（Ｂ）のタイミング関係を、イベント１を生成するために用いる。ここで第３図（Ｂ）のタイミング関係においてＮ1Ｔは、イベントカウント値（整数部データ）であり、基準クロック周期ＴのＮ1倍をあらわしており、△1Ｔは、イベントバーニア値（端数部データ）であり、基準クロック周期Ｔの端数値をあらわしている。同様に、イベント０を基準にして第３図（Ｅ）のイベント３を生成するには、以前のイベントの全てのタイミングデータを、Ｎ3Ｔ＋△3Ｔという総合的な時間差を生成するよう加算する。ここでＮ3Ｔは、イベントカウント値であり、基準クロック周期ＴのＮ3倍をあらわしており、△3Ｔは、イベントバーニア値であり、基準クロック周期Ｔの端数値をあらわしている。
【０００９】
実際のデバイスのテストにおいては、被試験デバイスのあるピンにおいては、印加するテスト信号は長時間、例えば数百ミリセカンド等のような間にわたって何ら変化せず、一方他の大部分のピンにおけるテスト信号は、数十ナノセカンドあるいは数百ナノセカンドのようなより高いレートで変化する。すなわち２のイベント間の時間差は大きく異なり、可能な最大の時間差を表現するためには、多くのデータビット数を必要とする。半導体テストシステムは、例えば数百のテストチャンネル（ピン）を有する大きなシステムであり、その各テストチャンネルにイベントメモリを備える必要がある。したがって、テストシステムの総合的なコストを低くするためには、各イベントメモリの容量を最小にすることが望ましい。
【００１０】
【発明が解決しようとする課題】
従って、本発明の目的は、半導体テストシステムの動作に影響を及ぼさずに、２つのイベント間の時間差を拡大するために、指定されたイベントのタイミングデータに延期時間を挿入することができるイベント型半導体テストシステムおよびイベント発生方法を提供することにある。
【００１１】
また、本発明の他の目的は、イベント間の長い時間差や短い時間差を表現する少数のデータビットを用いたタイミングデータをイベントメモリに蓄積し、各種のタイミングを有するイベントを連続して生成することができるイベント型半導体テストシステムとイベント発生方法を提供することにある。
【００１２】
また、本発明の更に他の目的は、小容量のイベントメモリ内にタイミングデータを格納しそのタイミングデータを変更して、以前のイベントからのデルタタイム（時間差）を基にしたイベントを生成することができるイベント型半導体テストシステムとイベント発生方法を提供することにある。
【００１３】
【課題を解決するための手段】
本発明は、各種のタイミングでイベントを生成してＤＵＴにテスト信号を供給し、ストローブ信号のタイミングでＤＵＴの出力信号を評価することにより被試験電子デバイス（ＤＵＴ）をテストするためのイベント型テストシステムである。イベントのタイミングは、イベントメモリのタイミングデータを変えることによって自由に変更することができる。このようなイベントメモリは、２つのイベント間に大きな時間差のあるタイミングデータを格納する場合であっても、比較的小容量でかつ短かいワード長により構成できる。
【００１４】
本発明において、イベントデータに基づいてテストパターンやストローブ信号を発生する装置は、各イベントのタイミングデータとイベントタイプデータを格納するためのイベントメモリと、指定されたイベントのタイミングデータに遅延時間を挿入する手段とにより構成されている。イベントメモリにおける現在のイベントのタイミングデータは、直前のイベントからの遅延時間として表現され、割り当てられた数のデータビットを用いて記述している。指定されたイベントのタイミングデータに遅延時間を挿入することにより、割り当てられたデータビット数で表現可能な時間長よりも遥かに長い総合遅延時間を有するイベントを発生することができる。この遅延時間の挿入手段は、指定イベントの直前のイベントについて規定されたタイミングデータとイベントタイプデータを繰り返す手段を含んでいる。
【００１５】
本発明の他の態様において、遅延時間の挿入手段は、指定されたイベントに追加の遅延時間を加えるためのＮＯＰ（ノンオペレーション）イベントとそのＮＯＰイベントタイプデータを挿入する手段を含んでいる。これにより、テストシステムは、特別の動作を行なわずに追加の遅延時間を挿入することができる。
【００１６】
本発明の第１と第２の態様において、イベントメモリ内のタイミングデータは、基準クロック周期の整数倍データ（整数部データ）で構成された遅延カウントデータと、基準クロック周期の端数データ（端数部データ）で構成された遅延バーニアデータとで構成されている。更に、本発明の第１と第２の態様において、このような遅延時間の挿入は、現在イベントの意図する長さの総合的遅延時間を達成するために、複数回繰り返して実行することもできる。
【００１７】
また、本発明の更に他の態様は、半導体デバイスのテストに用いるイベントのタイミングデータに遅延時間を挿入する方法である。本発明の方法は、イベントメモリに各イベントのタイミングデータとイベントタイプデータを格納するステップと、指定されたイベントのタイミングデータに遅延時間を挿入するステップとにより構成されている。イベントメモリにおける現在のイベントのタイミングデータは、直前のイベントからの遅延時間として表現され、割り当てられた数のデータビットを用いて記述している。指定されたイベントのタイミングデータに遅延時間を挿入することにより、割り当てられたデータビット数で表現可能な時間長よりも遥かに長い総合遅延時間を有するイベントを発生することができる。この遅延時間の挿入ステップは、指定イベントの直前のイベントについて規定されたタイミングデータとイベントタイプデータを繰り返すことにより、あるいは指定されたイベントにＮＯＰ（ノンオペレーション）イベントを挿入するとともにイベントタイプデータとしてＮＯＰを挿入することにより、テストシステムにおいて特別の動作を行なわずに、追加の遅延時間を挿入することができる。
【００１８】
本発明によれば、イベント型半導体テストシステムは、半導体デバイスを評価するために、イベントメモリ内に格納されたイベントデータを用いて各種タイミングのイベントを形成することができる。各イベントのタイミングは、以前のイベント間との時間差（デルタタイム）により定義される。イベント間のデルタタイムは、そのイベント間に遅延時間を挿入することにより容易に拡張することができ、そのような拡張によりイベントメモリの最大ワード長により可能な遅延時間よりはるかに大きな総合的デルタタイムを形成することができる。本発明の１の態様において、本発明のイベント型テストシステムの遅延時間挿入の動作は、意図した時間長を達成するまで、現在のイベントより直前のイベントを繰り返すことにより実行する。また本発明の別の態様において、イベント型テストシステムの遅延時間挿入の動作は、意図した時間長を達成するまで、現在のイベントについてＮＯＰ（ノンオペレーション）を呼び出して行う。
【００１９】
【発明の実施の形態】
第１図は、本発明のイベント型テストシステムの基本的構成を示す概略ブロック図である。イベント型テストシステムは、システムバス１４に接続されたホストコンピュータ１２とバスインタフェース１３、インターナルバス１５、アドレスコントロールロジック１８、フェイルメモリ１７、イベントカウントメモリ２０とイベントバーニアメモリ２１により構成したイベントメモリ、イベントサミング・スケーリングロジック２２、イベント発生器２４、及びピンエレクトロニクス２６を有している。イベント型テストシステムは、被試験半導体デバイス（ＤＵＴ）２８を評価する。この被試験半導体デバイス２８は、例えばランダムアクセスメモリ（ＲＡＭ）やフラッシュメモリ等のメモリＩＣ、またはマイクロプロセッサやデジタルシグナルプロセッサ等のロジックＩＣであり、ピンエレクトロニクス２６に接続される。
【００２０】
ホストコンピュータ１２の例としては、ＵＮＩＸオペレーテイングシステムを搭載したワークステーションである。ホストコンピュータ１２は、テスト動作の開始と停止、テストプログラムや他のテストコンデイション（条件）のロード、ホストコンピュータによるテスト結果解析を行うためのユーザインタフェースとして機能する。ホストコンピュータ１２は、システムバス１４とバスインタフェース１３とを介してハードウエア・テストシステムとインタフェースする。図にはないが、ホストコンピュータ１２は、好ましくは他のテストシステムやコンピュータネットワークからテスト情報を送受信するためにコミュニケーションネットワーク（通信回線）と接続される。
【００２１】
インターナルバス１５は、ハードウエア・テストシステム内のバスであり、アドレスコントロールロジック１８、フェイルメモリ１７、イベントサミング・スケーリングロジック２２、及びイベント発生器２４のような、ほとんどの機能ブロックと接続している。アドレスコントロールロジック１８の例は、ハードウエア・テストシステム専用のテスタプロセッサであり、一般にユーザがアクセスすることはできない。アドレスコントロールロジック１８は、ホストコンピュータ１２からのテストプログラムとテスト条件に基づき、テストシステム内の他の機能ブロックにインストラクションを供給する。フェイルメモリ１７は、例えばＤＵＴ２８のフェイル情報のようなテスト結果を、アドレスコントロールロジック１８の定めるアドレスに格納する。フェイルメモリ１７に格納された情報は、被試験デバイスのフェイル解析において使用される。
【００２２】
アドレスコントロールロジック１８は、第１図に示すように、イベントカウントメモリ２０とイベントバーニアメモリ２１にアドレスデータを供給する。実際のテストシステムでは、イベントカウントメモリとイベントバーニアメモリのセットが複数個用いられ、各セットがテストシステムのテストピンに対応した構成としている。イベントカウントメモリ２０とイベントバーニアメモリ２１は、テスト信号やストローブ信号を形成する各イベント用のタイミングデータを格納する。イベントカウントメモリ２０は、基準クロックの整数倍（整数部）であるタイミングデータを格納し、イベントバーニアメモリ２１は、基準クロックの端数（端数部）であるタイミングデータを格納する。本発明の関連においては、それぞれのイベントのタイミングデータは、直前のイベントからの時間差（遅延時間、あるいはデルタタイム）であらわされている。
【００２３】
イベントサミング・スケーリングロジック２２は、イベントカウントメモリ２０とイベントバーニアメモリ２１からのデルタタイミングデータによる各イベントを用いて、該当するイベントの総合的タイミングを示すデータを生成する。基本的に、このような総合的なタイミングデータは、整数倍データと端数データを加算することによって生成する。タイミングデータを加算する過程において、端数データのキャリーオーバーオペレーション（整数データへのオフセット）が、イベントサミング・スケーリングロジック２２内で行われる。更に、総合的タイミングを生成する過程において、総合的タイミングの変更を行うために、タイミングデータにスケーリングファクタを掛ける動作としてのスケーリング機能を付加してもよい。
【００２４】
イベント発生器２４は、イベントサミング・スケーリングロジック２２からの総合的タイミングデータに基づいて、イベントを実際に生成するものである。このようにして生成したイベント（テスト信号やストローブ信号）は、ピンエレクトロニクス２６を介してＤＵＴ２８に供給される。基本的に、ピンエレクトロニクス２６は、多数のドライバ、コンパレータ、及びスイッチ等の回路部品を有しており、それらの回路部品は、ＤＵＴ２８に対して入力と出力の関係を形成するように機能する。
【００２５】
第２図は、ドライバ３５とアナログコンパレータ３６を有するピンエレクトロニクス２６のより詳細な構成を示すブロック図である。イベント発生器２４は、ドライブイベントを生成し、それをドライバ３５を介してテスト信号としてＤＵＴ２８の入力ピンに供給する。更に、イベント発生器２４は、サンプリングイベントを生成し、ＤＵＴ２８の出力信号をサンプリングするストローブ信号としてアナログコンパレータ３６に供給する。アナログコンパレータ３６の出力信号は、パターンコンパレータ３８により、イベント発生器２４からの期待データと比較される。これにより、両者間に不一致がある場合は、第１図のフェイルメモリ１７にフェイル信号を送信する。
【００２６】
ドライブイベント（テスト信号）、ＤＵＴからの出力信号、サンプリングイベント（ストローブ信号）の波形例を、それぞれ第３図（Ｃ）、第３図（Ｄ）、第３図（Ｅ）に示す。第３図（Ｃ）のドライブイベントを、ドライバ３５を介してＤＵＴ２８に与えると、それに応答して、ＤＵＴ２８は第３図（Ｄ）に示す出力信号を生成する。この出力信号は、第３図（Ｅ）に示すサンプリングイベントにより定められたタイミングでストローブされる。第３図（Ｃ）に示すように、ドライブイベントは、テストパターンの立ち上がりエッジと下りエッジのタイミングを規定している。これに対し、第３図（Ｅ）に示すように、サンプリングイベントはストローブ点のタイミングを規定している。すなわち、このようなイベントがサンプリングイベントの場合には、１のイベントのみによってストローブ信号とする。これは、ストローブ信号のパルスの幅が小さいためであり、立ち上がりエッジと下りエッジの両方を定義して、ストローブ信号を生成することは実際上できないからである。
【００２７】
第４図は、２つの近接イベント間の時間差（デルタタイム）に基づいて各種イベントの時間関係を示したタイミングチャートである。第３図（Ａ）−第３図（Ｅ）との関連において上述したように、イベント間の時間長（遅延時間値）は、基準クロック周期の整数倍（整数部、あるいは遅延カウント）と基準クロック周期の端数（端数部、あるいは遅延バーニア）との組み合わせにより規定されている。
【００２８】
第４図の例では、イベント０−７は、時間間隔Ｔ＝１を有する基準クロックを基準として表現される。例えば、イベント０のデルタ（遅延）タイム△Ｖ0は０．７５（遅延カウント「０」、遅延バーニア「０．７５」）であり、イベント１のデルタタイム△Ｖ1は１．５０（遅延カウント「１」、遅延バーニア「０．５０」）とすることができる。このような設定において、イベント１の総合的遅延は２．２５であり、テストシステムのロジックは２つのイベントクロックを「２．０」とカウントし、残りの端数遅延として遅延バーニアの合計の端数部分「０．２５」を算出する。
【００２９】
第５図は、イベント形テストシステム内のイベントメモリに、第４図に示す連続した遅延関係のイベントに対応したタイミングデータを格納する例を示すテーブルである。遅延時間△Ｖn（△Ｖ0、△Ｖ1、△Ｖ2．．．）は、第５図に示すように、遅延カウントＣｎ（Ｃ１、Ｃ２、Ｃ３．．．）と遅延バーニアＶｎ（Ｖ１、Ｖ２、Ｖ３．．．）の組み合わせにより表現されている。第６図は、第５図のイベントメモリに格納したタイミングデータを用いて発生したイベントシーケンスの波形例を示すタイミングチャートである。第５図と第６図の例では、遅延時間の挿入をしていない。
【００３０】
遅延バーニア値は基準クロック周期Ｔよりも常に小さいため、そのワード長は数ビットあればどんなイベントの端数遅延も十分に表現することが可能である。しかし、イベントカウントデータ（遅延カウント）は、例えば１から１３４，２１７，７２８までの基準クロック周期のような非常に広い範囲の整数値を表現できる必要がある。これは、実際のテスト動作において、２つのイベント間の時間長が、数十ナノ秒のような小さな値から数百ミリ秒のような大きな値までになることがあり得るからである。このような最大の時間長に必要なクロック周期の数を表現するためには、イベントメモリ内の各遅延カウントデータの構成は、例えば２７データビットを必要とする。
【００３１】
実際のデバイステストでは、上述のような多数のクロック周期を使用するような大きな時間長を用いる頻度は小さく、ほとんどの場合は少数のクロック周期で十分である。従って、各イベントカウント内の遅延カウントデータに、例えば９ビット長というより少ないビット数のデータを使用することが望ましい。したがって本発明は、少数のデータビットを用いて、多数のクロック周期を必要とするデルタタイムを得るために、遅延時間をイベント間に挿入する方法を提供するものである。すなわち本発明は、直前のイベントとの時間差が、イベントメモリにおいて割り当てられたデータビットで表現可能な時間長よりもはるかに長いイベントを発生する手段を実現するものである。
【００３２】
第４図と第５図の例において、イベント２を生成する遅延値△Ｖ2の遅延時間が不十分な長さである場合、意図する長さの遅延時間を達成するためには、既存の遅延データに追加の遅延時間を挿入することが必要である。第７図はこのような状況、すなわちイベント１とイベント２の間に十分な遅延時間を達成できるように、イベントのシーケンスに追加のイベントを挿入する状況を示すタイミングチャートである。第７図の例では、イベント２は２つのイベント２ａおよび２ｂに分離され、例えばイベント２ａは遅延時間△Ｖ2aを有し、イベント２ｂは遅延時間△Ｖ2bを有する。すなわち、最大の遅延時間を有するイベント２ａを、イベント２に挿入している。
【００３３】
本発明の第１の態様では、このような遅延時間の挿入動作を、以前のイベント、例えばイベント１を複製する（繰り返す）ことにより行う。第８図はそのようなイベントメモリ内のデータ格納の例であり、最大値の遅延カウントデータと０値のバーニアデータを有するイベント２ａが挿入されている。イベント２ａは、第８図の右端の欄に示すように、イベント１と同一のイベントタイプとなっている。第８図のイベントデータを用いることにより、例えば第９図の波形が形成される。イベント２は、遅延時間△Ｖ2a（最大値の遅延カウントと０値の遅延バーニア）を有するイベント２ａと、遅延時間△Ｖ2b（遅延カウントＣ２と遅延バーニアＶ２）を有するイベント２ｂとの組み合わせにより形成されている。
【００３４】
上記の例に示すイベント２ａの遅延カウントは、最大値の遅延カウントとなっているが、遅延カウントデータは、挿入すべき遅延時間により異なるので、最大値を取るとは限らず、最大の遅延カウントデータよりも小さな値ともなりうる。あるいは、イベント間の意図する時間長が、可能な最大値の遅延カウントデータを２以上加算することが必要な場合もあり、そのような場合には、最大値の遅延カウントデータを有するイベント１を複数回繰り返す。
【００３５】
本発明の第１の態様における解決法は、第３図（Ｃ）に示すようなテスト信号等を形成するためのドライブイベントが連続した状況において効果的である。しかし、この解決法は、サンプリングイベント（ストローブ信号）の形成の場合には問題がある。前記で簡単に説明したように、ストローブ信号は、極めて細いパルスであり、セット（立ち上がり）エッジとリセット（下り）エッジのような２個のエッジ（イベント）で形成するのではなく、単独のエッジ（イベント）により定義されている。従って、イベント１がサンプリングイベント（ストローブ信号）である場合、第９図の例においてイベントの中間点、例えばイベント２ａのタイミング点で、ストローブ信号が発生されてしまう。このようなストローブ信号は、第２図に示すアナログコンパレータに供給され、ＤＵＴの出力信号をサンプル（ストローブ）する。その結果サンプルされた出力信号は、比較器により期待値と論理的に比較される。このため、実際のＤＵＴの動作に不良がなくても、本来意図していないサンプル点での比較なので、テスト結果が不良とされる可能性がある。
【００３６】
従って、本発明の第２の態様は、上述の第１の態様とは別の解決法を用いている。この方法では、ＮＯＰ（ノンオペレーション）という新たなイベントをイベントメモリのデータに挿入する。第１０図は、本発明の第２の態様におけるイベントメモリ内のデータ格納例を示している。この例において、イベント２ａとして示されたＮＯＰイベントを、イベント１の後のイベントデータに挿入する。イベント２ａは、遅延時間△Ｖ2a（最大値の遅延カウントと０値の遅延バーニア）を有する。この新たなイベントのイベントタイプを、第１０図の右端の欄にＮＯＰと表わしている。第１０図のイベントデータを用いることにより、例えば第１１図の波形が形成される。
【００３７】
ＮＯＰイベントを呼び出した場合、テストシステムは、指定された遅延時間を形成する以外は何もしない。従って、ドライブイベントにおいて、ＮＯＰの挿入があってもテストピンの状態に変化を生じない。また同様にサンプリングイベントにおいて、ＮＯＰの挿入があってもサンプリングイベントを形成せず、したがって誤ったテスト結果も発生しない。
【００３８】
上記の例に示すイベント２ａ（ＮＯＰイベント）の遅延カウントは、最大値の遅延カウントとなっているが、遅延カウントデータは、挿入すべき遅延時間により異なるので、最大値を取るとは限らず、最大の遅延カウントデータよりも小さな値ともなりうる。あるいは、イベント間の意図する時間長が、可能な最大値の遅延カウントデータのＮＯＰイベントを２以上加算することが必要な場合もあり、そのような場合には、最大値の遅延カウントデータを有するＮＯＰイベントを複数回繰り返す。
【００３９】
好ましい実施例しか明記していないが、上述した開示に基づき、添付した請求の範囲で、本発明の精神と範囲を離れることなく、本発明の様々な形態や変形が可能である。
【００４０】
【発明の効果】
本発明によれば、イベント型半導体テストシステムは、半導体デバイスを評価するために、イベントメモリ内に格納されたイベントデータを用いて各種タイミングのイベントを形成することができる。各イベントのタイミングは、以前のイベント間との時間差（デルタタイム）により定義される。イベント間のデルタタイムは、そのイベント間に遅延時間を挿入することにより容易に拡張することができ、そのような拡張によりイベントメモリの最大ワード長により可能な遅延時間よりはるかに大きな総合的デルタタイムを形成することができる。本発明の１の態様において、本発明のイベント型テストシステムの遅延時間挿入の動作は、意図した時間長を達成するまで、現在のイベントより直前のイベントを繰り返すことにより実行する。また本発明の別の態様において、イベント型テストシステムの遅延時間挿入の動作は、意図した時間長を達成するまで、現在のイベントについてＮＯＰ（ノンオペレーション）を呼び出して行う。
【図面の簡単な説明】
【図１】本発明のイベント型テストシステムの基本的な構成を示す概略ブロック図である。
【図２】第１図のピンエレクトロニクスと、イベント発生器からのドライブイベント（テスト信号）とサンプリングイベント（ストローブ信号）についてのより詳細なブロック図である。
【図３】各種のイベントの時間関係を示すタイミングチャートであり、イベントを基にしたテストオペレーションの基本概念を示すために、基準クロックとの関係によりドライブイベントとサンプリングイベントを示している。
【図４】２つの近接イベント間の各時間差（デルタタイムまたは遅延時間）により各種のイベント間のタイミング関係をあらわしたタイミングチャートである。
【図５】イベント型テストシステムに設けられるイベントメモリにおけるデータ格納例を示す図であり、第４図に示す一連のイベント間の遅延時間をあらわすデータであり、本発明の遅延時間の挿入が行われない連合に対応している。
【図６】第５図に示すイベントメモリ内に格納されたタイミングデータ例を用いて生成されるイベントのシーケンスの波形の例を示すタイミングチャートであり、本発明の遅延時間の挿入が行われない場合に対応している。
【図７】イベント間に十分に長い遅延時間を得るために、イベントのシーケンス中に付加的なイベントを挿入する場合の時間関係を示すタイミングチャートである。
【図８】本発明の第１の態様において、イベント型テストシステム内のイベントメモリにおけるタイミングデータに遅延時間を挿入するためのデータ格納例を示す図である。
【図９】本発明の第１の態様において、第８図のイベントメモリに格納されたタイミングデータにより生成されたイベントのシーケンスの波形例を示すタイミングチャートである。
【図１０】本発明の第２の態様において、イベント型テストシステム内のイベントメモリにおけるタイミングデータに遅延時間を挿入するためのデータ格納例を示す図である。
【図１１】本発明の第２の態様において、第８図のイベントメモリに格納されたタイミングデータにより生成されたイベントシーケンスの波形例を示すタイミングチャートである。
【発明の属する技術分野】
この発明は、半導体デバイスをテストするためのイベント型半導体テストシステムに関する。特に本発明は、イベントデータに基づいてテストパターンやストローブ信号を発生する装置及びタイミングデータへの遅延時間の挿入方法であり、他のイベントに影響を及ぼさずに、特定のイベントのタイミングデータに容易に遅延時間を挿入できるイベント型テストシステムに関する。
【０００２】
【従来の技術】
半導体テストシステムによって、ＩＣやＬＳＩのような半導体デバイスをテストする場合には、被試験半導体デバイスにはその該当するピンに、あらかじめ定めたテストタイミングで、ＩＣテスタにより生成されたテスト信号すなわちテストパターンを供給する。そしてＩＣテスタは、被試験デバイスからのテスト信号に応答した出力信号を受信する。その出力信号を所定のタイミングによるストローブ信号でストローブすなわちサンプルし、被試験デバイスが正常に機能しているかどうかを検証するために、期待値データと比較する。
【０００３】
伝統的な半導体テストシステムでは、テスト信号やストローブ信号等のタイミングは、半導体テストシステムのテスタレートあるいはテスタサイクルを基準として規定されている。このようなテストシステムは、サイクル型テストシステムとも呼ばれている。また、イベント型テストシステムと呼ばれる別のタイプのテストシステムがあり、このテストシステムでは、テスト信号とストローブ信号は、イベントメモリからのイベントデータに基づき、各ピン毎（パーピン）に直接的に生成される。本発明は、このようなイベント型半導体テストシステムに関するものである。
【０００４】
イベント型テストシステムでは、イベントという概念が用いられている。このイベントとは被試験半導体デバイスのテストに使用するテスト信号等のロジック状態の変化点をあらわしている。例えば、このようなロジック状態の変化点には、テスト信号の立ち上がりエッジや下がりエッジ、あるいはストローブ信号のタイミングエッジ等が相当する。各イベントのタイミングは、基準時点からの時間長として定義される。一般に、このような基準時点は、直前のイベントのタイミングである。あるいは基準時点は、全イベントに共通した固定のスタート時点としてもよい。
【０００５】
イベント型テストシステムでは、タイミングメモリ（イベントメモリ）に格納するタイミングデータは、サイクル型テストシステムのように全てのテストサイクルについて個別に波形、ベクタ、遅延時間等の複雑な情報を含む必要がないので、タイミングデータの記述を大幅に単純化することができる。イベント型テストシステムでは、上述のように、イベントメモリに格納する各イベント用のタイミング（イベント）データは、一般に、現在イベントと直前イベント間の時間差（遅延時間）で表現している。このようなイベント間の時間差（デルタタイム）は、固定した共通のスタート点からの時間差（絶対時間）で表現する場合と異なり、その時間差値は小さいので、イベントメモリ内のデータのサイズを小さくでき、その結果イベントメモリの容量を減少させることができる。
【０００６】
高いタイミング精度を実現するために、イベント間の時間差（遅延時間値）は、基準クロックサイクルの整数倍データ（整数部、またはイベントカウント）と基準クロックサイクルの端数データ（端数部、またはイベントバーニア）との組み合わせにより規定している。イベントカウントとイベントバーニア間のタイミング関係を、第３図（Ａ）−第３図（Ｅ）のタイミングチャートに示す。この例では、第３図（Ａ）の基準クロック（マスタークロック、またはシステムクロックとも言う）は、クロックサイクル（周期、または時間間隔とも言う）Ｔを有している。イベント０、イベント１、イベント２は、第３図（Ｃ）に示すようなタイミング関係になっている。
【０００７】
イベント１は、イベント０を基準にして記述するために、両イベント間の時間差（遅延時間）△Ｖ1として定義し、イベントメモリに格納する。イベント２のタイミングは、イベント１からの時間差（遅延時間）△Ｖ2により定義し、イベントメモリに格納する。同様に、第３図（Ｅ）のイベント３のタイミングは、イベント２からの時間差（遅延時間）△Ｖ3により定義し、イベントメモリに格納する。イベント型テストシステムでは、イベントメモリ内のタイミングデータを読み出し、全ての以前のイベントのタイミングデータと加算して、現在のイベントの最終的なタイミングを決定する。
【０００８】
従って、第３図（Ｃ）の例では、第３図（Ｂ）のタイミング関係を、イベント１を生成するために用いる。ここで第３図（Ｂ）のタイミング関係においてＮ1Ｔは、イベントカウント値（整数部データ）であり、基準クロック周期ＴのＮ1倍をあらわしており、△1Ｔは、イベントバーニア値（端数部データ）であり、基準クロック周期Ｔの端数値をあらわしている。同様に、イベント０を基準にして第３図（Ｅ）のイベント３を生成するには、以前のイベントの全てのタイミングデータを、Ｎ3Ｔ＋△3Ｔという総合的な時間差を生成するよう加算する。ここでＮ3Ｔは、イベントカウント値であり、基準クロック周期ＴのＮ3倍をあらわしており、△3Ｔは、イベントバーニア値であり、基準クロック周期Ｔの端数値をあらわしている。
【０００９】
実際のデバイスのテストにおいては、被試験デバイスのあるピンにおいては、印加するテスト信号は長時間、例えば数百ミリセカンド等のような間にわたって何ら変化せず、一方他の大部分のピンにおけるテスト信号は、数十ナノセカンドあるいは数百ナノセカンドのようなより高いレートで変化する。すなわち２のイベント間の時間差は大きく異なり、可能な最大の時間差を表現するためには、多くのデータビット数を必要とする。半導体テストシステムは、例えば数百のテストチャンネル（ピン）を有する大きなシステムであり、その各テストチャンネルにイベントメモリを備える必要がある。したがって、テストシステムの総合的なコストを低くするためには、各イベントメモリの容量を最小にすることが望ましい。
【００１０】
【発明が解決しようとする課題】
従って、本発明の目的は、半導体テストシステムの動作に影響を及ぼさずに、２つのイベント間の時間差を拡大するために、指定されたイベントのタイミングデータに延期時間を挿入することができるイベント型半導体テストシステムおよびイベント発生方法を提供することにある。
【００１１】
また、本発明の他の目的は、イベント間の長い時間差や短い時間差を表現する少数のデータビットを用いたタイミングデータをイベントメモリに蓄積し、各種のタイミングを有するイベントを連続して生成することができるイベント型半導体テストシステムとイベント発生方法を提供することにある。
【００１２】
また、本発明の更に他の目的は、小容量のイベントメモリ内にタイミングデータを格納しそのタイミングデータを変更して、以前のイベントからのデルタタイム（時間差）を基にしたイベントを生成することができるイベント型半導体テストシステムとイベント発生方法を提供することにある。
【００１３】
【課題を解決するための手段】
本発明は、各種のタイミングでイベントを生成してＤＵＴにテスト信号を供給し、ストローブ信号のタイミングでＤＵＴの出力信号を評価することにより被試験電子デバイス（ＤＵＴ）をテストするためのイベント型テストシステムである。イベントのタイミングは、イベントメモリのタイミングデータを変えることによって自由に変更することができる。このようなイベントメモリは、２つのイベント間に大きな時間差のあるタイミングデータを格納する場合であっても、比較的小容量でかつ短かいワード長により構成できる。
【００１４】
本発明において、イベントデータに基づいてテストパターンやストローブ信号を発生する装置は、各イベントのタイミングデータとイベントタイプデータを格納するためのイベントメモリと、指定されたイベントのタイミングデータに遅延時間を挿入する手段とにより構成されている。イベントメモリにおける現在のイベントのタイミングデータは、直前のイベントからの遅延時間として表現され、割り当てられた数のデータビットを用いて記述している。指定されたイベントのタイミングデータに遅延時間を挿入することにより、割り当てられたデータビット数で表現可能な時間長よりも遥かに長い総合遅延時間を有するイベントを発生することができる。この遅延時間の挿入手段は、指定イベントの直前のイベントについて規定されたタイミングデータとイベントタイプデータを繰り返す手段を含んでいる。
【００１５】
本発明の他の態様において、遅延時間の挿入手段は、指定されたイベントに追加の遅延時間を加えるためのＮＯＰ（ノンオペレーション）イベントとそのＮＯＰイベントタイプデータを挿入する手段を含んでいる。これにより、テストシステムは、特別の動作を行なわずに追加の遅延時間を挿入することができる。
【００１６】
本発明の第１と第２の態様において、イベントメモリ内のタイミングデータは、基準クロック周期の整数倍データ（整数部データ）で構成された遅延カウントデータと、基準クロック周期の端数データ（端数部データ）で構成された遅延バーニアデータとで構成されている。更に、本発明の第１と第２の態様において、このような遅延時間の挿入は、現在イベントの意図する長さの総合的遅延時間を達成するために、複数回繰り返して実行することもできる。
【００１７】
また、本発明の更に他の態様は、半導体デバイスのテストに用いるイベントのタイミングデータに遅延時間を挿入する方法である。本発明の方法は、イベントメモリに各イベントのタイミングデータとイベントタイプデータを格納するステップと、指定されたイベントのタイミングデータに遅延時間を挿入するステップとにより構成されている。イベントメモリにおける現在のイベントのタイミングデータは、直前のイベントからの遅延時間として表現され、割り当てられた数のデータビットを用いて記述している。指定されたイベントのタイミングデータに遅延時間を挿入することにより、割り当てられたデータビット数で表現可能な時間長よりも遥かに長い総合遅延時間を有するイベントを発生することができる。この遅延時間の挿入ステップは、指定イベントの直前のイベントについて規定されたタイミングデータとイベントタイプデータを繰り返すことにより、あるいは指定されたイベントにＮＯＰ（ノンオペレーション）イベントを挿入するとともにイベントタイプデータとしてＮＯＰを挿入することにより、テストシステムにおいて特別の動作を行なわずに、追加の遅延時間を挿入することができる。
【００１８】
本発明によれば、イベント型半導体テストシステムは、半導体デバイスを評価するために、イベントメモリ内に格納されたイベントデータを用いて各種タイミングのイベントを形成することができる。各イベントのタイミングは、以前のイベント間との時間差（デルタタイム）により定義される。イベント間のデルタタイムは、そのイベント間に遅延時間を挿入することにより容易に拡張することができ、そのような拡張によりイベントメモリの最大ワード長により可能な遅延時間よりはるかに大きな総合的デルタタイムを形成することができる。本発明の１の態様において、本発明のイベント型テストシステムの遅延時間挿入の動作は、意図した時間長を達成するまで、現在のイベントより直前のイベントを繰り返すことにより実行する。また本発明の別の態様において、イベント型テストシステムの遅延時間挿入の動作は、意図した時間長を達成するまで、現在のイベントについてＮＯＰ（ノンオペレーション）を呼び出して行う。
【００１９】
【発明の実施の形態】
第１図は、本発明のイベント型テストシステムの基本的構成を示す概略ブロック図である。イベント型テストシステムは、システムバス１４に接続されたホストコンピュータ１２とバスインタフェース１３、インターナルバス１５、アドレスコントロールロジック１８、フェイルメモリ１７、イベントカウントメモリ２０とイベントバーニアメモリ２１により構成したイベントメモリ、イベントサミング・スケーリングロジック２２、イベント発生器２４、及びピンエレクトロニクス２６を有している。イベント型テストシステムは、被試験半導体デバイス（ＤＵＴ）２８を評価する。この被試験半導体デバイス２８は、例えばランダムアクセスメモリ（ＲＡＭ）やフラッシュメモリ等のメモリＩＣ、またはマイクロプロセッサやデジタルシグナルプロセッサ等のロジックＩＣであり、ピンエレクトロニクス２６に接続される。
【００２０】
ホストコンピュータ１２の例としては、ＵＮＩＸオペレーテイングシステムを搭載したワークステーションである。ホストコンピュータ１２は、テスト動作の開始と停止、テストプログラムや他のテストコンデイション（条件）のロード、ホストコンピュータによるテスト結果解析を行うためのユーザインタフェースとして機能する。ホストコンピュータ１２は、システムバス１４とバスインタフェース１３とを介してハードウエア・テストシステムとインタフェースする。図にはないが、ホストコンピュータ１２は、好ましくは他のテストシステムやコンピュータネットワークからテスト情報を送受信するためにコミュニケーションネットワーク（通信回線）と接続される。
【００２１】
インターナルバス１５は、ハードウエア・テストシステム内のバスであり、アドレスコントロールロジック１８、フェイルメモリ１７、イベントサミング・スケーリングロジック２２、及びイベント発生器２４のような、ほとんどの機能ブロックと接続している。アドレスコントロールロジック１８の例は、ハードウエア・テストシステム専用のテスタプロセッサであり、一般にユーザがアクセスすることはできない。アドレスコントロールロジック１８は、ホストコンピュータ１２からのテストプログラムとテスト条件に基づき、テストシステム内の他の機能ブロックにインストラクションを供給する。フェイルメモリ１７は、例えばＤＵＴ２８のフェイル情報のようなテスト結果を、アドレスコントロールロジック１８の定めるアドレスに格納する。フェイルメモリ１７に格納された情報は、被試験デバイスのフェイル解析において使用される。
【００２２】
アドレスコントロールロジック１８は、第１図に示すように、イベントカウントメモリ２０とイベントバーニアメモリ２１にアドレスデータを供給する。実際のテストシステムでは、イベントカウントメモリとイベントバーニアメモリのセットが複数個用いられ、各セットがテストシステムのテストピンに対応した構成としている。イベントカウントメモリ２０とイベントバーニアメモリ２１は、テスト信号やストローブ信号を形成する各イベント用のタイミングデータを格納する。イベントカウントメモリ２０は、基準クロックの整数倍（整数部）であるタイミングデータを格納し、イベントバーニアメモリ２１は、基準クロックの端数（端数部）であるタイミングデータを格納する。本発明の関連においては、それぞれのイベントのタイミングデータは、直前のイベントからの時間差（遅延時間、あるいはデルタタイム）であらわされている。
【００２３】
イベントサミング・スケーリングロジック２２は、イベントカウントメモリ２０とイベントバーニアメモリ２１からのデルタタイミングデータによる各イベントを用いて、該当するイベントの総合的タイミングを示すデータを生成する。基本的に、このような総合的なタイミングデータは、整数倍データと端数データを加算することによって生成する。タイミングデータを加算する過程において、端数データのキャリーオーバーオペレーション（整数データへのオフセット）が、イベントサミング・スケーリングロジック２２内で行われる。更に、総合的タイミングを生成する過程において、総合的タイミングの変更を行うために、タイミングデータにスケーリングファクタを掛ける動作としてのスケーリング機能を付加してもよい。
【００２４】
イベント発生器２４は、イベントサミング・スケーリングロジック２２からの総合的タイミングデータに基づいて、イベントを実際に生成するものである。このようにして生成したイベント（テスト信号やストローブ信号）は、ピンエレクトロニクス２６を介してＤＵＴ２８に供給される。基本的に、ピンエレクトロニクス２６は、多数のドライバ、コンパレータ、及びスイッチ等の回路部品を有しており、それらの回路部品は、ＤＵＴ２８に対して入力と出力の関係を形成するように機能する。
【００２５】
第２図は、ドライバ３５とアナログコンパレータ３６を有するピンエレクトロニクス２６のより詳細な構成を示すブロック図である。イベント発生器２４は、ドライブイベントを生成し、それをドライバ３５を介してテスト信号としてＤＵＴ２８の入力ピンに供給する。更に、イベント発生器２４は、サンプリングイベントを生成し、ＤＵＴ２８の出力信号をサンプリングするストローブ信号としてアナログコンパレータ３６に供給する。アナログコンパレータ３６の出力信号は、パターンコンパレータ３８により、イベント発生器２４からの期待データと比較される。これにより、両者間に不一致がある場合は、第１図のフェイルメモリ１７にフェイル信号を送信する。
【００２６】
ドライブイベント（テスト信号）、ＤＵＴからの出力信号、サンプリングイベント（ストローブ信号）の波形例を、それぞれ第３図（Ｃ）、第３図（Ｄ）、第３図（Ｅ）に示す。第３図（Ｃ）のドライブイベントを、ドライバ３５を介してＤＵＴ２８に与えると、それに応答して、ＤＵＴ２８は第３図（Ｄ）に示す出力信号を生成する。この出力信号は、第３図（Ｅ）に示すサンプリングイベントにより定められたタイミングでストローブされる。第３図（Ｃ）に示すように、ドライブイベントは、テストパターンの立ち上がりエッジと下りエッジのタイミングを規定している。これに対し、第３図（Ｅ）に示すように、サンプリングイベントはストローブ点のタイミングを規定している。すなわち、このようなイベントがサンプリングイベントの場合には、１のイベントのみによってストローブ信号とする。これは、ストローブ信号のパルスの幅が小さいためであり、立ち上がりエッジと下りエッジの両方を定義して、ストローブ信号を生成することは実際上できないからである。
【００２７】
第４図は、２つの近接イベント間の時間差（デルタタイム）に基づいて各種イベントの時間関係を示したタイミングチャートである。第３図（Ａ）−第３図（Ｅ）との関連において上述したように、イベント間の時間長（遅延時間値）は、基準クロック周期の整数倍（整数部、あるいは遅延カウント）と基準クロック周期の端数（端数部、あるいは遅延バーニア）との組み合わせにより規定されている。
【００２８】
第４図の例では、イベント０−７は、時間間隔Ｔ＝１を有する基準クロックを基準として表現される。例えば、イベント０のデルタ（遅延）タイム△Ｖ0は０．７５（遅延カウント「０」、遅延バーニア「０．７５」）であり、イベント１のデルタタイム△Ｖ1は１．５０（遅延カウント「１」、遅延バーニア「０．５０」）とすることができる。このような設定において、イベント１の総合的遅延は２．２５であり、テストシステムのロジックは２つのイベントクロックを「２．０」とカウントし、残りの端数遅延として遅延バーニアの合計の端数部分「０．２５」を算出する。
【００２９】
第５図は、イベント形テストシステム内のイベントメモリに、第４図に示す連続した遅延関係のイベントに対応したタイミングデータを格納する例を示すテーブルである。遅延時間△Ｖn（△Ｖ0、△Ｖ1、△Ｖ2．．．）は、第５図に示すように、遅延カウントＣｎ（Ｃ１、Ｃ２、Ｃ３．．．）と遅延バーニアＶｎ（Ｖ１、Ｖ２、Ｖ３．．．）の組み合わせにより表現されている。第６図は、第５図のイベントメモリに格納したタイミングデータを用いて発生したイベントシーケンスの波形例を示すタイミングチャートである。第５図と第６図の例では、遅延時間の挿入をしていない。
【００３０】
遅延バーニア値は基準クロック周期Ｔよりも常に小さいため、そのワード長は数ビットあればどんなイベントの端数遅延も十分に表現することが可能である。しかし、イベントカウントデータ（遅延カウント）は、例えば１から１３４，２１７，７２８までの基準クロック周期のような非常に広い範囲の整数値を表現できる必要がある。これは、実際のテスト動作において、２つのイベント間の時間長が、数十ナノ秒のような小さな値から数百ミリ秒のような大きな値までになることがあり得るからである。このような最大の時間長に必要なクロック周期の数を表現するためには、イベントメモリ内の各遅延カウントデータの構成は、例えば２７データビットを必要とする。
【００３１】
実際のデバイステストでは、上述のような多数のクロック周期を使用するような大きな時間長を用いる頻度は小さく、ほとんどの場合は少数のクロック周期で十分である。従って、各イベントカウント内の遅延カウントデータに、例えば９ビット長というより少ないビット数のデータを使用することが望ましい。したがって本発明は、少数のデータビットを用いて、多数のクロック周期を必要とするデルタタイムを得るために、遅延時間をイベント間に挿入する方法を提供するものである。すなわち本発明は、直前のイベントとの時間差が、イベントメモリにおいて割り当てられたデータビットで表現可能な時間長よりもはるかに長いイベントを発生する手段を実現するものである。
【００３２】
第４図と第５図の例において、イベント２を生成する遅延値△Ｖ2の遅延時間が不十分な長さである場合、意図する長さの遅延時間を達成するためには、既存の遅延データに追加の遅延時間を挿入することが必要である。第７図はこのような状況、すなわちイベント１とイベント２の間に十分な遅延時間を達成できるように、イベントのシーケンスに追加のイベントを挿入する状況を示すタイミングチャートである。第７図の例では、イベント２は２つのイベント２ａおよび２ｂに分離され、例えばイベント２ａは遅延時間△Ｖ2aを有し、イベント２ｂは遅延時間△Ｖ2bを有する。すなわち、最大の遅延時間を有するイベント２ａを、イベント２に挿入している。
【００３３】
本発明の第１の態様では、このような遅延時間の挿入動作を、以前のイベント、例えばイベント１を複製する（繰り返す）ことにより行う。第８図はそのようなイベントメモリ内のデータ格納の例であり、最大値の遅延カウントデータと０値のバーニアデータを有するイベント２ａが挿入されている。イベント２ａは、第８図の右端の欄に示すように、イベント１と同一のイベントタイプとなっている。第８図のイベントデータを用いることにより、例えば第９図の波形が形成される。イベント２は、遅延時間△Ｖ2a（最大値の遅延カウントと０値の遅延バーニア）を有するイベント２ａと、遅延時間△Ｖ2b（遅延カウントＣ２と遅延バーニアＶ２）を有するイベント２ｂとの組み合わせにより形成されている。
【００３４】
上記の例に示すイベント２ａの遅延カウントは、最大値の遅延カウントとなっているが、遅延カウントデータは、挿入すべき遅延時間により異なるので、最大値を取るとは限らず、最大の遅延カウントデータよりも小さな値ともなりうる。あるいは、イベント間の意図する時間長が、可能な最大値の遅延カウントデータを２以上加算することが必要な場合もあり、そのような場合には、最大値の遅延カウントデータを有するイベント１を複数回繰り返す。
【００３５】
本発明の第１の態様における解決法は、第３図（Ｃ）に示すようなテスト信号等を形成するためのドライブイベントが連続した状況において効果的である。しかし、この解決法は、サンプリングイベント（ストローブ信号）の形成の場合には問題がある。前記で簡単に説明したように、ストローブ信号は、極めて細いパルスであり、セット（立ち上がり）エッジとリセット（下り）エッジのような２個のエッジ（イベント）で形成するのではなく、単独のエッジ（イベント）により定義されている。従って、イベント１がサンプリングイベント（ストローブ信号）である場合、第９図の例においてイベントの中間点、例えばイベント２ａのタイミング点で、ストローブ信号が発生されてしまう。このようなストローブ信号は、第２図に示すアナログコンパレータに供給され、ＤＵＴの出力信号をサンプル（ストローブ）する。その結果サンプルされた出力信号は、比較器により期待値と論理的に比較される。このため、実際のＤＵＴの動作に不良がなくても、本来意図していないサンプル点での比較なので、テスト結果が不良とされる可能性がある。
【００３６】
従って、本発明の第２の態様は、上述の第１の態様とは別の解決法を用いている。この方法では、ＮＯＰ（ノンオペレーション）という新たなイベントをイベントメモリのデータに挿入する。第１０図は、本発明の第２の態様におけるイベントメモリ内のデータ格納例を示している。この例において、イベント２ａとして示されたＮＯＰイベントを、イベント１の後のイベントデータに挿入する。イベント２ａは、遅延時間△Ｖ2a（最大値の遅延カウントと０値の遅延バーニア）を有する。この新たなイベントのイベントタイプを、第１０図の右端の欄にＮＯＰと表わしている。第１０図のイベントデータを用いることにより、例えば第１１図の波形が形成される。
【００３７】
ＮＯＰイベントを呼び出した場合、テストシステムは、指定された遅延時間を形成する以外は何もしない。従って、ドライブイベントにおいて、ＮＯＰの挿入があってもテストピンの状態に変化を生じない。また同様にサンプリングイベントにおいて、ＮＯＰの挿入があってもサンプリングイベントを形成せず、したがって誤ったテスト結果も発生しない。
【００３８】
上記の例に示すイベント２ａ（ＮＯＰイベント）の遅延カウントは、最大値の遅延カウントとなっているが、遅延カウントデータは、挿入すべき遅延時間により異なるので、最大値を取るとは限らず、最大の遅延カウントデータよりも小さな値ともなりうる。あるいは、イベント間の意図する時間長が、可能な最大値の遅延カウントデータのＮＯＰイベントを２以上加算することが必要な場合もあり、そのような場合には、最大値の遅延カウントデータを有するＮＯＰイベントを複数回繰り返す。
【００３９】
好ましい実施例しか明記していないが、上述した開示に基づき、添付した請求の範囲で、本発明の精神と範囲を離れることなく、本発明の様々な形態や変形が可能である。
【００４０】
【発明の効果】
本発明によれば、イベント型半導体テストシステムは、半導体デバイスを評価するために、イベントメモリ内に格納されたイベントデータを用いて各種タイミングのイベントを形成することができる。各イベントのタイミングは、以前のイベント間との時間差（デルタタイム）により定義される。イベント間のデルタタイムは、そのイベント間に遅延時間を挿入することにより容易に拡張することができ、そのような拡張によりイベントメモリの最大ワード長により可能な遅延時間よりはるかに大きな総合的デルタタイムを形成することができる。本発明の１の態様において、本発明のイベント型テストシステムの遅延時間挿入の動作は、意図した時間長を達成するまで、現在のイベントより直前のイベントを繰り返すことにより実行する。また本発明の別の態様において、イベント型テストシステムの遅延時間挿入の動作は、意図した時間長を達成するまで、現在のイベントについてＮＯＰ（ノンオペレーション）を呼び出して行う。
【図面の簡単な説明】
【図１】本発明のイベント型テストシステムの基本的な構成を示す概略ブロック図である。
【図２】第１図のピンエレクトロニクスと、イベント発生器からのドライブイベント（テスト信号）とサンプリングイベント（ストローブ信号）についてのより詳細なブロック図である。
【図３】各種のイベントの時間関係を示すタイミングチャートであり、イベントを基にしたテストオペレーションの基本概念を示すために、基準クロックとの関係によりドライブイベントとサンプリングイベントを示している。
【図４】２つの近接イベント間の各時間差（デルタタイムまたは遅延時間）により各種のイベント間のタイミング関係をあらわしたタイミングチャートである。
【図５】イベント型テストシステムに設けられるイベントメモリにおけるデータ格納例を示す図であり、第４図に示す一連のイベント間の遅延時間をあらわすデータであり、本発明の遅延時間の挿入が行われない連合に対応している。
【図６】第５図に示すイベントメモリ内に格納されたタイミングデータ例を用いて生成されるイベントのシーケンスの波形の例を示すタイミングチャートであり、本発明の遅延時間の挿入が行われない場合に対応している。
【図７】イベント間に十分に長い遅延時間を得るために、イベントのシーケンス中に付加的なイベントを挿入する場合の時間関係を示すタイミングチャートである。
【図８】本発明の第１の態様において、イベント型テストシステム内のイベントメモリにおけるタイミングデータに遅延時間を挿入するためのデータ格納例を示す図である。
【図９】本発明の第１の態様において、第８図のイベントメモリに格納されたタイミングデータにより生成されたイベントのシーケンスの波形例を示すタイミングチャートである。
【図１０】本発明の第２の態様において、イベント型テストシステム内のイベントメモリにおけるタイミングデータに遅延時間を挿入するためのデータ格納例を示す図である。
【図１１】本発明の第２の態様において、第８図のイベントメモリに格納されたタイミングデータにより生成されたイベントシーケンスの波形例を示すタイミングチャートである。
Claims (8)
- 半導体テストシステムにおいて、
各イベントについて、そのタイミングが直前のイベントからの遅延時間として、割り当てられた数のデータビットを用いて記述されたタイミングデータとイベントタイプデータを格納するためのイベントメモリと、
上記イベントメモリに割り当てられたデータビット数で表現可能な時間長よりも長い総合遅延時間を有するイベントを発生するように、直前のイベントと同一タイプのイベントを連続的に発生させて同一の出力状態を維持する手段と、
上記同一タイプのイベントを連続的に発生させるために、指定イベントの直前のイベントについて規定されたタイミングデータとイベントタイプデータを繰り返す手段と、を有することにより、イベントデータに基づいてテストパターンやストローブ信号を発生するイベント型半導体テストシステム。 - 上記イベントメモリ内のタイミングデータは、基準クロック周期の整数倍データで構成された遅延カウントデータと、基準クロック周期の端数データで構成された遅延バーニアデータと、で構成されている、請求項１に記載のイベント型半導体テストシステム。
- 上記指定イベントの直前のイベントのタイミングデータとイベントタイプデータの繰り返しを、現在イベントの意図する長さの総合的遅延時間を達成するために複数回実行する、請求項１に記載のイベント型半導体テストシステム。
- 半導体テストシステムにおいて、
各イベントについて、そのタイミングが直前のイベントからの遅延時間として、割り当てられた数のデータビットを用いて記述されたタイミングデータとイベントタイプデータを格納するためのイベントメモリと、
上記イベントメモリに割り当てられたデータビット数で表現可能な時間長よりも長い総合遅延時間を有するイベントを発生するように、直前のイベントと同一タイプのイベントを連続的に発生させて同一の出力状態を維持する手段と、
上記同一タイプのイベントを連続的に発生させるために、ＮＯＰ（ノンオペレーション）イベントとそのＮＯＰイベントタイプデータを挿入する手段と、を有することにより、イベントデータに基づいてテストパターンやストローブ信号を発生するイベント型半導体テストシステム。 - 上記イベントメモリ内のタイミングデータは、基準クロック周期の整数倍データで構成された遅延カウントデータと、基準クロック周期の端数データで構成された遅延バーニアデータとで構成されている、請求項４に記載のイベント型半導体テストシステム。
- 上記指定されたイベントに追加の遅延時間を加えるためのＮＯＰイベントとそのＮＯＰイベントタイプデータの挿入動作を、現在イベントの意図する長さの総合的遅延時間を達成するために複数回実行する、請求項４に記載のイベント型半導体テストシステム。
- 各イベントについて、そのタイミングが直前のイベントからの遅延時間として、割り当てられた数のデータビットを用いて記述されたタイミングデータとイベントタイプデータを格納するためのイベントメモリを有してなるイベント型半導体テストシステムにより、半導体デバイスのテストに用いるイベントのタイミングデータに遅延時間を挿入する方法において、
そのイベントメモリにイベントのタイミングデータとイベントタイプデータを格納するステップと
その割り当てられたデータビット数で表現可能な時間長よりも長い総合遅延時間を有するイベントを発生するように、指定されたイベントのタイミングデータに追加の遅延時間を挿入するステップと、
により構成され、この遅延時間の挿入ステップは、指定イベントの直前のイベントについて規定されたタイミングデータとイベントタイプデータを繰り返すことにより、直前のイベントと同一タイプのイベントを連続的に発生させて同一の出力状態を維持し、あるいは指定されたイベントに追加の遅延時間を加えるためのＮＯＰ（ノンオペレーション）イベントとそのＮＯＰイベントタイプデータを挿入して同一の出力状態を維持することにより実行されることを特徴とするタイミングデータへの遅延時間の挿入方法。 - 上記イベントメモリ内のタイミングデータは、基準クロック周期の整数倍データで構成された遅延カウントデータと、基準クロック周期の端数データで構成された遅延バーニアデータとで構成されている、請求項７に記載のタイミングデータへの遅延時間の挿入方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/535,031 US6668331B1 (en) | 2000-03-24 | 2000-03-24 | Apparatus and method for successively generating an event to establish a total delay time that is greater than can be expressed by specified data bits in an event memory |
| US09/535031 | 2000-03-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001324549A JP2001324549A (ja) | 2001-11-22 |
| JP4330284B2 true JP4330284B2 (ja) | 2009-09-16 |
Family
ID=24132572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001083160A Expired - Fee Related JP4330284B2 (ja) | 2000-03-24 | 2001-03-22 | テストパターンやストローブ信号の発生装置及びタイミングデータへの遅延時間の挿入方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6668331B1 (ja) |
| JP (1) | JP4330284B2 (ja) |
| KR (1) | KR100463969B1 (ja) |
| CN (1) | CN1320621C (ja) |
| DE (1) | DE10111030A1 (ja) |
| TW (1) | TW514743B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7089517B2 (en) * | 2000-09-29 | 2006-08-08 | Advantest Corp. | Method for design validation of complex IC |
| WO2003054563A1 (en) * | 2001-12-04 | 2003-07-03 | Advantest Corporation | Scan vector support for event based test system |
| JP4005026B2 (ja) * | 2001-12-13 | 2007-11-07 | 株式会社ソニー・コンピュータエンタテインメント | プログラムのセキュアな配布方法及び装置 |
| WO2003055132A1 (en) * | 2001-12-21 | 2003-07-03 | Sony Computer Entertainment Inc. | Methods and apparatus for secure distribution of program content |
| TWI284743B (en) * | 2002-07-13 | 2007-08-01 | Advantest Corp | Event pipeline and summing method and apparatus for event based test system |
| WO2006033423A1 (en) * | 2004-09-20 | 2006-03-30 | Sony Computer Entertainment Inc. | Methods and apparatus for emulating software applications |
| CN1906576B (zh) * | 2004-09-20 | 2010-05-12 | 索尼计算机娱乐公司 | 分布软件应用的方法与设备 |
| US8310885B2 (en) | 2010-04-28 | 2012-11-13 | International Business Machines Corporation | Measuring SDRAM control signal timing |
| KR101323372B1 (ko) * | 2011-09-20 | 2013-10-30 | 연세대학교 산학협력단 | 신호 발생 장치 및 이를 이용한 자동 테스트 장치 |
| CN105092992B (zh) * | 2014-04-15 | 2020-01-07 | 爱德万测试公司 | 用于在ate上进行向量控制的测试的方法和设备 |
| DE112018002334T5 (de) * | 2017-05-05 | 2020-01-16 | Microchip Technology Inc. | Vorrichtungen und verfahren zur übertragung von ereignissen mit einer gleichförmigen latenz auf seriellen kommunikationsverbindungen |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0239917A3 (en) * | 1986-03-29 | 1989-03-29 | Yamaha Corporation | Automatic sound player system having acoustic and electronic sound sources |
| US5208598A (en) * | 1990-10-31 | 1993-05-04 | Tektronix, Inc. | Digital pulse generator using leading and trailing edge placement |
| US5535223A (en) * | 1993-05-28 | 1996-07-09 | Sun Microsystems, Inc. | Method and apparatus for the verification and testing of electrical circuits |
| US5546037A (en) * | 1993-11-15 | 1996-08-13 | Cirrus Logic, Inc. | NAPNOP circuit for conserving power in computer systems |
| TW345636B (en) * | 1996-04-23 | 1998-11-21 | Toshiba Co Ltd | Time information synchronous delay control circuit |
| JP3378440B2 (ja) * | 1996-07-22 | 2003-02-17 | 株式会社東芝 | 演算装置及びその遅延時間制御方法 |
| US5958044A (en) * | 1997-01-24 | 1999-09-28 | Texas Instruments Incorporated | Multicycle NOP |
| US6711648B1 (en) * | 1997-03-28 | 2004-03-23 | Siemens Aktiengesellschaft Kabushiki Kaisha Toshiba | Methods and apparatus for increasing data bandwidth in a dynamic memory device by generating a delayed address transition detection signal in response to a column address strobe signal |
| JPH11183570A (ja) * | 1997-12-18 | 1999-07-09 | Nec Corp | 半導体装置及び該半導体装置のテスト方法 |
| JP3463571B2 (ja) * | 1998-08-31 | 2003-11-05 | 横河電機株式会社 | データ発生装置 |
| US6351822B1 (en) * | 1999-03-05 | 2002-02-26 | Seagate Technology Llc | Method and apparatus for remapping read only memory locations |
-
2000
- 2000-03-24 US US09/535,031 patent/US6668331B1/en not_active Expired - Fee Related
-
2001
- 2001-03-07 DE DE10111030A patent/DE10111030A1/de not_active Withdrawn
- 2001-03-19 TW TW090106376A patent/TW514743B/zh not_active IP Right Cessation
- 2001-03-22 JP JP2001083160A patent/JP4330284B2/ja not_active Expired - Fee Related
- 2001-03-23 CN CNB011097221A patent/CN1320621C/zh not_active Expired - Fee Related
- 2001-03-23 KR KR10-2001-0015228A patent/KR100463969B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW514743B (en) | 2002-12-21 |
| KR20010090537A (ko) | 2001-10-18 |
| JP2001324549A (ja) | 2001-11-22 |
| KR100463969B1 (ko) | 2004-12-31 |
| CN1320621C (zh) | 2007-06-06 |
| US6668331B1 (en) | 2003-12-23 |
| CN1316772A (zh) | 2001-10-10 |
| DE10111030A1 (de) | 2001-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100506771B1 (ko) | 이벤트 기반 반도체 테스트 시스템 | |
| EP0474274B1 (en) | Event sequencer for automatic test equipment | |
| US6377065B1 (en) | Glitch detection for semiconductor test system | |
| US7216271B2 (en) | Testing apparatus and a testing method | |
| US6243841B1 (en) | Automated test and evaluation sampling system and method | |
| US5768159A (en) | Method of simulating AC timing characteristics of integrated circuits | |
| US6360343B1 (en) | Delta time event based test system | |
| JP4330284B2 (ja) | テストパターンやストローブ信号の発生装置及びタイミングデータへの遅延時間の挿入方法 | |
| KR19990037034A (ko) | 테스터 시스템내의 신호 측정 장치 | |
| US6651205B2 (en) | Test pattern conversion apparatus and conversion method | |
| US6557133B1 (en) | Scaling logic for event based test system | |
| US20040107058A1 (en) | Event pipeline and summing method and apparatus for event based test system | |
| KR100506778B1 (ko) | 이벤트 기반 테스트 시스템을 위한 스캔 벡터 지원 | |
| US6496953B1 (en) | Calibration method and apparatus for correcting pulse width timing errors in integrated circuit testing | |
| JP2000090693A (ja) | メモリ試験装置 | |
| JP4090431B2 (ja) | イベント型テストシステムにおけるスキャンベクタのサポート | |
| JPH10239395A (ja) | 半導体試験装置 | |
| JPH04316136A (ja) | 半導体集積回路のリセット回路 | |
| JPS60132336A (ja) | 論理集積回路試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041210 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20041215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071004 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090317 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090514 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090602 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090616 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |