CN1312692C - 信号处理电路 - Google Patents

信号处理电路 Download PDF

Info

Publication number
CN1312692C
CN1312692C CNB021286000A CN02128600A CN1312692C CN 1312692 C CN1312692 C CN 1312692C CN B021286000 A CNB021286000 A CN B021286000A CN 02128600 A CN02128600 A CN 02128600A CN 1312692 C CN1312692 C CN 1312692C
Authority
CN
China
Prior art keywords
signal
counting
circuit
output
implemented
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021286000A
Other languages
English (en)
Other versions
CN1419238A (zh
Inventor
真下著明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teac Corp
Original Assignee
Teac Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teac Corp filed Critical Teac Corp
Publication of CN1419238A publication Critical patent/CN1419238A/zh
Application granted granted Critical
Publication of CN1312692C publication Critical patent/CN1312692C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Optical Recording Or Reproduction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

一种信号处理电路，其为一种在包含于输入信号中的信息检测错误出现之前，也可以对二值化输入信号的品质作出判断的信号处理电路。以脉冲信号生成电路(60)将来自光学系统(24)的调频(FM)调制摇摆信号变换为二值化调频(FM)脉冲信号。然后，通过从脉冲信号生成电路60输出的二值化脉冲状摇摆信号中去除噪声成分，对摇摆信号处于高电位状态期间和低电位状态期间实施检测。在从高电位状态期间和低电位状态期间所构成的一个周期的时间中，以脉冲信号生成电路(60)对二值化脉冲状摇摆信号的上升边缘次数实施计数处理。而且，依据上升边缘次数对摇摆信号实施品质判断。

Description

信号处理电路
技术领域
本发明是有关于一种信号处理电路，且特别是有关于一种可以输出对应例如是摇摆信号等的二值化输入信号的品质的信号处理电路。
背景技术
在公知技术中的诸如CD和DVD等等的记录型光盘上，实施信息记录/再生用的凹纹通常沿径向方向盘延设置而形成为摇摆。光盘装置具备有在安装有光盘时与该光盘的表面相对设置着的光学扫描头。光学扫描头可以通过将激光光束照射在光盘上而将信息记录在光盘上，并且可以通过接收来自光盘的反射光束而生成与记录在光盘上的信息相对应的再生信号。在由光学扫描头再生出的信息中包括有形成在光盘上的摇摆所产生的信号(下面也称为摇摆信号)。光盘装置需要从光学扫描头再生出的信息中抽取出摇摆信号，而且需要依据这一摇摆信号取得表示光盘位置用的地址信息，以便对驱动光盘转动的主轴马达等等实施驱动控制，或是生成出基准时钟脉冲信号等等。
为了使这种光盘装置能够具有适当的功能，必须能够从形成在光盘上的摇摆生成与该摇摆相对应的摇摆信号。换句话说，就是当不能依据光盘上的摇摆适当而正确地再生出摇摆信号时，于光盘上实施的信息记录将被中断，进而会产生不能持续实施记录的问题。因此为了能够避免这种问题出现，需要对从光盘上的摇摆所产生出的摇摆信号的品质实施监视。
当包含在摇摆信号中的地址信息等出现检测错误时，摇摆信号的品质会恶化。因此，可以依据是否出现有地址信息检测错误的方式，对摇摆信号的品质实施判断。
然而，根据摇摆信号所产生的地址信息检测错误，在摇摆信号未出现严重恶化时并不会发生。因此，在检测到的地址信息出现检测错误时，摇摆信号品质的恶化将已经造成光盘记录的中断，甚至出现不可能持续实施记录的问题。从这一点考虑，仅仅依据地址信息是否产生有检测错误，而对摇摆信号的品质实施判断是不适当的。
发明内容
有鉴于上述的问题点，本发明的目的就是提供一种即使在包含于输入信号中的信息出现检测错误之前，也可以对二值化输入信号的品质作出判断的信号处理电路。
为了能够实现上述目的，本发明提供了一种的可以输出对应二值化输入信号品质的信号的信号处理电路，此种信号处理电路包括：
在预定时间中对上述输入信号的上升边缘次数和/或下降边缘次数实施计数处理的边缘计数处理器；
将对应从上述边缘计数处理器计数得出的上述次数的信号，作为与上述输入信号品质相对应的信号实施输出的输出装置。
在上述的发明中，可以取与在预定时间中其输入信号的上升边缘次数和/或下降边缘次数相对应的信号，作为与二值化输入信号的品质相对应的信号而实施输出。输入信号的上升边缘次数和/或下降边缘次数，对于其品质未出现恶化的情况下为一次，对于品质出现恶化现象的情况下为超过一次的复数次。因此本发明可以输出对应输入信号品质的信号。如上所述，包含在输入信号之中的信息检测错误，只有在输入信号品质出现恶化之后才会出现。因此，如果能够输出对应输入信号品质的信号，便可以在上述检测错误出现之前对输入信号的品质实施判断。
而且，本发明还提供了第二种信号处理电路，这种信号处理电路是就针对上述的信号处理电路而言，上述预定时间是按照以上述输入信号的一个周期为单位实施设定的。
而且，本发明还提供了第三种信号处理电路，这种信号处理电路是就针对第一种信号处理电路而言，其具有生成出从上述输入信号中去除噪声成分的信号的噪声去除信号生成装置。而且如果上述预定时间为从上述噪声去除信号生成装置生成出的信号极性反转的两个时刻之间的时间的话，就能够以经过去除输入信号中的噪声的信号在极性反转的两个时刻之间的上升边缘次数或下降边缘次数作为边缘计数处理装置中的计数值。
而且，本发明还提供了第四种信号处理电路，这种信号处理电路是针对第三的信号处理电路而言，上述噪声去除信号生成装置具备有对上述输入信号处于高电位状态或低电位状态的累计时间实施计数的累计时间计数处理装置；以及对应上述累计时间计数处理装置所输出的上述累计时间，置位设置或复位设置高电位状态，并且对应该状态而对上述累计时间实施归零处理的保持部；而且上述边缘计数处理装置在上述保持部被置位设置或复位设置在高电位状态之后，直至再一次被置位设置或复位设置在高电位状态之前的期间里，对上述输入信号的上升边缘次数和/或下降边缘次数实施计数处理。
而且，本发明还提供了第五种信号处理电路，这种信号处理电路是针对第四的信号处理电路而言，上述累计时间计数处理装置具备有对应上述输入信号而输出预定时钟脉冲信号的门电路部、以及对从上述门电路部输出的预定时钟脉冲信号实施计数处理的计数处理部。而且上述保持部对应上述计数处理部的计数值，置位设置或复位设置高电位状态，并且对应该状态而对上述计数处理部的计数值实施归零处理。
而且，本发明还提供了第六种信号处理电路，这种信号处理电路是就针对第五种信号处理电路而言，上述门电路部具有仅仅在上述输入信号处于高电位状态时输出预定时钟脉冲信号的第一门电路部、以及仅仅在上述输入信号处于低电位状态时输出预定时钟脉冲信号的第二门电路部；上述计数处理部具有对上述第一门电路部输出的预定时钟脉冲信号实施计数处理的第一计数处理部、以及对上述第二门电路部输出的预定时钟脉冲信号实施计数处理的第二计数处理部。而且上述保持部在上述第一计数处理部的计数值到达第一计数值时置位设置高电位状态，且对上述第二计数处理部的计数值实施归零处理，在上述第二计数处理部的计数值到达第二计数值时复位设置高电位状态，且对上述第一计数处理部的计数值实施归零处理。
而且，本发明还提供了第七种的信号处理电路，这种信号处理电路是就针对第五种信号处理电路而言，更具备有当上述计数处理部的计数值到达预定值时，对上述边缘计数处理装置的计数值实施闩锁处理的闩锁电路、以及使上述计数处理部的输出信号延迟一预定时间的延迟电路。而且上述边缘计数处理装置对应上述延迟电路的输出而实施归零处理。
而且，如果输出装置输出的是与输入信号品质相对应的信号，则可以对该输入信号的品质实施判断。
因此，本发明还提供了第七种信号处理电路，这种信号处理电路是就针对上述的信号处理电路而言，更包括有依据上述输出装置的输出信号，判断上述输入信号的品质判断装置。
而且，本发明还提供了第八种信号处理电路，这种信号处理电路是就针对第八种信号处理电路而言，上述品质判断装置在上述输出装置的输出信号表示出上述次数超过预定次数的情况下，判断上述输入信号的品质出现恶化。
而且，本发明还提供了一种如申请专利范围第九种信号处理电路，这种信号处理电路是针对第八种的信号处理电路而言，上述品质判断装置在上述输出装置的输出信号表示出上述次数比较多时，判断上述输入信号的品质出现比较大的恶化。
而且，本发明还提供了一种信号处理电路，这种信号处理电路是就针对上述的信号处理电路而言，上述输出装置之输出信号表示出上述次数超过预定次数的情况下，可以发出作为上述输入信号出现异常的预定警告信息用的警告装置，从而可以向使用者告知输入信号品质出现问题。
在本发明中，还可以提供一种信号处理电路在预定时间内的输入信号的上升边缘次数和/或下降边缘次数超过预定次数的情况下，发出预定警告信息。因此，使用者可以由此获知输入信号的品质出现异常的现象。
为让本发明的上述目的、特征、优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明。
附图说明
图1为绘示设置有作为本发明一实施例的信号处理电路的光盘装置的方块结构示意图。
图2为绘示安装在作为本实施例的光盘装置上光盘的结构示意图。
图3为绘示作为本实施例的光盘装置中的信号处理电路的方块结构示意图。
图4为绘示作为本实施例的信号处理电路的动作波形示意图。
图5为绘示本实施例中的摇摆信号品质判断方式的说明示意图。
图6为绘示对信号处理电路实施品质判断时，在采用本实施例的方式的情况下与采用对比例的方式的情况下的比较示意图。
标号说明
10：光盘装置
12：DVD-R/RW光盘
14：凹纹(信息轨道)
16：摇摆
20：主轴马达
22：主轴马达伺服电路
24：光学系统
24a：光学扫描头
26：螺线马达
28：传送伺服电路
30：焦点/寻轨伺服电路
32：RF放大器
34：CD编码/译码电路
36：摇摆信号处理部
40：CD-ROM编码/译码电路
42、48：RAM
44：接口/缓冲控制部
46：主计算机
50：CPU
52：警报扩音器
54：警告指示灯
60：脉冲信号生成电路
62：AND门电路
64：反相器
66：AND门电路
68：高门电路电位信号计数处理器
70：RS触发器
72：低门电路电位信号计数处理器
74、78：D型触发器
76、80：(EX-OR)互斥或门电路
82、90：计数处理器
84、92：闩锁电路
86：数字LPF
88：延迟电路
具体实施方式
图1为绘示作为本发明一实施例的光盘装置10的方块结构示意图。图2为绘示安装在作为本实施例的光盘装置10上的光盘的结构示意图。
在本实施例中，光盘装置10是一种例如是用于DVD—R/RW光盘等用的驱动装置(在图中未示出记录系统部分)，当安装有诸如DVD—R/RW光盘(下面简称为光盘)12等时，光盘装置10可以对光盘12实施信息的记录/再生。如图2所示，安装在光盘装置10上的光盘12可以具有可实施信号记录/再生而作为信息轨道的凹纹14。凹纹14以预定周期盘延形成在光盘12上的径向方向上。换句话说，就是在光盘12上形成有呈正弦波形式的摇摆16。
正如图1所示，光盘装置10设置有主轴马达20。主轴马达20具有使安装在光盘装置10上的光盘12转动的机能。主轴马达20与主轴马达伺服电路22相连接。主轴马达伺服电路22可以向主轴马达20发出使光盘12按预定转动速度转动的驱动指令。
光盘装置10设置有光学系统24。此光学系统24具有光学扫描头24a，而且光学扫描头24a设置于与安装在光盘装置10上的光盘12表面相对的位置上。光学扫描头24a可以将激光光束照射在光盘12上，而将信息记录在光盘12上，并且可以通过接收从光盘12反射出的反射光束，而生成出与记录在光盘12上的信息相对应的再生信号。
这种光盘装置10设置有螺线马达26。螺线马达26具有使构成光学系统24用的底座沿着光盘12的径向方向移动的机能。螺线马达26与传送伺服电路28相连接。传送伺服电路28可以对螺线马达26发出使光学系统24上的底座移动至预定径向位置处的驱动指令。
光学系统24设置有对光学系统24实施焦点/寻轨控制用的焦点·寻轨执行器件(图中未示出)，焦点·寻轨执行器件与焦点/寻轨伺服电路30相连接。焦点/寻轨伺服电路30可以按照预定的规则，对执行器件发出使光学系统24实施焦点寻轨的驱动指令。通过驱动螺线马达26和焦点·寻轨执行器件，便可以控制光学系统24照射至光盘12上的激光光束照射位置。
光学系统24与射频(RF)放大器32相连接。由光学扫描头24a输出的对应记录在光盘12上的信息的再生信号可供给至射频(RF)放大器32。射频(RF)放大器32对再生信号实施增幅。射频(RF)放大器32与编码/译码电路34相连接。由射频(RF)放大器32放大后的再生信号中的主信号可供给至编码/译码电路34。编码/译码电路34从射频(RF)放大器32所供给的信号中，抽取出各种伺服信号并将这些信号输出至各伺服电路处。
光学系统24还与摇摆信号处理器件36相连接。由光学扫描头24a输出的再生信号中包括有由形成在光盘12上的摇摆16所产生的正弦波形信号(下面将这种信号简称为摇摆信号)。摇摆信号处理器件36可以从光学扫描头24a所输出的再生信号中抽取出呈正弦波形的摇摆信号，进而对这些信号实施下述的处理。摇摆信号处理部36与上述的编码/译码电路34相连接。编码/译码电路34可以对从摇摆信号处理部36所输出的信号实施解调制处理，进而从此一信号中抽取出表示光盘12上轨道位置用的地址信息。
编码/译码电路34与编码/译码电路40相连接。编码/译码电路40可以对安装在光盘装置10上的光盘12所固有的纠错编码(ECC：ErrorCorrecting Code)，实施编码/译码、信息标题位置检测等的处理。编码/译码电路40还具有随机存取内存(RAM)42。随机存取内存(RAM)42作为编码/译码电路40实施处理作业用的储存区域。
编码/译码电路40与接口/缓冲控制部44相连接。接口/缓冲控制部44与主计算机46相连接，而可以对主计算机46进行数据的接收、发送以及数据缓冲等控制。在接口/缓冲控制部44处设置有随机存取内存(RAM)48。随机存取内存(RAM)48作为接口/缓冲控制部44实施处理作业用的储存区域。
编码/译码电路34、40和接口/缓冲控制部44还与中央处理器(CPU)50相连接。中央处理器(CPU)50可以依据来自主计算机46的指令，对整个光盘装置10进行控制。具体而言，就是可以对上述的主轴马达伺服电路22、传送伺服电路28和焦点/寻轨伺服电路30实施控制，并且也可以对光学系统24中的激光光束实施控制。中央处理器(CPU)50与警报扩音器52和警告指示灯54相连接。中央处理器(CPU)50在对光盘装置10的控制出现异常时，会驱动警报扩音器52和警告指示灯54。警报扩音器52和警告指示灯54可以依据来自中央处理器(CPU)50的指令，而发送出光盘装置10出现异常的警报信息。
图3为绘示设置在本实施例的光盘装置10中的摇摆信号处理电路36的方块结构示意图。摇摆信号处理电路36具有脉冲信号生成电路60。从光学系统24中的光学扫描头24a输出的实施调频(FM)调制后的摇摆信号供给至脉冲信号生成电路60处。脉冲信号生成电路60先将作为摇摆信号所供给的调频(FM)调制信号与零电位实施比较。在调频(FM)调制信号的电位高于“0”的情况下，输出高电位信号；在调频(FM)调制信号的电位低于“0”的情况下，输出低电位信号，而将摇摆信号变换为数字数据，以生成调频(FM)脉冲信号。
脉冲信号生成电路60上的输出端子和(AND)与门电路62相连接，并且透过反相器64和(AND)与门电路66相连接。由中央处理器(CPU)50输出的具有预定时间间隔的基准时钟脉冲信号被供给至(AND)与门电路62、66处。(AND)与门电路62在以脉冲信号生成电路60对调频(FM)脉冲信号实施变换所得到的摇摆信号处于高电位时，允许由中央处理器(CPU)50输出的基准时钟脉冲信号通过。(AND)与门电路62上的输出端子与高门电路电位信号计数处理器件68上的时钟脉冲信号输入端子相连接。通过(AND)与门电路62后的基准时钟脉冲信号被供给至高门电路电位信号计数处理器68。高门电路电位信号计数处理器68具有对所供给的基准时钟脉冲信号实施计数处理的机能。高门电路电位信号计数处理器68上的输出端子与(RS)复位/置位型触发器70上的置位端子相连接。高门电路电位信号计数处理器68将对基准时钟脉冲信号实施计数所获得的计数值中的第i栏的值Qi供给至(RS)复位/置位型触发器70上的置位端子。
反相器64对以脉冲信号生成电路60对调频(FM)脉冲信号实施变换所获得的摇摆信号实施反转，并将该反转信号供给至(AND)与门电路66。(AND)与门电路66在从反相器64输出的反转信号为高电位信号时，也就是说，以脉冲信号生成电路60对调频(FM)脉冲信号实施变换获得的摇摆信号为低电位信号时，允许从中央处理器(CPU)50输出的基准时钟脉冲信号通过。(AND)与门电路66上的输出端子与低门电路电位信号计数处理器72上的时钟脉冲信号输入端子相连接。通过(AND)与门电路66的基准时钟脉冲信号供给至低门电路电位信号计数处理器72。低门电路电位信号计数处理器72具有对所供给的基准时钟脉冲信号实施计数处理的机能。低门电路电位信号计数处理器72上的输出端子与(RS)复位/置位型触发器70上的复位端子相连接。低门电路电位信号计数处理器72将对基准时钟脉冲信号实施计数获得的计数值中的第i栏中的值Qi供给至(RS)复位/置位型触发器70上的复位端子。
换句话说，就是(RS)复位/置位型触发器70当高门电路电位信号计数处理器68中的第i栏的值Qi处于上升状态时，对非反转输出端子Q实施置位设置(即设置为高电位)，对反转输出变换端子Q实施复位设置(即设置为低电位)。而且，(RS)复位/置位型触发器70当低门电路电位信号计数处理器72中的第i栏的值Qi处于上升状态时，对非反转输出端子Q实施复位设置，对反转输出变换端子Q实施置位设置。
(RS)复位/置位型触发器70上的非反转输出端子Q与高门电路电位信号计数处理器68上的归零端子相连接。当(RS)复位/置位型触发器70上的非反转输出端子Q处于高电位时，对高门电路电位信号计数处理器68实施归零处理。(RS)复位/置位型触发器70上的反转输出变换端子Q与低门电路电位信号计数处理器72上的归零端子相连接。当(RS)复位/置位型触发器70上的反转输出变换端子Q处于高电位时，对低门电路电位信号计数处理器72实施归零处理。
(RS)复位/置位型触发器70上的非反转输出端子Q与数字型(D)触发器74上的数据端子相连接，并且与(EX-OR)互斥或门电路76相连接。从上述中央处理器(CPU)50输出的基准时钟脉冲信号，输入至数字型(D)触发器74上的时钟脉冲信号端子处。数字型(D)触发器74在基准时钟脉冲信号处于上升状态时，保持输出出现在数据端子处的电位。数字型(D)触发器74上的输出端子Q与数字型(D)触发器78上的数据端子相连接、与所述(EX-OR)互斥或门电路76相连接、并且与(EX-OR)互斥或门电路80相连接。(EX-OR)互斥或门电路76的输出信号为(RS)复位/置位型触发器70的非反转输出端子Q与数字型(D)触发器74的输出信号的异或逻辑和。
从上述中央处理器(CPU)50输出的基准时钟脉冲信号供给至数字型(D)触发器78上的时钟脉冲信号端子。数字型(D)触发器78在基准时钟脉冲信号处于上升状态时，保持输出出现在数据端子处的电位。数字型(D)触发器78上的输出端子Q与上述(EX-OR)互斥或门电路80相连接。(EX-OR)互斥或门电路80的输出信号为数字型(D)触发器74的输出信号与数字型(D)触发器78的输出信号的异或逻辑和。
(EX-OR)互斥或门电路80上的输出端子与计数处理电路82上的归零端子相连接。从中央处理器(CPU)50输出的基准时钟脉冲信号供给至计数处理器82。计数处理器82可以对基准时钟脉冲信号实施计数处理，并且在(EX-OR)互斥或门电路80的输出信号处于高电位时，对计数值实施归零处理。计数处理器82的输出端子与闩锁电路84相连接。上述(EX-OR)互斥或门电路76上的输出端子与闩锁电路84上的闩锁端子相连接。闩锁电路84在(EX-OR)互斥或门电路76的输出信号处于上升状态时，对从计数处理器82输出的计数值实施闩锁处理。
闩锁电路84上的输出端子与数字型低通滤波器(LPF：Low PassFilter)86相连接。数字型低通滤波器(LPF)86对于闩锁电路84输出的作为数字信号的计数值实施低频滤波处理以去除噪声成分。因此，摇摆信号处理电路36可以将依据地址信息形成于光盘12上的摇摆16所产生的摇摆信号，由呈正弦波形的调频(FM)调制信号变换为数字信号，并供给至编码/译码电路34。
低门电路电位信号计数处理器72上的输出端子与延迟电路88上的输入端子相连接。从中央处理器(CPU)50输出的基准时钟脉冲信号供给至延迟电路88处。延迟电路88在当低门电路电位信号计数处理器72的输出处于高电位时，直至输入有下一时钟脉冲信号为止使输出保持为低电位，并且在输入有时钟脉冲信号之情况下使输出处于高电位，进而在输入有下一时钟脉冲信号时再使输出处于低电位。延迟电路88的输出端子与计数处理器90上的归零端子相连接。计数处理器90与脉冲信号生成电路60相连接，并供给经调频(FM)脉冲信号实施二值化处理而变换出的摇摆信号。计数处理器90对表示摇摆信号由低电位变化至高电位的上升状态的边缘次数实施计数，并且在(EX-OR)互斥或门电路80的输出信号为高电位时，对计数值实施归零处理。
计数处理器90的输出端子与闩锁电路92上的输入端子相连接。上述低门电路电位信号计数处理器72上的输出端子，还与闩锁电路92上的闩锁端子相连接。闩锁电路92在低门电路电位信号计数处理器72的输出信号处于上升状态时，对从计数处理器90输出的计数值实施闩锁处理。闩锁电路92上的输出端子与上述中央处理器(CPU)50相连接。中央处理器(CPU)50依据由闩锁电路92闩锁住的计数值，对由调频(FM)脉冲信号构成的摇摆信号由低电位变换为高电位的上升边缘次数实施计数。
以下，请参考图4，对图3所示的摇摆信号处理电路36的动作方式进行说明。
图4为绘示本实施例中的摇摆信号处理电路的动作波形用的示意图。其中图4(A)表示的是脉冲信号生成电路60的输出波形，图4(B)表示的是基准时钟脉冲信号波形，图4(C)表示的是(AND)与门电路62的输出波形，图4(D)表示的是反相器64的输出波形，图4(E)表示的是(AND)与门电路66的输出波形，图4(F)表示的是高门电路电位信号计数处理器68的输出波形，图4(G)表示的是低门电路电位信号计数处理器72的输出波形，图4(H)表示的是(RS)复位/置位型触发器70的非反转输出波形，图4(I)表示的是(RS)复位/置位型触发器70的反转输出波形，图4(J)表示的是数字型(D)触发器74的输出波形，图4(K)表示的数字型(D)触发器78的输出波形，图4(L)表示的是(EX-OR)互斥或门电路76的输出波形，图4(M)表示的是(EX-OR)互斥或门电路80的输出波形，图4(N)表示的是延迟电路88的输出波形。
在以脉冲信号生成电路60生成的呈脉冲形状的摇摆信号保持在低电位的状态下(时刻t1(或在时刻t9)之前)，(RS)复位/置位型触发器70上的非反转输出端子Q保持为低电位，反转输出变换端子Q保持为高电位。因此，低门电路电位信号计数处理器72呈图4(G)所示的归零处理状态。从此状态起到达如图4(A)所示的时刻t1时，呈脉冲状的摇摆信号将变化为高电位，(AND)与门电路62仅仅在该期间允许如图4(C)所示的基准时钟脉冲信号通过，从而使高门电路电位信号计数处理器68开始对时钟脉冲信号实施计数。而且，在呈脉冲状的摇摆信号由高电位变化为低电位的情况下，由于(AND)与门电路62不允许基准时钟脉冲信号通过，因此高门电路电位信号计数处理器68将中止对时钟脉冲信号的计数处理。
在高门电路电位信号计数处理器68将例如是第三栏中的值Q3供给至(RS)复位/置位型触发器70上的置位端子处时，高门电路电位信号计数处理器68在时钟脉冲信号被计数至8之前，仍向(RS)复位/置位型触发器70上的置位端子供给低电位信号。然后，在时刻t2(或时刻t10)时，在时钟脉冲信号的计数值达到8的情况下，如图4(F)所示的高电位信号将供给至(RS)复位/置位型触发器70上的置位端子。当向置位端子供给高电位信号时，(RS)复位/置位型触发器70上的非反转输出端子Q将反转至如图4(H)所示的高电位，而反转输出变换端子Q将反转至如图4(I)所示的低电位。当(RS)复位/置位型触发器70上的非反转输出端子Q处于高电位时，高门电路电位信号计数处理器68处于归零状态。当(RS)复位/置位型触发器70上的反转输出变换端子Q处于低电位时，解除低门电路电位信号计数处理器72的归零状态。
在(RS)复位/置位型触发器70上的反转输出变换端子Q反转至高电位时，数字型(D)触发器74上的输出端子在输入有下一时钟脉冲信号之前保持为低电位。在出现这种状态的情况下，(EX-OR)互斥或门电路76上的两个输入端子处于低电位和高电位，所以(EX-OR)互斥或门电路76的输出信号将从如图4(L)所示的低电位反转为高电位。当(EX-OR)互斥或门电路76的输出信号反转为高电位时，其上升边缘将使闩锁电路84对计数处理器82的输出值实施闩锁处理。
之后，在时刻t3(或时刻t11)时，也就是输入有时钟脉冲信号时，数字型(D)触发器74的输出电位反转为如图4(J)所示的高电位信号，(EX-OR)互斥或门电路76上的两个输入端子均为高电位。在此种情况下，(EX-OR)互斥或门电路76输出电位将由高电位反转为低电位。当数字型(D)触发器74的输出电位反转为高电位时，数字型(D)触发器78上的输出端子在输入有下一时钟脉冲信号之前，保持为低电位。在出现此种状态的情况下，由于(EX-OR)互斥或门电路80上的两个输入端子处于低电位和高电位，因此(EX-OR)互斥或门电路80的输出信号，将由如图4(M)所示的低电位反转为高电位。当(EX-OR)互斥或门电路80的输出信号反转为高电位时，对计数处理器82的输出值实施归零处理。因此，计数处理电路82的计数值将在被闩锁在闩锁电路84之后，被实施归零处理。
之后，在时刻t4(或时刻t12)时，也即输入有时钟脉冲信号时，数字型(D)触发器78的输出电位反转为如图4(K)所示的高电位信号，使(EX-OR)互斥或门电路80上的两个输入端子均为高电位。在此种情况下，(EX-OR)互斥或门电路80上的输出电位将由高电位反转为低电位。当(EX-OR)互斥或门电路80的输出电位为低电位时，解除计数处理器82的归零状态。
之后，在时刻t5(或时刻t13)时，即呈脉冲状的摇摆信号由高电位变化为低电位时，(AND)与门电路66仅仅在该期间内允许如图4(E)所示的基准时钟脉冲信号通过，而使低门电路电位信号计数处理器72开始对时钟脉冲信号实施计数处理。在呈脉冲状的摇摆信号由低电位变化为高电位的情况下，由于(AND)与门电路66不允许基准时钟脉冲信号通过，因此低门电路电位信号计数处理器72将中断对时钟脉冲信号的计数处理。
在低门电路电位信号计数处理器72将例如是第三栏中的值Q3供给至(RS)复位/置位型触发器70上的复位端子处时，低门电路电位信号计数处理器72的输出电位在时钟脉冲信号被计数至8之前，将保持为低电位。在时刻t6(或时刻t14)时，亦即对时钟脉冲信号的计数值达到8的情况下，低门电路电位信号计数处理器72的输出电位，将反转至如图4(G)所示的高电位。在此种情况下，高电位信号将供给至(RS)复位/置位型触发器70上的复位端子、闩锁电路92上的闩锁端子、以及延迟电路88处。
当高电位信号供给至(RS)复位/置位型触发器70上的复位端子处时，(RS)复位/置位型触发器70上的非反转输出端子Q将反转复位设置在低电位，而反转输出变换端子Q将反转至高电位。当(RS)复位/置位型触发器70上的非反转输出端子Q处于复位设置状态时，解除高门电路电位信号计数处理器68的归零状态。而且，当(RS)复位/置位型触发器70上的反转输出变换端子Q处于高电位时，低门电路电位信号计数处理器72将处于归零状态。当向闩锁电路92上的闩锁端子供给高电位信号时，闩锁电路92以其上升边缘，对计数处理电路90的输出信号实施闩锁处理。
在(RS)复位/置位型触发器70上的非反转输出端子Q反转至低电位时，由于数字型(D)触发器74上的输出端子在输入有下一时钟脉冲信号之前将保持为高电位，因此(EX-OR)互斥或门电路76上的两个输入端子将处于高电位和低电位，其输出电位由低电位反转至高电位。在此种情况下，闩锁电路84将在其位于上升边缘时，对闩锁电路84给出的计数值实施闩锁处理。
之后，在时刻t7(或时刻t15)时，即输入有时钟脉冲信号时，数字型(D)触发器74的输出电位将反转为低电位，(EX-OR)互斥或门电路76上的两个输入端子均为低电位，其输出电位由高电位反转为低电位。而且，当数字型(D)触发器74的输出电位反转为低电位时，数字型(D)触发器78上的输出端子在输入有下一时钟脉冲信号之前，将保持为高电位，所以(EX-OR)互斥或门电路80上的两个输入端子将处于高电位和低电位，其输出信号由低电位反转为高电位。在此种情况下，对计数处理器82的计数值实施归零处理。
而且，在时刻t7(或时刻t15)时，也就是输入有时钟脉冲信号时，延迟电路88的输出电位由低电位反转至高电位。在此种情况下，计数处理器82中的计数值被实施归零处理。因此，计数处理器90中的计数值在被闩锁电路92实施闩锁处理之后，即被实施归零处理。
之后，在时刻t8时，也就是输入有时钟脉冲信号时，数字型(D)触发器78的输出电位反转为低电位，由于(EX-OR)互斥或门电路80上的两个输入端子均处于低电位，因此(EX-OR)互斥或门电路80的输出电位将由高电位反转为低电位。在此种情况下，解除计数处理器82的归零状态。而且在时刻t8时，也就是输入有时钟脉冲信号时，延迟电路88的输出电位将由高电位反转至低电位。在此种情况下，解除计数处理器90的归零状态。
就此种构成形式而言，对脉冲信号实施二值化处理所获得的摇摆信号在处于高电位状态时，仅仅由高门电路电位信号计数处理器68对基准时钟脉冲信号的次数实施计数，当计数结果在到达预定值的情况下，判定摇摆信号处于高电位状态。而且，当摇摆信号处于低电位状态时，仅仅由低门电路电位信号计数处理器72对基准时钟脉冲信号的次数实施计数，当计数结果在到达预定值的情况下，判定摇摆信号处于低电位状态。换句话说，就是判断摇摆信号是否处于高电位状态的基准时钟脉冲信号次数，在摇摆信号处于低电位状态时并不对其实施计数处理；而且判断摇摆信号是否处于低电位状态的基准时钟脉冲信号次数，在摇摆信号处于高电位状态时并不对其实施计数处理。
因此，就本实施例而言，即使在以脉冲信号生成电路60对脉冲信号实施二值化处理后所获得的摇摆信号中包含有噪声成分的情况下，也可以避免由于对一个噪声成分产生的基准时钟脉冲信号次数实施计数，并继续受其影响的现象出现。因此，在对二值化处理后的摇摆信号处于高电位状态的期间和低电位状态的期间实施检测时，可以减小噪声成分的影响。
而且，对于此种构成形式而言，在解除计数处理器90的归零状态之后，直到对计数处理器90实施闩锁处理的期间内，具体而言，就是在判断摇摆信号由高电位状态变化至低电位状态之后，直到再次由高电位变化至低电位的期间内，对从脉冲信号生成电路60输出的二值化摇摆信号由低电位变化至高电位的变化次数，即摇摆信号的上升边缘次数实施计数处理。
在摇摆信号为与光盘12上的摇摆16相适应的二值化数据的情况下，由于在摇摆信号上未重叠有噪声成分，因此摇摆信号在一个周期之间的上升次数仅为一次，然而当二值化摇摆信号受到噪声成分影响时，摇摆信号在一个周期中的上升次数为超过一次的复数次。如果重叠在摇摆信号上的噪声成分过大，其上升边缘的次数也将比较多，从而使从脉冲信号生成电路60输出之对脉冲信号实施二值化处理后的摇摆信号的品质恶化。因此在一个周期之间，如果能够对脉冲信号生成电路60给出的脉冲信号实施二值化处理获得的摇摆信号的上升边缘次数实施计数，便可以对该摇摆信号的品质实施判断。
图5为说明本实施例中的摇摆信号品质判断方式用的说明示意图。而且在图5中，还分别绘示出了在一个周期之间摇摆信号的上升边缘次数为一次的情况下(基本检测周期1)、两次的情况下(基本检测周期2)、四次的情况下(基本检测周期3)时的示意图。
在本实施例中，计数处理器90输出从脉冲信号生成电路60输出的经二值化处理后的脉冲摇摆信号，在一个周期之间的上升边缘次数。然后，此输出信号供给至中央处理器(CPU)50。中央处理器(CPU)50依据摇摆信号在一个周期之内上升边缘次数，对摇摆信号的品质实施判断。具体而言，就是在所输出的上升边缘次数为一个的情况下，表示摇摆信号没有恶化，所以判断其品质良好。在上升边缘次数为超过一次的复数次的情况下，表示在摇摆信号上重叠有噪声成分，所以判断其品质出现恶化。在上升边缘次数比较多的情况下，表示注入在信号处理电路的噪声成分也比较大，所以判断其品质进一步恶化。
而且，中央处理器(CPU)50还可以对摇摆信号在若干个周期之内的上升边缘次数实施检测，并可以依据该次数对摇摆信号的品质实施判断。换句话说，就是可以将作为摇摆信号一个周期的基本检测周期的n(自然数)倍时间，设定为对摇摆信号的上升边缘次数实施检测的检测周期(＝(基本检测周期)*n)，并且依据在该检测周期中的上升边缘次数，对摇摆信号的品质实施判断。在此种情况下，也可以在摇摆信号的上升边缘次数超过预定值时判断其品质开始恶化，在上升边缘次数比较多时判断其品质进一步恶化。
而且，还可以对基础周期中各基本检测周期内的上升边缘次数分别实施检测，并且根据其中最大的上升边缘次数以进行品质判断。而且，还可以对各基本检测周期中的上升边缘次数设定允许范围，举例来说在该上升边缘次数字于三个之内时判断品质未出现恶化，在超过三个的情况下判断品质出现异常现象。
因此，就本实施例而言，可以利用计数处理器90输出对应脉冲信号生成电路60输出的脉冲摇摆信号品质状态的上升边缘次数信号，进而可以依据该次数对摇摆信号的品质实施更为仔细的判断。
图6为说明在对摇摆信号实施品质判断时，采用本实施例的方式与采用依据根据摇摆信号抽取出的地址信息是否出现检测错误的方式(下面称这种方式为对比例方式)的比较示意图。在图6中，取光学系统24的聚焦补偿、寻轨补偿或倾斜补偿作为横轴，取需要实施判断的摇摆信号品质作为纵轴，而且采用本实施例方式的结果由实线表示，采用对比实例方式的结果由一点虚线表示。
根据摇摆信号抽取出的地址信息检测错误的方式，如图6中的一点虚线所示，其聚焦补偿、寻轨补偿和倾斜补偿在未离开最佳补偿一定距离时均不会出现变化。换句话说，就是当这些补偿接近最佳补偿时，将不会产生地址信息检测错误。因此，对于根据地址信息检测错误对摇摆信号实施品质判断的对比例的方法，不可能对摇摆信号的品质实施细致且正确的判断。
对应于此，本实施例中对摇摆信号品质的判断，与根据摇摆信号抽取出的地址信息检测是否出现有错误无关。聚焦补偿、寻轨补偿和倾斜补偿在与最佳补偿间出现距离时，摇摆信号的品质将随着该距离的增大而出现恶化。因此，如果采用本实施例的方式，在地址信息检测错误出现之前，即可以对摇摆信号的品质作出判断，而可以对摇摆信号的品质实施细致且正确的判断。
而且，在本实施例中，中央处理器(CPU)50还可以对于从脉冲信号生成电路60输出的二值化脉冲状摇摆信号在一个周期之间的上升边缘次数超过预定次数(比如说为三个)的情况下，驱动对警报扩音器52和警告指示灯54。因此，就此种构成形式而言，还可以将光盘装置10出现摇摆信号异常的现象通知给使用者。
而且，中央处理器(CPU)50对于从脉冲信号生成电路60输出的二值化脉冲状摇摆信号在一个周期之内的上升边缘次数超过预定次数(比如说为两个)的情况下，可以对聚焦补偿、寻轨补偿或倾斜补偿以接近最佳补偿的方式实施各种控制。因此，就此种构成形式而言，还可以使摇摆信号的品质处于最良好状态。
而且，在上述的实施例中，以对变换为脉冲信号的摇摆信号在一个周期之内的上升边缘次数实施计数为例进行说明的，当然也可以对摇摆信号的下降边缘次数实施计数。
技术效果
如上所述，由于可以对应二值化输入信号的品质而输出信号，因此可以在包含在输入信号中的信息出现检测错误之前，对二值化输入信号的品质作出判断。
而且，也可以在包含于输入信号中的信息出现检测错误之前，对二值化输入信号的品质作出判断。
此外，还可以将输入信号出现品质异常的信息通知给使用者。

Claims (12)

1、一种信号处理电路，为一种可以输出对应二值化一输入信号的品质的信号的信号处理电路，其特征在于：该信号处理电路包括：
一边缘计数处理器，该边缘计数处理器在一预定时间中对该输入信号的上升边缘次数和/或下降边缘次数实施计数处理；
一输出装置，该输出装置将由该边缘计数处理器计数得出的该次数所对应的信号作为与该输入信号的品质相对应的信号输出；
一品质判断装置，该品质判断装置依据从该输出装置输出的信号，判断该输入信号的品质。
2、如权利要求1所述的信号处理电路，其特征在于：其中该预定时间是以该输入信号的一个周期为单位而设定的。
3、如权利要求1项述的信号处理电路，其特征在于：其中还包括：
一噪声去除信号生成装置，该噪声去除信号生成装置生成从该输入信号中去除噪声成分之后的信号；
该预定时间为由该噪声去除信号生成装置所生成的信号极性反转的两个期间的时间。
4、如权利要求3所述的信号处理电路，其特征在于：其该噪声去除信号生成装置包括：
一累计时间计数处理装置，该累计时间计数处理装置对该输入信号处于高电位状态或低电位状态的一累计时间实施计数处理；
一保持部，该保持部将对应经过该累计时间计数处理装置所计数的该累计时间的高电位状态实施置位设置或复位设置处理，并且对应该状态而对该累计时间实施归零处理；
其中该边缘计数处理装置在该保持部从置位设置或复位设置在高电位状态后，直到再一次被置位设置或复位设置在高电位状态的期间内，对该输入信号的上升边缘次数和/或下降边缘次数实施计数处理。
5、如权利要求4所述的信号处理电路，其特征在于：其中该累计时间计数处理装置包括：
一门电路部，该门电路部对应该输入信号而输出一预定时钟脉冲信号；
一计数处理部，该计数处理部对该门电路部输出的该预定时钟脉冲信号实施计数处理；
其中该保持部对应该计数处理部的计数值的高电位状态实施置位设置或复位设置处理，并且对应该状态而对该计数处理部的计数值实施归零处理。
6、如权利要求5所述的信号处理电路，其特征在于：其中该门电路部包括：
一第一门电路部，该第一门电路部仅仅在该输入信号处于高电位状态的期间输出预定时钟脉冲信号；
一第二门电路部，该第二门电路部仅仅在该输入信号处于低电位状态的期间输出预定时钟脉冲信号；
该计数处理部包括：
一第一计数处理部，该第一计数处理部对从该第一门电路部输出的预定时钟脉冲信号实施计数处理；
一第二计数处理部，该第二计数处理部对从该第二门电路部输出的预定时钟脉冲信号实施计数处理；
其中，该保持部在该第一计数处理部的计数值到达第一计数值的情况下，置位设置高电位状态且对该第二计数处理部的计数值实施归零处理；在该第二计数处理部的计数值到达第二计数值的情况下，复位设置高电位状态且对该第一计数处理组件的计数值实施归零处理。
7、如权利要求5所述的信号处理电路，其特征在于：其中还包括：
一闩锁电路，该闩锁电路在该计数处理部的计数值到达一预定值时，对该边缘计数处理器的计数值实施闩锁处理；
一延迟电路，该延迟电路使该计数处理部的输出信号延迟一预定时间；
其中该边缘计数处理器对应该延迟电路的输出而实施归零处理。
8、如权利要求1所述的信号处理电路，其特征在于：其中该品质判断装置在从该输出装置所输出的信号表示出的该次数超过预定次数的情况下，判断该输入信号的品质出现恶化。
9、如权利要求8所述的信号处理电路，其特征在于：其中该品质判断装置在从该输出装置输出的信号表示出的该次数为超过前述预定次数的次数时，该次数与该预定次数的差越大，判断该输入信号的品质正在进行恶化。
10、如权利要求1至7的其中之一所述的信号处理电路，其特征在于：其中还包括：
一警报装置，该警报装置在从该输出装置输出的信号表示出该次数超过预定次数的情况下，发出作为该输入信号出现异常的预定警报信息。
11、如权利要求8所述的信号处理电路，其特征在于：其中还包括：
一警报装置，该警报装置在从该输出装置输出的信号表示出该次数超过预定次数的情况下，发出作为该输入信号出现异常的预定警报信息。
12、如权利要求9所述的信号处理电路，其特征在于：其中还包括：
一警报装置，该警报装置在从该输出装置输出的信号表示出该次数超过预定次数的情况下，发出作为该输入信号出现异常的预定警报信息。
CNB021286000A 2001-09-06 2002-08-13 信号处理电路 Expired - Fee Related CN1312692C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001270995A JP3785972B2 (ja) 2001-09-06 2001-09-06 信号処理回路
JP2001270995 2001-09-06

Publications (2)

Publication Number Publication Date
CN1419238A CN1419238A (zh) 2003-05-21
CN1312692C true CN1312692C (zh) 2007-04-25

Family

ID=19096565

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021286000A Expired - Fee Related CN1312692C (zh) 2001-09-06 2002-08-13 信号处理电路

Country Status (5)

Country Link
US (1) US6954709B2 (zh)
JP (1) JP3785972B2 (zh)
KR (1) KR20030022016A (zh)
CN (1) CN1312692C (zh)
TW (1) TWI250510B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4048747B2 (ja) * 2001-09-17 2008-02-20 ティアック株式会社 信号処理回路および復調回路
JP2003091932A (ja) * 2001-09-17 2003-03-28 Teac Corp 信号処理回路
JP2004246948A (ja) * 2003-02-12 2004-09-02 Sanyo Electric Co Ltd データ記録制御装置
KR100924775B1 (ko) 2003-04-12 2009-11-05 삼성전자주식회사 동기 신호 보상 장치 및 방법
US7583569B2 (en) * 2004-07-08 2009-09-01 Realtek Semiconductor Corp. Apparatus and related method for generating a tracking error signal in an optical disc drive
US7512043B2 (en) * 2004-07-08 2009-03-31 Realtek Semiconductor Corp. Apparatus and method for generating a tracking error signal in an optical disc drive
TWI258740B (en) * 2004-07-08 2006-07-21 Realtek Semiconductor Corp Apparatus and method for generating a tracking error signal in an optical disc drive
US7633842B2 (en) * 2004-07-08 2009-12-15 Realtek Semiconductor Corp. Apparatus for generating tracking error signal in optical disc drive
KR20070082504A (ko) * 2006-02-15 2007-08-21 삼성전자주식회사 신호 품질 평가 장치 및 방법과 광 디스크 구동기
US7424381B2 (en) * 2006-02-15 2008-09-09 Samsung Electronics Co., Ltd. Apparatus and method of estimating the quality of input signal, and optical disc driver
WO2015003004A1 (en) * 2013-07-01 2015-01-08 Ess Technology, Inc. Suppression of fixed-pattern jitter using fir filters

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6349211A (ja) * 1986-08-15 1988-03-02 Ebara Corp 脱水方法
CN1067761A (zh) * 1991-06-07 1993-01-06 德国汤姆森-勃朗特有限公司 光学信息介质的错误类型指示方法和装置
JPH10276064A (ja) * 1997-03-31 1998-10-13 Toshiba Corp デジタルフィルタ
EP0921654A2 (en) * 1997-12-04 1999-06-09 Nec Corporation Digital PLL circuit and signal regeneration method
CN1239798A (zh) * 1998-06-23 1999-12-29 松下电器产业株式会社 光盘记录装置及在光盘上记录数据的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5099153A (en) * 1990-08-13 1992-03-24 Dallas Semiconductor Corporation Frequency-independent monitor circuit
US5095264A (en) * 1990-09-12 1992-03-10 Sundstrand Data Control, Inc. Frequency counter and method of counting frequency of a signal to minimize effects of duty cycle modulation
JP3395210B2 (ja) * 1992-06-30 2003-04-07 ソニー株式会社 同期信号検出器及び同期信号検出方法
KR19990085660A (ko) * 1998-05-20 1999-12-15 윤종용 디지탈 회로에 있어서의 아날로그 소자를 이용한 파라미터 제어장치
JP2000057701A (ja) * 1998-08-06 2000-02-25 Matsushita Electric Ind Co Ltd ディジタル情報再生装置
DE19850567C2 (de) * 1998-11-02 2001-02-15 Wandel & Goltermann Man Holdin Verwendung einer Schaltungsanordnung und Vorrichtung zur Messung der Signalgüte eines digitalen Nachrichtenübertragungssystems
JP3494912B2 (ja) 1999-02-02 2004-02-09 松下電器産業株式会社 周波数誤差検出装置
JP2001237681A (ja) * 2000-02-21 2001-08-31 Toshiba Corp 入力断検出装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6349211A (ja) * 1986-08-15 1988-03-02 Ebara Corp 脱水方法
CN1067761A (zh) * 1991-06-07 1993-01-06 德国汤姆森-勃朗特有限公司 光学信息介质的错误类型指示方法和装置
JPH10276064A (ja) * 1997-03-31 1998-10-13 Toshiba Corp デジタルフィルタ
EP0921654A2 (en) * 1997-12-04 1999-06-09 Nec Corporation Digital PLL circuit and signal regeneration method
CN1239798A (zh) * 1998-06-23 1999-12-29 松下电器产业株式会社 光盘记录装置及在光盘上记录数据的方法

Also Published As

Publication number Publication date
KR20030022016A (ko) 2003-03-15
JP2003085887A (ja) 2003-03-20
CN1419238A (zh) 2003-05-21
JP3785972B2 (ja) 2006-06-14
US20030046037A1 (en) 2003-03-06
TWI250510B (en) 2006-03-01
US6954709B2 (en) 2005-10-11

Similar Documents

Publication Publication Date Title
CN1312692C (zh) 信号处理电路
CN1312693C (zh) 信号处理电路
JPH0778428A (ja) ディスク装置のアクセス方向検知回路
US8934325B2 (en) Information recording medium, information reproducing method, and information reproducing apparatus
KR100768614B1 (ko) 디스크 드라이브 장치
KR950000423B1 (ko) 기록신호 재생장치 및 방법
JP3852324B2 (ja) 信号処理回路及び信号処理方法
JP3580066B2 (ja) 光学的情報再生装置
KR100560130B1 (ko) 광디스크장치
EP1519378A1 (en) Information processing apparatus
JP4048747B2 (ja) 信号処理回路および復調回路
JP2005353153A (ja) 位相差検出回路及びその位相差検出回路を有する光ディスク装置
JP4050738B2 (ja) アドレス信号位置検出装置、光ディスク再生装置およびアドレス信号位置検出方法
KR100591198B1 (ko) 신호처리회로
CN100347761C (zh) 光盘装置
CN101131848B (zh) 信号处理电路及信号处理方法
JP2005100555A (ja) 情報処理装置
JP4862722B2 (ja) 復調回路及び光ディスク装置
JP3724485B2 (ja) 信号処理回路及び信号処理方法
JP2005100556A (ja) 情報処理装置
JP4201698B2 (ja) トラッキング誤差信号検出装置
JP5170295B2 (ja) 復調回路及び光ディスク装置
JP3689990B2 (ja) Ｐｌｌ回路
JP3701758B2 (ja) 計数装置
JP2006065909A (ja) 光ディスク再生装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: TAUERK CO., LTD.

Free format text: FORMER OWNER: TIARCK CO., LTD.

Effective date: 20051216

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20051216

Address after: Japan and Tokyo are in the city of Musashino town 3 chome 7 No. 3

Applicant after: Teac Corp.

Address before: Tokyo, Japan, Japan

Applicant before: Tiake K. K.

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070425

Termination date: 20090914