CN1303834C

CN1303834C - 用于最小化由收缩引起的输出延迟的设备和方法

Info

Publication number: CN1303834C
Application number: CNB021400318A
Authority: CN
Inventors: 李在洪
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2001-12-03
Filing date: 2002-12-03
Publication date: 2007-03-07
Anticipated expiration: 2022-12-03
Also published as: US20050039106A1; US20030105913A1; FR2833115A1; JP3730211B2; DE10256462A1; GB2383242A; GB2383242B; US6871270B2; US7093085B2; CN1440209A; GB0227187D0; KR20030045593A; JP2003224479A; ITMI20022518A1

Abstract

一种用于随机地输出顺序地存储在存储器中的数据的装置，包括：用于产生表示所述存储器中位置的第一索引的装置；用于比较表示存储在所述存储器中的输入数据块的大小的参考参数与所述第一索引的装置；和如果所述参考参数小于或等于所述第一索引，用于输出存储在所述存储器位置的数据的装置。

Description

用于最小化由收缩引起的输出延迟的设备和方法

技术领域

本发明一般地涉及应用到基站中的发射机/接收机和具有Turbo(快速)编码器的移动站中的发射机/接收机的数字通信技术。特别地，本发明涉及一种用于有效地为Turbo编码器实现交织器的设备和方法。另外，本发明提供一种用于消除收缩(puncturing)引起的延迟的技术。

背景技术

数字通信系统中的发射机/接收机包括信道编码器和解码器。最广泛使用的信道编码器是卷积编码器和Turbo编码器。Turbo编码器具有内部交织器，其通过产生随机读取地址相对于输入的存储器数据的原始顺序改变了从的存储器输出的数据的顺序。

一般而言，当在连续信号输出期间收缩信号并输出下一有效信号时，这种收缩导致输出延迟，也就是，在这个收缩前后非连续地输出有效信号。图1是传统交织器的10的方框图。在图1中，标号11指地址发生器，用于产生地址以便当输出时改变输入数据顺序。如果输入数据的大小S小于二维矩阵的大小K，该地址发生器11产生(K-S)个无效地址。标号12指用于收缩这些无效地址的收缩器。

图2举例说明了在该传统交织器10中收缩引起的输出延迟。标号21表示图1中所示的地址发生器11的输出信号的例子。有标记的部分21A和21B表示无效地址的位置。收缩器12接收信号21中的地址并输出图2中所示的信号22，收缩标记的无效地址。如从信号22中所看出的，由于这种收缩该地址信号是不连续的，这种收缩之后的地址被延迟。

在UMTS(通用移动通信系统)中这种传统技术主要被应用到的信道编码器和信道解码器并且需要额外的复杂操作以便处理延迟。

图3是在该UMTS系统中作为信道编码器使用的Turbo编码器35的方框图。在该Turbo编码器35中传输数据通过输入端口30被供应到第一分支编码器31和交织器32。该第一分支编码器31对该输入数据编码并输出第一奇偶校验位P1。交织器32将该输入数据的原始序列变为输出数据的序列。第二分支编码器33对交织的数据编码并输出第二奇偶校验位P2。同时，该输入数据仅仅作为系统位X输出。因此，对于输入传输数据，该Turbo编码器35输出该系统位X、第一奇偶校验位P1、和第二奇偶校验位P2。

在该UMTS系统中控制器(未示出)在从40到5112比特的范围内确定输入数据的大小并通知Turbo编码器35输入比特的数量。然后，Turbo编码器35对该输入数据进行编码。输入数据长度变化。交织器32包括用于像它被接收的顺序一样地存储输入数据的存储器、和用于根据预定的交织规则产生读取地址以便以不同的次序输出该输入数据的地址发生器。例如，具有15行R和16列C的二维矩阵的大小K是240(K＝RC)，该矩阵需要存储大小S为237比特的输入数据。因此，存储器在该矩阵的240个存储区域中顺序地存储这237比特的输入数据，剩下3比特的存储区域未使用。地址发生器根据该交织规则产生地址。如果根据预定交织规则产生的交织索引I大于输入数据大小S(237)，这个地址被忽视。如果产生的索引I小于或等于该输入数据大小S(237)，存储在存储器中该地址的数据被输出到第二分支编码器33。忽略大于数据大小S的地址使数据不连续地传输到第二分支编码器，并引起时间延迟。这个延迟使它很难估计交织器32中的准确处理时间，并且需要附加控制电路重建该不连续的数据到连续的数据流。

因此，存在用于有效地为Turbo编码器实现交织器的需求并提供一种用于消除收缩引起的延迟的技术。

发明内容

因此，本发明的一个目的是提供一种用于输出没有时间延迟的交织数据的交织器和方法。

本发明的另一个目的是提供一种用于当对连续的收缩信号执行收缩时输出没有收缩引起的时间输出延迟的信号的设备和方法。

本发明的进一步目的是提供一种用于提供连续数据到Turbo编码器中的第二分支编码器的交织器。

本发明的仍然的进一步目的是提供一种用于从存储器输出存储的数据的方法。

为了实现前述和其它目的，这样一种装置和方法被公开，其中大小为S的数据被存储在大小为K的存储器中，大小为K的存储器是R行C列的二维矩阵R×C，并且根据预定的交织规则产生交织索引I以便随机地从该存储器输出数据。

提供一种用于随机地输出顺序地存储在存储器中的数据的装置，该装置包括：延迟器，用于接收控制信号并输出初始控制信号；索引发生器，用于依据初始控制信号的输入产生表示所述存储器中位置的第一索引；比较器，用于将所述第一索引与表示存储在所述存储器中的输入数据块的大小的参考参数比较；和地址发生器，如果所述第一索引小于或等于所述参考参数，则输出存储在所述存储器位置的数据。

用于随机地输出顺序地存储在存储器中的数据的装置被公开，其包括：延时器，用于在第一时间周期接收第一控制信号，在第二时间周期输出第二控制信号，以及在第三时间周期输出第三控制信号；索引发生器，用于接收所述第一控制信号和第四控制信号之一，并依据所述第一或第四控制信号的接收输出索引，所述索引表示所述存储器中的位置；和比较器，用于将所述索引与表示所述存储器中所存储的所述数据的大小的参考参数比较，并且如果所述索引大于所述参考参数，则依据所述第二控制信号的接收输出所述第四控制信号到所述索引发生器；以及地址发生器，用于接收所述索引，并依据所述第三控制信号的接收输出由所述索引表示的存储器地址到所述存储器，其中所述第三时间周期大于所述第二时间周期并小于所述第一时间周期。

并同样公开了在控制器控制下的交织器，其具有用于输出地址到存储器的地址发生器，在第一时间周期所述存储器顺序地存储输入数据并依据所述地址的接收输出存储在所述地址的数据，所述控制器确定所述输入数据的数据大小，所述交织器包括：延时器，用于接收初始索引使能信号并在第一时间周期输出比较器使能信号，并且在第二时间周期输出地址发生器使能信号；索引发生器，用于接收所述初始索引使能信号和第二索引使能信号之一，并依据所述初始索引使能信号或所述第二索引使能信号的接收输出索引；以及比较器，当接收比较器使能信号时比较所述索引与所述数据大小，并且如果所述索引大于所述数据大小则输出所述第二索引使能信号；其中所述地址发生器的输入被连接到所述索引发生器的输出，并且依据所述地址发生器使能信号的接收输出与最近产生的索引关联的存储器地址。

另外公开了从存储器输出存储数据的方法，包括步骤：顺序地存储输入数据到所述存储器；确定该存储的输入数据的大小；依据第一控制信号的接收产生第一索引；比较所述第一索引与所述数据大小；如果所述第一索引大于所述数据大小，则产生第二索引并输出与所述第二索引关联的存储器地址；以及如果所述第一索引不大于所述数据大小，则输出与所述第一索引相关联的存储器地址。

通常，如果第一索引I大于数据大小S，在输出存储在存储器中第一索引位置的有效数据之前第二索引被产生并被输出。这里，收缩被定义为输出下交织索引而没有输出大于该数据大小的索引。这与用在3GPP(第三代伙伴关系)中的修剪(pruning)的概念相类似。

附图说明

当结合附图本发明的上述和其他目的、特征和益处从下面的详细说明中将变得更加清楚。其中：

图1举例说明典型的交织器；

图2举例说明作为图1中典型的交织器的输出具有收缩引起的时间输出延迟的输出信号；

图3举例说明典型的Turbo编码器；

图4举例说明根据本发明的实施例的交织器；

图5是根据本发明的实施例的交织器的操作时序图；和

图6是根据本发明的实施例的交织器的操作的流程图。

具体实施方式

下面将参考附图描述本发明的优选实施例。在下面的说明中，已知的功能或结构没有详细描述，因为它们将使本发明在不必要的细节上不清楚。

现在参考附图，其中全部图中相同的标号认为是相似的或相同的部件，参考图4描述根据本发明的实施例的交织器。交织器40在Turbo编码器控制器(未示出)的控制下在存储器45中顺序地存储输入数据。由Turbo编码器控制器在每个时间T周期地产生初始索引使能信号IN_EA1。该初始索引使能信号IN_EA1被施加到索引发生器43和延时器41的输入端，用于在产生地址索引中使用。延时器41使初始索引使能信号IN_EA1延迟短于产生初始索引使能信号IN_EA1的周期的时间T1(即，T1＜T)。延时器41输出作为比较器使能信号COMP_EA的第一延迟信号。也就是，比较器使能信号COMP_EA在第二初始索引使能信号IN_EA1产生之前被产生。

索引发生器43存储与二维矩阵的大小K和产生伪随机编号所需要的初始参数有关的信息。依据该初始索引使能信号IN_EA1的接收，索引发生器43根据预先定义的规则，例如，如在UMTS标准中定义的规则，利用该初始参数输出等于或小于K的索引I(I＝0，...，K-1)。索引I被输入到比较器42和地址发生器44中。比较器42比较索引I与输入的数据大小S。如果索引I大于输入的数据大小S，比较器42输出第二索引使能信号IN_EA2。第二索引使能信号IN_EA2被输入到索引发生器43中并使索引发生器43产生另一索引I。索引发生器43依据初始或第二索引使能信号的接收产生索引I。

延时器41也通过延迟初始索引使能信号IN_EA1时间T2来产生地址使能信号ADD_EA。时间T2长于比较器使能信号COMP-EA的时间T1，但小于初始索引使能信号IN_EA1的周期时间T(即，T1＜T2＜T)。延时器41发送该地址使能信号ADD_EA到地址发生器44。当地址发生器44接收到该地址使能信号ADD_EA时，地址发生器44转换从索引发生器43接收的索引I为存储器45的读取地址。存储器45接着输出存储在该地址的数据。如果比较器42这样产生，在该地址使能信号ADD_EA被接收时在地址发生器44的输入端的索引I是由初始索引使能信号IN_EA1产生的索引或者由第二索引使能信号IN_EA2产生的下一索引I。如果在初始索引使能时间产生的索引I小于输入数据S，该索引I通过地址发生器44转换为读取地址。如果产生的索引大于二维矩阵大小K，响应于从比较器42输出的第二索引使能信号IN_EA2产生的下一索引通过地址发生器44被转换为读取地址。因为在下初始索引使能信号IN_EA1之前比较器使能信号COMP_EA和地址使能信号ADD_EA被产生，读取地址被连续地产生而没有时间延迟。

如在数字处理中已知的，由于处理器或控制器被设计为以字节基的倍数处理数据，数据最好以字节(8比特)基的倍数被处理。数据被存储在由存储器中该读取地址指定的地址的8比特或者8比特的倍数中。因此，在该地址的上面的9个比特指明存储器45的二维矩阵的行，下面的4个比特指明其相同行内的列。在这里，在UMTS中空间矩阵以一帧中接收的数据的最大值的基础上被确定。例如，假定512(行)×16(列)是8192比特。并且，矩阵的标准可以根据存储器而改变。存储器45在第0行开始接收数据。例如，如果交织器指示1025作为有效索引，上面的9比特(64)被分配给存储器45的地址(行)。在这里，如果16比特的数据值从存储器45的相应行被读取，则下面的4比特指示16比特的数据的一列，并且对应于该交织器的有效数据的数据被从中读取。

然后，第二分支编码器从该交织器接收连续的比特并产生第二奇偶校验位。第一分支编码器通过无交织地编码顺序输入的数据来输出第一奇偶校验位。延时器大量需要数据流的再定时以便保持由编码器处理的数据间的相关性。然而，由于根据本发明的实施例的交织器产生输出数据而没有任何收缩引起的延迟，它不需要为匹配从第一和第二分支编码器输出的数据考虑和补偿收缩引起的时间输出延迟。

图5是图4中所示的的交织器的操作时序图。在图5中，信号51表示初始索引使能信号IN_EA1。该初始索引使能信号IN_EA1在每个时间周期T被产生。信号51示出了八个将产生的初始索引使能信号IN_EA1 51a-51h。信号52示出了初始索引使能信号IN_EA1和第二索引使能信号IN_EA2。两个第二索引使能信号IN_EA2 52a和52b被示出。在信号线52中所示出的初始和第二索引使能信号IN_EA1和IN_EA2的结合是到索引发生器43的输入。信号53表示从索引发生器43产生的索引，并且在这个例子中，由十个索引53A-53J组成。如从信号53所看出的，新的索引响应于初始和第二索引使能信号IN_EA1和IN_EA2的每一个被输出。信号54表示比较器使能信号COMP_EA，并且由八个产生的信号54a-54h组成。该比较器使能信号COMP_EA通过使该初始索引使能信号IN_EA1延迟第一时间周期T1被产生，这里T1小于T(即，T1＜T)。信号55表示地址使能信号ADD_EA，并且同样由八个信号55a-55h组成。该地址使能信号ADD_EA通过使该初始索引使能信号IN_EA1延迟第二时间周期T2被产生，这里T2大于T1但小于T(即，T1＜T2＜T)。信号56表示从地址发生器44输出的地址信号。如图5中所示，八个地址信号56A’，56A’，56B’，56C’，56D’，56E’，56F’，56H’，56I’，和56J’作为地址发生器44的输出被产生。

根据本发明的实施例的交织器的操作的说明现在将相对于图4和图5被描述。存储器大小K和初始交织参数被存储在该Turbo编码器的存储器中。输入数据被接收到存储器45中，并且该数据大小S被确定并被存储在该Turbo编码器存储器中。索引发生器43依据第一初始索引使能信号IN_EA1 51a的接收产生第一索引53A。第一比较器使能信号COMP_EA 54a通过在延时器41中延迟该第一初始索引使能信号IN_EA1 51a等于T1的第一时间周期被产生。比较器42比较该第一索引53A与该输入数据大小S。因为在这个例子中，索引53A小于S，第二索引使能信号IN_EA2不被产生。在该第一初始索引使能信号IN_EA1 51a被延迟第二时间周期T2之后，延时器41输出第一地址使能信号ADD_EA 55a，它被地址发生器44接收，并接着输出地址56A’。地址发生器44提供地址56A’到存储器45，使存储器45输出存储在地址位置56A’的数据。数据输出被发送到第二分支编码器33以便进行编码。

索引发生器43依据第二初始索引使能信号IN_EA1 51b的接收输出第二索引53B。第二比较器使能信号COMP_EA 54b通过在延时器41中延迟该第二初始索引使能信号IN_EA1 51b第一时间周期T1被产生。比较器42比较该第二索引53B与该输入数据大小S。又因为在这个例子中，索引53B小于S，第二索引使能信号IN_EA2不被产生。在该第二初始索引使能信号IN_EA151b被延迟第二时间周期T2之后，延时器41输出第二地址使能信号ADD_EA55b，它被地址发生器44接收，并接着输出地址56B’。地址发生器44提供地址56B’到存储器45，使存储器45输出存储在地址位置56B’的数据。数据输出被发送到到第二分支编码器33以便进行编码。

索引发生器43依据第三初始索引使能信号IN_EA1 51c的接收输出第三索引53C。第三比较器使能信号COMP_EA 54c通过在延时器41中延迟该第三初始索引使能信号IN_EA1 51c第一时间周期T1被产生。比较器42比较该第三索引53C与该输入数据大小S。又因为在这个例子中，索引53C小于S，第二索引使能信号IN_EA2不被产生。在该第三初始索引使能信号IN_EA151c被延迟第三时间周期T2之后，延时器41输出第三地址使能信号ADD_EA55c，它被地址发生器44接收，并接着输出地址56C’。地址发生器44提供地址56C’到存储器45，使存储器45输出存储在地址位置56C’的数据。数据输出被发送到到第三分支编码器33以便进行编码。

当第四初始索引使能信号IN_EA1 51d被提供到交织器40时，索引发生器43输出第四索引53D。在该第四初始索引使能信号IN_EA1 51d被延迟第一时间周期T1之后第四比较器使能信号COMP_EA 54d被产生。比较器42比较该第四索引53D与该输入数据大小S。在这个例子中，索引53D大于数据大小S，并且因此比较器42产生第二索引使能信号IN_EA2 52a。响应于该第二索引使能信号IN_EA2 52a，索引发生器43依据该第二索引使能信号IN_EA2 52a的接收产生第五索引53E。在该第四初始索引使能信号IN_EA151d被延迟第二时间周期T2之后，延时器41输出第四地址使能信号ADD_EA55d，并且地址发生器44根据该第四地址使能信号ADD_EA 55d输出地址56E’。因为当第四索引53D是在地址发生器44的输入端时，地址发生器44没有接收地址使能信号ADD_EA，地址发生器44不处理该第四索引53D。只有当第四地址使能信号ADD_EA 55d在地址发生器44已被接收时地址发生器44根据当第四地址使能信号ADD_EA 55d被接收时根据存在于地址发生器44的输入端的第五索引53E输出有效地址56E’。照这样，因为它表示大于数据大小S的存储器地址，无效索引53D被忽略，并且在地址发生器44对该无效地址动作之前索引发生器43产生下一索引53E。地址发生器44提供地址56E’到存储器45使存储器45输出存储在地址位置56E’的数据。数据输出被发送到到第三分支编码器33以便进行编码。

索引发生器43依据第五初始索引使能信号IN_EA1 51e的接收输出第六索引53F。第五比较器使能信号COMP_EA 54e通过在延时器41中延迟该第五初始索引使能信号IN_EA1 51e第一时间周期T1被产生。比较器42比较该第六索引53F与该输入数据大小S。又因为在这个例子中，索引53F小于该数据大小S，第二索引使能信号IN_EA2不被产生。在该第五初始索引使能信号IN_EA1 51e被延迟第五时间周期T2之后，延时器41输出第五地址使能信号ADD_EA 55e，它被地址发生器44接收并接着输出地址56F’。地址发生器44提供地址56F’到存储器45，使存储器45输出存储在地址位置56F’的数据。数据输出被发送到到第五分支编码器33以便进行编码。

当第六初始索引使能信号IN_EA1 51f被提供到交织器40时，索引发生器43输出第七索引53G。在该第六初始索引使能信号IN_EA1 51f被延迟第一时间周期T1之后第六比较器使能信号COMP_EA 54f被产生。比较器42比较该第七索引53G与该输入数据大小S。在这个例子中，索引53G再次大于数据大小S，并且因此比较器42产生第二索引使能信号IN_EA2 52b。响应于该第二索引使能信号IN_EA2 52b，索引发生器43依据该第二索引使能信号IN_EA2 52b的接收产生第八索引53H。在该第六初始索引使能信号IN_EA1 51f被延迟第二时间周期T2之后，延时器41输出第六地址使能信号ADD_EA 55f，并且地址发生器44根据该第六地址使能信号ADD_EA 55f输出地址56H’。因为当第七索引53G是在地址发生器44的输入端时，地址发生器44没有接收地址使能信号ADD_EA，地址发生器44不处理该第七索引53G。只有当第六地址使能信号ADD_EA 55f在地址发生器44已被接收时地址发生器44根据当第六地址使能信号ADD_EA 55f被接收时根据存在于地址发生器44的输入端的第八索引53H输出有效地址56H’。照这样，因为它表示大于数据大小S的存储器地址，无效索引53G被忽略，并且在地址发生器44依据该无效地址动作之前索引发生器43产生下一索引53H。地址发生器44提供地址56H’到存储器45使存储器45输出存储在地质位置56H’的数据。数据输出被发送到第三分支编码器33以便进行编码。

这个过程以相似于索引53A的处理继续以便处理索引53I和53J，这导致地址发生器44产生地址56I’和56J’。这完成了八个初始索引使能信号的一个循环。在较早的数据大小S等于237的例子中，这个过程将继续直到所有的237个有效数据被产生。

如上所述，如果产生的索引I大于该数据大小S，在比较器42被起动之后立即产生该第二索引使能信号IN_EA2，并且索引发生器43产生下一索引。因此，地址使能信号ADD_EA被产生以便由此产生地址而没有时间延迟。根据该UMTS系统的交织规则，对于任何大小的输入数据没有大于S的值被连续地产生，并且因此，没有必要比较由第二使能信号IN_EA2产生的索引与数据大小S。

在上面的说明中，索引作为媒质被使用以便产生地址。或者，索引本身被作为地址输出。在这种情况下，索引发生器43功能作为响应于地址使能信号ADD_EA选择性地输出地址的地址发生器。

图6是举例说明根据本发明的实施例的交织器的操作的流程图。参考图6，存储在Turbo编码器中的是二维矩阵值R，C，和K，以及用于交织的初始参数。在步骤61中，该Turbo编码器顺序地存储输入数据到存储器中并确定数据大小S。在步骤62中，第一初始所引使能信号被延时器41和索引发生器43接收。在步骤63中，索引发生器43产生第一索引。在步骤64中，索引I被与数据大小S比较以便确定是否索引I小于或等于S。如果确定索引I小于或等于S，在步骤65中与第一索引关联的数据被输出。但是，如果在步骤64中确定索引I大于数据大小S，交织器40的索引发生器43在步骤66中产生第二索引使能信号。接着，在步骤67中，索引发生器43产生第二索引。在步骤65中，该第二索引被发送到地址发生器43以便输出与该第二索引关联的数据。接着在步骤68中，Turbo编码器控制器确定是否输出索引的数量等于数据大小S。如果输出索引的数量不等于数据大小S，这个过程返回到步骤62等待第二初始索引使能信号。但是，如果输出的索引的数量等于数据大小S，如果有的话，就结束这个过程从而等待下数据块。

因此，本发明的设备和方法允许连续地数据输出而没有收缩引起的时间延迟。虽然参考它的一定优选实施例已经示出和描述了本发明，本领域技术人员应当明白可以进行各种形式和细节上的改变而不脱离由附加的权利要求定义的本发明的精神和范围。

Claims

1.一种用于随机地输出顺序地存储在存储器中的数据的装置，包括：

延迟器，用于接收控制信号并输出初始控制信号；

索引发生器，用于依据初始控制信号的输入产生表示所述存储器中位置的第一索引；

比较器，用于将所述第一索引与表示存储在所述存储器中的输入数据块的大小的参考参数比较；和

地址发生器，如果所述第一索引小于或等于所述参考参数，则输出存储在所述存储器位置的数据。

2.权利要求1的装置，其中，如果所述第一索引大于所述参考参数，则所述索引发生器还产生第二索引。

3.权利要求2的装置，其中所述索引发生器依据初始或第二控制信号的输入分别产生所述第一或第二索引。

4.权利要求3的装置，其中所述初始控制信号是由所述索引发生器周期性地接收来启动所述第一索引的产生的信号。

5.权利要求4的装置，其中，如果所述第一索引大于所述参考参数，则所述第二控制信号是由所述比较器产生并且由所述索引发生器接收来启动所述第二索引的产生的信号。

6.权利要求5的装置，其中，所述比较器接收来自所述索引发生器的所述索引和所述参考参数，并且如果所述索引大于所述参考参数，则输出所述第二控制信号。

7.权利要求6的装置，其中，所述地址发生器依据第三控制信号的输入产生存储器输出命令。

8.一种用于随机地输出顺序地存储在存储器中的数据的装置，包括：

延时器，用于在第一时间周期接收第一控制信号，在第二时间周期输出第二控制信号，以及在第三时间周期输出第三控制信号；

索引发生器，用于接收所述第一控制信号和第四控制信号之一，并依据所述第一或第四控制信号的接收输出索引，所述索引表示所述存储器中的位置；和

比较器，用于将所述索引与表示所述存储器中所存储的所述数据的大小的参考参数比较，并且如果所述索引大于所述参考参数，则依据所述第二控制信号的接收输出所述第四控制信号到所述索引发生器；以及

地址发生器，用于接收所述索引，并依据所述第三控制信号的接收输出由所述索引表示的存储器地址到所述存储器，其中所述第三时间周期大于所述第二时间周期并小于所述第一时间周期。

9.权利要求8的装置，其中所述存储器输出定位在所述存储器地址的数据。

10.一种从存储器输出存储数据的方法，包括步骤：

顺序地存储输入数据到所述存储器；

确定该存储的输入数据的大小；

依据第一控制信号的接收产生第一索引；

比较所述第一索引与所述数据大小；

如果所述第一索引大于所述数据大小，则产生第二索引并输出与所述第二索引关联的存储器地址；以及

如果所述第一索引不大于所述数据大小，则输出与所述第一索引相关联的存储器地址。

11.一种受控制器控制并且具有用于输出地址到存储器的地址发生器的交织器，所述存储器顺序地存储输入数据并依据所述地址的接收输出存储在所述地址的数据，所述控制器确定所述输入数据的数据大小，所述交织器包括：

延时器，用于接收初始索引使能信号并在第一时间周期输出比较器使能信号，并且在第二时间周期输出地址发生器使能信号；

索引发生器，用于接收所述初始索引使能信号和第二索引使能信号之一，并依据所述初始索引使能信号或所述第二索引使能信号的接收输出索引；和

比较器，依据所接收的比较器使能信号的接收比较所述索引与所述数据大小，并且如果所述索引大于所述数据大小则输出所述第二索引使能信号；

其中所述地址发生器的输入被连接到所述索引发生器的输出，并且依据所述地址发生器使能信号的接收输出与最近产生的索引相关联的存储器地址。