CN1281224A - 数字数据的去除噪声装置以及数据存储器 - Google Patents

数字数据的去除噪声装置以及数据存储器 Download PDF

Info

Publication number
CN1281224A
CN1281224A CN00120238A CN00120238A CN1281224A CN 1281224 A CN1281224 A CN 1281224A CN 00120238 A CN00120238 A CN 00120238A CN 00120238 A CN00120238 A CN 00120238A CN 1281224 A CN1281224 A CN 1281224A
Authority
CN
China
Prior art keywords
mentioned
interval
voltage level
time
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN00120238A
Other languages
English (en)
Inventor
酒井正胜
本田孝之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teac Corp
Original Assignee
Teac Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teac Corp filed Critical Teac Corp
Publication of CN1281224A publication Critical patent/CN1281224A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/24—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing noise
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00234—Layout of the delay element using circuits having two logic levels
    • H03K2005/00247—Layout of the delay element using circuits having two logic levels using counters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Dc Digital Transmission (AREA)
  • Manipulation Of Pulses (AREA)
  • Digital Magnetic Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

当前的技术难以满足软盘驱动器的小型化和提高抗噪声性能这二方面的要求。本发明在软盘驱动器1的写数据输入端6与写入电路7之间设置去除噪声装置8。用D型触发器9和计数器10构成去除噪声装置8。把D型触发器9的触发输入端T连接到写数据输入端6。把D型触发器9的正相输出端Q连接到计数器10的复位端R。把计数器10的输出端连接到D型触发器9的复位端R。把D触发器9的倒相输出端Q－连接到写入电路7。

Description

数字数据的去除噪声装置以及数据存储器
本发明涉及用于从二值的数字数据去除噪声的装置以及具有该去除噪声装置的数据存储器。
如果使笔记本个人电脑等中使用的软盘驱动器即FDD小型化以及轻量化，则抗噪声性能降低。即，伴随着FDD的信号处理IC的小型化，布线图形变得微细，对于脉冲性噪声变得敏感，发生基于噪声的写入错误。例如，在图1(A)所示的正常写入数据中，如图1(B)所示如果在t3时刻混入噪声成分N，则如图1(C)所示，包含在写电路中的众所周知的记录信号形成用的触发器的输出响应于噪声成分N而发生变化，产生误记录。为了防止外来噪声，虽然考虑采用屏蔽板等的噪声阻断构造，然而将导致成本升高。
另外，作为用于去除噪声的现有技术，有用计数器检测数据的脉冲宽度仅把一定宽度以上的数据作为有效数据、把比一定宽度窄的脉冲判断为噪声而视为无效的方法。图2说明该现有技术。如图2(B)所示在t1～t5区间如果输入了负脉冲的数据，则根据图2(B)的时钟脉冲的上升沿(前沿)开始数据脉冲宽度的检测，在负脉冲区间t1～t5中在至少包括t3和t4这两次时钟脉冲的上升沿的时刻把该数据视为有效。即，在t4时刻输出表示数据是有效的信号。另外，如图2(C)所示，如果在t2～t6区间输入了成为负脉冲的数据，则在该时刻也输出表示图2(C)的数据是有效的信号。从而，图2(B)的情况下，在以t1为基准输入了比时间宽度Ta短的负脉冲的情况下视为噪声而将其去除。另外，在图2(C)的情况下，在以t2为基准输入了比时间宽度Tb短的负脉冲的情况下视为噪声而将其去除。
然而，在图2的方法中，由于数据脉冲与时钟不同步，因此在图2(B)数据的情况和图2(C)数据的情况下，在该数据被判断为有效的时刻t4之前的时间宽度Ta、Tb中产生差异。如磁盘驱动器的写数据那样，时序为重要的情况下，Ta与Tb的差将构成问题。如果把图2(A)时钟的频率例如提高到100MHz，则虽然减小Ta与Tb的差，然而将导致成本上升。
FDD的外来噪声的问题，在数据传输路径必然加长的个人计算机中，在外装FDD的情况下进一步变得严重。
另外，外来噪声的问题特别是在作为可靠性确认试验的一种的静电试验中产生。即，在静电试验中如果在FDD上加入静电，则噪声成分进入数据传输路径，在FDD中有可能产生误记录。
以上，虽然对于FDD进行了说明，而在FDD以外的DVD、CD-R等数字数据存储器中也存在同样的问题。
因此，本发明的目的在于提供能够容易提高抗噪声性能的去除噪声装置以及包括该装置的数字数据存储器。
为解决上述课题，达到上述目的，本发明涉及数字数据的去除噪声装置，该装置是用于在传送二值数字数据的传输路径中去除有可能包含在上述数据中的噪声的去除噪声装置，将该二值数字数据作成为重复地配置第1电压电平的区间(TL)与第2电压电平的区间(TH)，把从上述第2电压电平的区间(TH)向上述第1电压电平的区间(TL)的转换时刻作为有效信息来使用，特征在于具有连接上述传输路径的数据控制装置和连接上述数据控制装置的时间检测装置，上述时间检测装置与上述第1电压电平的区间(TL)的起始相同步，检测比上述数据的上述第1电压电平的区间(TL)的最小时间宽度长且比上述第1电压电平的区间(TL)与上述第2电压电平的区间(TH)的合计时间的最小时间宽度短的规定时间(T2)，上述数据控制装置响应于表示从上述时间检测装置得到的上述规定时间(T2)的输出，形成阻止上述规定时间(T2)中的噪声的传送的变形数据，在上述规定时间中把不包括噪声的上述变形数据送出到上述传输路径。
另外，如方案2所示，最好用D型触发器构成数据控制装置，从该触发器得到变形数据。
另外，如方案3所示，能够与第2电压电平的区间(TH)的起始相同步，检测规定时间T2’。
另外，如方案4所示，方案3的本发明的数据控制装置也最好采用D型触发器。
另外，如方案5～8所示，能够把方案1～4的去除噪声装置应用在数据存储器中。
如果依据各方案的本发明，能够去除用时间检测装置检测的规定时间中的噪声。进而，去除噪声装置由控制装置和时间检测装置构成，由于这些装置能够比较小型而且简单地构成，因此能够抑制成本上升，良好地进行噪声去除。
另外，如果依据方案2、4、6以及8的本发明，则由于能够用D型触发器和计数器构成去除噪声装置，因此能够进一步抑制去除噪声装置的成本上升。
图1是用于说明由现有的FDD中的噪声引起的误记录的波形图。
图2是用于说明现有的噪声去除的波形图。
图3是概略地示出本发明第1实施例的FDD以及FDC的框图。
图4是示出图3各部分状态的波形图。
图5是概略地示出第2实施例的FDD以及FDC的框图。
图6是示出图5各部分的状态的波形图。
其次，参照图3～图6说明本发明的实施例。
(第1实施例)
图3概略地示出本发明的第1实施例的FDD1和FDC(FDD控制器)。FDD1为了在记录媒体磁盘3上记录数据，具有信号变换磁头4、旋转马达5、写(写入)数据输入端6、写入电路7以及基于本发明的去除噪声装置8。另外，虽然FDD1包括图3电路以外的多个电路，但是与本发明没有直接关系的电路在图3中被省略。另外，在FDD1的试验时，能够代替FDC2把试验装置或者检查装置连接到FDD1上。
在没有噪声成分的正常状态时，在连接到FDC2的输入端6上例如输入图4(A)所示的写数据。该例的写数据例如在静电试验时以5000kbps的传送速度供给FDD1，具有2μs的恒定周期T1。即，如图4(A)所示，重复地具有t1～t2区间、t4～t5区间等的低电平(第1电压电平)区间TL和t2～t4区间、t5～t8区间等的高电平(第2电压电平)区间TH。图4(A)示出试验数据，因此低电平(L)区间TL与高电平(H)之间TH的周期T1是恒定的2．0μs。从FDC对输入端6供给的用于记录在盘3上的实际数据，其第1电压电平区间TL与第2电压电平区间TH不总是成为相同的时间宽度。图4(A)的写数据把从高电平区间TH向低电平区间TL的下降时刻即下降沿作为有效数据在写入电路7中使用。
在图3的输入端6上，除图4(A)的正常写数据以外，还输入包括图4(B)所示的噪声成分N的写输入信号。
连接在作为输入装置的输入端6与作为写入装置的写入电路7之间的数据传输路径上的去除噪声装置8，由作为数据控制装置的D型触发器9和作为时间检测装置或者定时器的计数器10构成。触发器9具有连接到供给+V高电平的直流电压的电源端子12的数据输入端D、连接到输入端6的触发端T、复位端R，作为第1输出端的正相输出端Q和作为第2输出端的倒相输出端Q-。倒相输出端Q-是变形写数据的输出端，经过输出导体13连接到众所周知的写入电路7。触发器9的正相输出端Q连接到计数器10的复位端R。计数器10的倒相输出端Q-连接到触发器9的复位端R。计数器10的时钟端CK连接到时钟脉冲发生器11。时钟脉冲发生器11以比写数据的最小周期短很多的周期发生时钟信号。这里所谓数据的最小周期意味着图4的一个低电平区间TL和与其相邻的一个高电平区间TH的多个合计时间宽度T1中的最小值。如已经所说明的那样，为了在盘3上记录，由于传送到输入端6的实际数据中的低电平区间TL以及高电平区间TH不恒定，因此这些合计时间宽度TL+TH也不恒定，而是发生变化。
写入电路7由写入用触发器14和驱动电路15构成。写入用触发器14由众所周知的触发型触发器构成，具有触发输入端T和正相输出端Q以及倒相输出端Q-。写入用触发器14的触发输入端T连接到D型触发器9的倒相输出端Q-。连接写入用触发器14的输出端Q、Q-的驱动电路15向信号变换头4传送对应于写入用触发器14的输出的写入电流。图3中虽然仅示出了1个信号变换头4，然而能够在盘3的两面配置一对信号变换头。图3中，由作为信号变换装置的头4和写入电路7构成写入装置。
其次，参照图4说明起到噪声去除滤波器作用的去除噪声装置8的工作。
现在，如果从输入端6在触发器9的触发端T上输入了在图4(A)的正常数据上加入了噪声N的图4(B)的写输入信号，则响应于t1时刻、t4时刻、t6时刻、t8时刻等的从高电平(H)向低电平(L)的下降(下降沿)，触发器9读入数据输入端D的高电平(H)。由此，在t1时刻、t4时刻、t8时刻，触发器9的正相输出端Q从低电平(L)转换为高电平(H)。根据噪声成分N的情况，在t6时刻也在触发端T上输入触发信号。然而，在该t6时刻，触发器9已经处于置位状态，正相输出端Q已经是置位输出的高电平，因此不发生触发器9的输出状态变化，阻止噪声成分的传送。在t1时刻、t4时刻、t8时刻等，触发器9的正相输出端Q的状态如果从低电平转换为高电平，则响应于该转换，解除计数器10的复位，计数器10开始规定时间T2(1．8μs)的检测。将规定时间T2设定为比写数据的低电平区间TL的时间宽度长，比写数据的最小周期T1短。另外，该FDD1的写数据的最小周期T2是2．0μs。如果在t3时刻、t7时刻等结束由计数器10进行的规定时间T2的检测，则计数器10的输出端Q如图4(E)所示转换为低电平。响应于该转换，触发器9被复位，触发器9的正相输出端Q如图4(C)所示在比t3稍后的t3’，转换为低电平。计数器10用触发器9的正相输出的后沿复位，计数器10的倒相输出转子Q-从t3’时刻起成为高电平。在t3′～t4期间，计数器10由于持续成为复位状态，因此不开始规定时间T2的检测。其后，在t4时刻，如果触发器9的Q输出上升到高电平，则解除计数器10的复位，开始规定时间T2的检测。其结果，触发器9的正相输出端Q在t3’～t4区间，t7～t8区间等，成为低电平，倒相输出端Q-如图4(D)所示成为高电平。图4(D)倒相输出端Q-的变形写数据经过作为传输路径的导体8a输入到写入电路7的触发器13中。由此，没有包含在写入电路7中的众所周知的写入用触发器13用图4(D)的倒相输出端Q-的下降沿触发，输出图4(F)所示的信号。在盘3上形成对应于图4(F)波形的记录。
另外，在本申请中，图4的t3～t3’的微小期间是计数器10用于检测规定时间T2所需要的时间。从而，计数器10为了检测规定时间T2所需要的全部期间是t1～t3’，计数器10未检测规定时间T2的期间是t3’～t4。图4(D)所示的从触发器9发生的变形数据，为了去除噪声，在t1～t3’期间，成为作为一方逻辑值的低电平状态，在t3’～t4期间，成为作为另一方逻辑值的高电平状态。
如从上述可明白，通过由简单而且小型的电路构成的去除噪声装置8能够去除噪声成分N。即，在计数器10检测规定时间T2的期间内到达输入端6的噪声成分N能够用去除噪声装置8去除。在计数器10没有检测规定时间T2的期间t3～t4、t7～t8等内，如果噪声成分到达输入端6，则不能够用本实施例的去除噪声装置8去除该噪声成分。然而，不能够去除该t3～t4，t7～t8等的噪声成分的时间宽度(0．2μs)与能够去除噪声的时间宽度即规定时间T2(1．8μs)相比较，是极短的，因此能够极大地降低由噪声引起的发生误记录的概率。
图4中，以一定周期T1发生写数据，而在表示写数据的负脉冲的相互间隔变化的情况下，通过把计数器10的规定时间T2设置成比写数据的最小周期短，能够既不妨碍正常数据的传送，又可以得到在规定时间T2中的噪声成分去除的效果。
(第2实施例)
其次，参照图5以及图6说明本发明的第2实施例。其中，图5以及图6中与图3以及图4实质上相同的部分标注相同的符号并且省略其说明。
图5的FDD1a设置把图3的FDD1的去除噪声装置8变形了的去除噪声装置8a，其它构成与图3相同。
图5的去除噪声装置8a设置把图3的去除噪声装置8的D型触发器9变形了的触发器9a，其它构成与图3相同。图5的触发器9a，由于在触发输入端T上没有连接倒相电路即NOT电路，因此从图6(B)所示的写输入的第1电压电平(L)与第2电压电平(H)的上升时刻t2，t5等同步地被触发，如图6(C)、(D)所示第1以及第2输入端Q、Q’的状态发生变化。从而，在由计数器10进行的规定时间T2’的检测开始时刻与触发器9a的输出的变化状态同步地成为t2、t5等。用图5的计数器10检测的规定时间T2’设定为比图6(A)的写数据的高电平期间TH的最小值短。
另外，图6的t3～t3’的微小期间是计数器10用于检测规定时间T2’所需要的时间。从而，计数器10为了检测规定时间T2’所需要的全部期间是t2～t3’，计数器10未检测规定时间T2’的期间是t3’～t5。图6(D)所示的从触发器9a发生的变形数据，为了去除噪声，在t2～t3’期间，成为作为一方逻辑值的低电平状态，在t3’～t5期间成为作为另一方逻辑值的高电平状态。
即使根据图5的实施例也能够得到与图3相同的效果。
(变形例)
本发明不限定于上述的实施例，例如还能够有以下的变形。
(1)如在图3以及图5中的用虚线所示那样，在D型触发器9、9a的第1输出端Q上，能够经过NOT电路20连接写入用触发器14的触发端T。
(2)如在图3以及图5中用虚线所示的那样，能够把D型触发器9、9a的第2输出端Q-连接到计数器10的复位端R2。这种情况下从计数器10的复位端R省略了倒相电路(NOT电路)，在触发器9、9a的第2输出端Q为低电平状态时对时钟脉冲进行计数。
(3)能够把触发器9、9a以及计数器10换成与它们进行相同工作的其它电路。
(4)不限定于FDD，在DVD，CD-R等各种存储器中也能够应用本发明。

Claims (8)

1．一种数字数据的去除噪声装置，该装置是用于在传送二值数字数据的传输路径中去除有可能包含在上述数据中的噪声的去除噪声装置，将该二值数字数据作成为重复地配置第1电压电平的区间(TL)与第2电压电平的区间(TH)，把从上述第2电压电平的区间(TH)向上述第1电压电平的区间(TL)的转换时刻作为有效信息来使用，其特征在于：
具有连接到上述传输路径的数据控制装置和连接到上述数据控制装置的时间检测装置，
上述时间检测装置与上述第1电压电平的区间(TL)的起始相同步，检测比上述数据的上述第1电压电平的区间(TL)的最小时间宽度长且比上述第1电压电平的区间(TL)与上述第2电压电平的区间(TH)的合计时间的最小时间宽度短的规定时间(T2)，
上述数据控制装置响应于表示从上述时间检测装置得到的上述规定时间(T2)的输出，形成阻止上述规定时间(T2)中的噪声的传送的变形数据，在上述规定时间中把不包括噪声的上述变形数据送出到上述传输路径。
2．如权利要求1中所述的去除噪声装置，其特征在于：
上述数据控制装置由D型触发器(9)构成，该D型触发器(9)具有：连接到正的直流电源端(12)的数据输入端(D)；连接到上述数据传输路径的输入端且响应于上述数据从上述第2电压电平的区间(TH)向上述第1电压电平的区间(TL)的转换的触发输入端(T)；第1输出端(Q)；发生与上述第1输出端(Q)相反的相位的输出且连接到上述数据传输路径的输出端的第2输出端(Q-)；以及复位端(R)，
上述时间检测装置由时钟脉冲发生装置(11)和计数器(10)构成，
上述时钟脉冲发生装置(11)以比上述第1电压电平的区间(TL)和上述第2电压电平的区间(TH)的合计时间的最小时间宽度短的周期发生时钟脉冲，
上述计数器(10)具有：为了通过上述时钟脉冲的计数检测上述规定时间而连接到上述时钟脉冲发生装置(11)的时钟输入端(CK)；用于连接到上述触发器(9)的上述第1输出端(Q)或者第2输出端(Q-)且响应于上述触发器(9)的复位状态得到该计数器(10)的复位状态的复位端；以及连接到上述触发器(9)的复位端且把表示上述规定时间(T2)的检测结束时刻的信号作为上述触发器(9)用的复位信号传送到上述触发器(9)的复位端的输出端。
3．一种数字数据的去除噪声装置，该装置是用于在传送二值数字数据的传输路径中去除有可能包含在上述数据中的噪声的去除噪声装置，将该二值数字数据作成为重复地配置第1电压电平的区间(TL)与第2电压电平的区间(TH)，把从上述第2电压电平的区间(TH)向上述第1电压电平的区间(TL)的转换时刻作为有效信息来使用，其特征在于：
具有连接到上述传输路径的数据控制装置和连接到上述数据控制装置的时间检测装置，
上述时间检测装置与上述第2电压电平的区间(TH)的起始相同步，检测比上述数据的上述第2电压电平的区间(TH)的最小时间宽度短的规定时间(T2’)，
上述数据控制装置响应于表示从上述时间检测装置得到的上述规定时间(T2’)的输出，形成阻止上述规定时间(T2)中的噪声传送的变形数据，在上述规定时间中把不包含噪声的上述变形数据传送到上述传输路径。
4．如权利要求3中所述的去除噪声装置，其特征在于：
上述数据控制装置由D型触发器(9a)构成，该D型触发器具有：连接到正的直流电源端(12)的数据输入端(D)；连接到上述数据传输路径的输入端且响应于上述数据从上述第2电压电平的区间(TH)向上述第1电压电平的区间(TL)的转换的触发输入端(T)；第1输出端(Q)；发生与上述第1输出端(Q)相反的相位的输出且连接到上述数据传输路径的输出端的第2输出端(Q-)；以及复位端(R)，
上述时间检测装置由时钟脉冲发生装置(11)和计数器(10)构成，
上述时钟脉冲发生装置(11)以比上述第1电压电平的区间(TL)和上述第2电压电平的区间(TH)的合计时间的最小时间宽度短的周期发生时钟脉冲，
上述计数器(10)具有：为了通过上述时钟脉冲的计数检测上述规定时间而连接到上述时钟脉冲发生装置(11)的时钟输入端(CK)；用于连接到上述触发器(9a)的上述第1输出端(Q)或者第2输出端(Q-)且响应于上述触发器(9a)的复位状态得到该计数器(10)的复位状态的复位端；以及连接到上述触发器(9a)的复位端且把表示上述规定时间(T2’)的检测结束时刻的信号作为上述触发器(9a)的复位信号传送到上述触发器(9a)的复位端的输出端。
5．一种数据存储器，用于在记录媒体上写入与二值数字数据相对应的写入信号，将该二值数字数据作成为重复地配置第1电压电平的区间(TL)与第2电压电平的区间(TH)，把上述第2电压电平的区间(TH)向上述第1电压电平的区间(TL)的转换时刻作为有效信息来使用，其特征在于：
具有：用于接收上述数据的输入装置(6)；连接到上述输入装置(6)的去除噪声装置(8)；以及连接到上述去除噪声装置(8)的写入装置(4、7)，
上述去除噪声装置(8)具有连接在上述输入装置(6)与上述写入装置(4、7)之间的数据控制装置(9)以及连接上述数据控制装置(9)的时间检测装置(10、11)，
上述时间检测装置(10、11)与上述第1电压电平的区间(TL)的起始相同步，检测把比上述数据的上述第1电压电平的区间(TL)的最小时间宽度长且比上述第1电压电平的区间(TL)和上述第2电压电平的区间(TH)的合计时间的最小时间宽度短的规定时间(T2)，
上述数据控制装置(9)响应于表示从上述时间检测装置得到的上述规定时间(T2)的输出，形成阻止上述规定时间(T2)中的噪声传送的变形数据，
上述写入装置(4、7)在上述记录媒体上写入对应于上述变形数据的写入信号。
6．如权利要求5所述的数据存储器，其特征在于：
上述数据控制装置由D型触发器(9)构成，该D型触发器具有：连接到正的直流电源端(12)的数据输入端(D)；连接到上述数据传输路径的输入端而且响应于上述数据从上述第2电压电平的区间(TH)向上述第1电压电平的区间(TL)的转换的触发输入端(T)；第1输出端；发生与上述第1输出端(Q)相反的相位的输出而且连接到上述写入装置的第2输出端；以及复位端(R)，
上述时间检测装置由时钟脉冲发生装置(11)和计数器(10)构成，
上述时钟脉冲发生装置(11)以比上述第1电压电平的区间(TL)和上述第2电压电平的区间(TH)的合计时间的最小时间宽度短的周期发生时钟脉冲，
上述计数器(10)具有：为了通过上述时钟脉冲的计数检测上述规定时间而连接到上述时钟脉冲发生装置(11)的时钟输入端(CK)；用于连接到上述触发器(9)的上述第1输出端(Q)或者第2输出端(Q-)且响应于上述触发器(9)的复位状态得到该计数器(10)的复位状态的复位端；以及连接到上述触发器(9)的复位端且把表示上述规定时间(T2)的检测结束时刻的信号作为上述触发器(9)的复位信号传送到上述触发器(9)的复位端的输出端，
上述写入装置具有写入用触发器(14)和信号变换装置(4)，
上述写入用触发器(14)具有：连接到上述D型触发器(9)的上述第1以及第2输出端的某一方且把从上述D型触发器(9)的复位状态向置位状态的转换作为触发信号而接收的写入用触发端以及在上述写入用触发端上每次输入触发信号时送出输出状态转换的输出信号的写入用输出端，
上述信号变换装置(4)连接到上述写入用触发器(14)。
7．一种数据存储器，用于在记录媒体上写入与二值数字数据相对应的写入信号，将该二值数字数据作成为重复地配置第1电压电平的区间(TL)与第2电压电平的区间(TH)，把上述第2电压电平的区间(TH)向上述第1电压电平的区间(TL)的转换时刻作为有效信息来使用，其特征在于：
具有：用于接收上述数据的输入装置(6)；连接到上述输入装置(6)的去除噪声装置(8a)；以及连接到上述去除噪声装置(8a)的写入装置(4、7)，
上述去除噪声装置(8a)具有连接在上述输入装置(6)与上述写入装置(4、7)之间的数据控制装置(9a)和连接到上述数据控制装置(9a)的时间检测装置(10、11)，
上述时间检测装置(10、11)与上述第2电压电平的区间(TH)的起始相同步，检测比上述第2电压电平的区间(TH)的最小时间宽度短的规定时间(T2’)，
上述数据控制装置(9a)响应于表示从上述时间检测装置得到的上述规定时间(T2’)的输出，形成阻止上述规定时间(T2’)中的噪声传送的变形数据，
上述写入装置(4、7)在上述记录媒体上写入对应于上述变形数据的写入信号。
8．如权利要求7所述的数据存储器，其特征在于：
上述数据控制装置由D型触发器(9a)构成，该D型触发器(9a)具有：连接到正的直流电源端(12)的数据输入端(D)；连接到上述输入装置(6)使之能够响应于上述数据从上述第1电压电平的区间(TL)向上述第2电压电平的区间(TH)的转换得到置位状态的触发输入装置(T)；第1输出端；发生与上述第1输出端(Q)相反的相位的输出且连接到上述写入装置(4、7)的第2输出端；以及复位端(R)，
上述时间检测装置由时钟脉冲发生装置(11)和计数器(10)构成，
上述时钟脉冲发生装置(11)以比上述第1电压电平的区间(t1~t2)和上述第2电压电平的区间(t2~t4)的合计时间的最小时间宽度短的周期发生时钟脉冲，
上述计数器(10)具有：为了通过上述时钟脉冲的计数检测上述规定时间而连接到上述时钟脉冲发生装置(11)的时钟输入端(CK)；用于连接到上述触发器(9a)的上述第1输出端或者第2输出端且响应于上述触发器(9a)的复位状态得到该计数器(10)的复位状态的复位端；以及连接到上述触发器(9a)的复位端而且把表示上述规定时间(T2)的检测结束时刻的信号作为上述触发器(9a)的复位信号传送到上述触发器(9a)的复位端的输出端，
上述写入装置具有写入用触发器(14)和信号变换装置(4)
上述写入用触发器(14)具有连接到上述D型触发器(9a)的上述第1以及第2输出端某一方而且把从上述D型触发器(9a)的复位状态向置位状态的转换作为触发信号而接收的写入用触发端以及在上述写入用触发端上每次输入触发信号时送出输出状态发生转换的输出信号的输出端，
上述信号变换装置(4)连接到上述写入用触发器(14)。
CN00120238A 1999-07-14 2000-07-14 数字数据的去除噪声装置以及数据存储器 Pending CN1281224A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP200893/99 1999-07-14
JP20089399 1999-07-14

Publications (1)

Publication Number Publication Date
CN1281224A true CN1281224A (zh) 2001-01-24

Family

ID=16432016

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00120238A Pending CN1281224A (zh) 1999-07-14 2000-07-14 数字数据的去除噪声装置以及数据存储器

Country Status (4)

Country Link
KR (1) KR100376002B1 (zh)
CN (1) CN1281224A (zh)
DE (1) DE10034305A1 (zh)
TW (1) TW472456B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1299263C (zh) * 2002-10-10 2007-02-07 索尼株式会社 盘驱动器和预置凹坑检测方法
CN100464501C (zh) * 2006-09-12 2009-02-25 北京中星微电子有限公司 一种去除信号中毛刺的方法及其装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6914951B2 (en) * 2001-07-24 2005-07-05 Hewlett-Packard Development Company, L.P. Method and apparatus for a digital logic input signal noise filter
US7049813B2 (en) 2004-01-09 2006-05-23 Hr Textron Inc. Motor state counting

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1299263C (zh) * 2002-10-10 2007-02-07 索尼株式会社 盘驱动器和预置凹坑检测方法
CN100464501C (zh) * 2006-09-12 2009-02-25 北京中星微电子有限公司 一种去除信号中毛刺的方法及其装置

Also Published As

Publication number Publication date
TW472456B (en) 2002-01-11
KR20010029932A (ko) 2001-04-16
DE10034305A1 (de) 2001-02-08
KR100376002B1 (ko) 2003-03-15

Similar Documents

Publication Publication Date Title
JP3042790B2 (ja) 磁気ディスク装置及びそのデータ書き込み／読み出し制御方法
US7579896B2 (en) Method and apparatus for generating multiple analog signals using a single microcontroller output pin
CN1181469C (zh) 测量磁阻读磁头的电阻的比例方法
CN1132909A (zh) 具有改进了的同步的抗振重放设备
CN1115694C (zh) 非易失性存储器件及其检测方法
US4964139A (en) Multi-purpose circuit for decoding binary information
CN1281224A (zh) 数字数据的去除噪声装置以及数据存储器
KR100217146B1 (ko) 자기매체 데이타 기억시스템에서의 펄스검출을 위한 적합화 방법 및 장치
US3810236A (en) Data recording and verification system
US5025328A (en) Circuit for decoding binary information
KR100189519B1 (ko) 하드디스크 드라이버의 그레이 코드 디코딩회로
CN1073736C (zh) 纠错存储器系统
CN1173476C (zh) 用于从存储介质重放记录数据的数字锁相环的数据检测器
US5436881A (en) Method and apparatus for detecting pulse signal for generating clock from recording medium
JP2667702B2 (ja) ポインタリセット方式
JPS628306A (ja) 磁気記録再生装置
JP3293608B2 (ja) 磁気ディスク装置及びそのデータ書込／読出方法
JP2001084700A (ja) ディジタルデータのノイズ除去装置及びデータ記憶装置
JP2520906B2 (ja) 異常検出回路
JP3042839B2 (ja) 磁気ディスク装置及びそのデータ書込／読出方法
JP2518931B2 (ja) フロッピ―ディスク装置の書込回路
SU696526A1 (ru) Устройство дл записи цифровой информации
JPH03141002A (ja) サーボパルス信号の復調方法
KR940001424Y1 (ko) 자기 기록 장치의 쓰기 신호 변환 회로
SU1732451A1 (ru) Селектор сигналов

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication