CN1132909A - 具有改进了的同步的抗振重放设备 - Google Patents

Abstract

一种具有改进了同步的抗振重放设备，包括控制单元，用于缓冲器中数据流的同步，在中断之后在所述最后有效子码信息时存储缓冲器写指针地址，并利用同步字节开始起动，识别数据流中所述同步位置的一个地址信息项被用于同步，同步的起点为一有效子码，该有效子码的地址信息既被用作信息媒体中断位置的基准，又被用作缓冲器最后有效数据和向缓冲器写入的基准。这样，同步的可靠性增加、存取时间和功耗减少、费用减少。

Description

具有改进了的同步 的抗振重放设备

本发明涉及到一种用于具有改进了的同步的抗振重放设备的方法和装置。

所述抗振重放设备的应用领域特别应用于光学信息媒体重放设备的便携式和移动式使用，其中，必须保证即使在发生振动的情况下也能不中断和不受干扰地重现信息。然而所述的应用领域不局限于光学信息媒体。

由于振动能使所述的光学扫描系统脱离原轨迹，从而导致存贮在所述信息媒体上信息的读出操作中断，所以，光学扫描设备对于机械振动特别敏感。在平稳操作期间，这种振动是如此之小，以致于借助于机械预防措施和电子控制回路就能充分地抑制这种振动。但是，在诸如在汽车上等移动使用的情况下或在便携式设备的情况下，上述的措施就不够充分。需要使用一个缓冲器，该缓冲器用于缓冲在所述信息媒体读出中断期间进行再现的数据流，这种类型的缓冲器在索尼CXD 2511 QXR电路(用于CD重放机的防振存贮器控制器)数据表中已经公知了。为了提供一个数据储备，所述的数据以两倍于正常速度的速度被从所述CD中读出并被存贮在所述缓冲器中。同时，数据以所述的正常速度从缓冲器中读出，以用于再现。为了避免所述的缓冲器溢出，信息媒体的读出操作或向所述缓冲器的写入操作必须被持续中断，并且在所述缓冲器的占用值低于其最小占用值后，所述的读出操作必须被重新开始。为此目的，所述的扫描或读出系统必须返回到所述中断的位置并持续地恢复所述信息媒体的读出。若没有振动发生，这个事件的连续模式将不停地持续下去。其结果是所述扫描或读出系统在无振动操作期间需要大量的复位和返回。

如果在读出暂停期间发生振动，则不需要任何特殊的措施。但是，如果在读出期间发生振动，向所述缓冲器的写入必须马上停止，并且所述的扫描系统必须尽可能快地返回到所述读出操作被中断的位置处，以从信息媒体或CD上重新读出数据。在上述操作成功完成后，重新开始对所述缓冲器的填充。由于当所述的缓冲器被填满时，以两倍于所述正常速度执行的读出操作必须被中断，所以，不仅在发生振动时，并且在未发生振动时，都需要使在抗振模式下工作的扫描系统转移或复位到所述CD读出操作被中断的位置处。

为了根据在所述信息媒体上存在的次序在一个中断之后将所述的信息媒体的数据写入所述的缓冲器，必须使用位于由微处理器判断为有效的最后一个子码地址之前的数据来重新开始所述CD的读出，并且为了开始向所述的缓冲器写入数据或为了随后的正确地恢复，要在所存贮的音频数据和所读出的音频数据之间进行比较。这个用在得出肯定结果时控制重新开始向所述缓冲器进行写入的音频数据比较是在译码和误差校正之后并恰好是在数/模转换之前执行的。所述缓冲器被连接到所述译码器的去交错和误差校正单元上并被直接安置在所述数/模转换器之前。(交错＝[德语]Verschachtelung、Uberlappung(重叠)、Codespreizung(代码展开))。

除了在未发生振动时具有相当高的返回次数以外，这种解决方案所存在的问题在于为开始向所述缓冲器写入而进行的数据同步的可靠性。在公知的解决方案中，在向所述缓冲器写入中断之后实现同步的目的是通过使用一个预定量的数据借助于比较去找到已经被存贮在所述缓冲器中数据的相同位置来实现的。由于由误差所引起的所述数据位并不总是以相同方式出现且精确定时，所以，以音频比较为基础的所述同步并不总是成功的。由于所述的误差率，也并不总是能够从所述信息媒体上的相同位置得到相同的数据。当在只能对零进行比较的非常弱的信息段中进行比较时，或者对包含有诸如在特定频率处的正弦音调的多次重复的信息段进行比较时，就要发生时序上的偏移。

与中断相关联的必须被频繁执行的数据比较不能保证确定精确的同步时间，导致音频数据时序上的跳变，结果由于曲目和盘播放时间时序上的跳变，不能保证时序上精确地再现所存储的信息。因此，在所述的公知解决方案中，进行具有分步的精度的比较或多阶段的比较，以尽可能地实现对应。所述比较的精度和长度是可变的，以允许在比较期间的允许差错。这就造成音频数据的跳变，结果不能保证精确定时地再现相应的存贮信息。所述近似的同步在直接设置于所述数/模转换器上游的所述缓冲器中进行，其结果是这种有误差的同步引起听得见的噪音。

另外，还必须提供一个DRAM作为所述缓冲器，以最大可能地精确地行数据比较，而DRAM是一个相当大的成本因素。

因此，本发明的目的具体是要改善所述同步的可靠性和精度并避免公知技术中的缺点。

本发明目的的实现是通过提供一种具有改进的同步的抗振重放设备，该重放设备包括一个控制单元和一个缓冲器，用于在存贮于所述信息媒体上的信息读出中断期间提供来自所述信息媒体上的信息信号，该设备还包括一个用于对从所述信息媒体读出的信息进行处理的一个位定时PLL、一个子码译码器和一个微处理器，提供了一个用于使所述缓冲器中的数据流同步的控制单元，所述的控制单元用于在所述子码信息的所述最后有效项情况下存贮所述缓冲器的写指针的地址，并利用一个同步字节SO在中断之后开始起动实现。

本发明还提供一种具有改进了同步的抗振重放设备，包括有一个控制单元和一个缓冲器，用于在存贮于一个信息媒体上的信息读出中断期间提供来自所述信息媒体的信息信号，还包括有一个用于对从所述信息媒体读出的信息进行处理的位定时PLL、一个子码译码器和一个微处理器，用于识别在所述数据流中所述中断位置的地址信息项被用于同步，所述同步的起点是由一个有效子码形成的，所述有效子码的地址信息既用作所述信息媒体上中断位置的基准，又用作所述缓冲器中所述最后有效数据和向所述缓冲器写入的基准。

虽然在数据流中的子码只在相对大的间隔处出现，但是利用所述数据流中表明所述中断位置的一个地址信息项，在一个中断之后可以在所述缓冲器中实现与存贮在所述信息媒体上的信息相对应的可靠和精确的同步以及无间隔数据流。所述同步的起点是由一个有效子码形成的，所述有效子码的地址信息既用作在所述信息媒体上中断位置的基准，又用作在所述缓冲器中所述最后有效数据和向所述缓冲器写入的基准。通过使用用于识别在所述信息媒体上和所述缓冲器内一个中断位置的地址，由于在所述重新读出的地址和所述存贮的中断地址间的间隔可以被计算，所以，甚至在所述中断地址之前的地址处，也可以实现在中断之后所需执行的所述同步和向所述缓冲器的写入。然后覆盖所述地址之后的数据，从而缩短用于同步的时间。为此目的，所述缓冲器被设置在所述误差校正和去交错单元的上游。

由于所述的缓冲器同时被用作时基补偿单元且以恒定的速度从所述缓冲器读出数据，所以甚至于在不执行数据比较的情况下，利用位于所述位定时(bit timing)PLL捕捉范围之内变化的读出速度也可以可靠地实现精确的数据流。

由于使用了所述子码信息同步位，其地址基本上被存贮，与所述公知解决办法相比，在振动、轨迹转移或读出速度改变期间，读出数据向所述缓冲器的写入也不能被中断。由于所述缓冲器的地址或写入指针被用于根据存贮在所述信息媒体上的信息进行同步或精确的数据流，所以这个当发生不正常情况时已知的最后有效同步字节的地址能够保证精确的同步。由于在从所述最后有效地址开始以后，数字数据流的帧结构允许对缓冲器中发生不正常情况之前的地址进行计算，所以，所述的同步位置就不必必须是所述最后有效同步字节或最后有效地址。从所选择的同步位置开始覆盖已经存贮在所述缓冲器中的之后的一切数据。由于使用两个计数器和一个寄存器基本上实现了相应控制单元，所以尽管要利用这个同步实现了高精度和高可靠性，仅只需要很低的费用。

由于所述的缓冲器被安置在所述EFM解调器和用于提供数字再现信息的去交错和误差校正单元之间，就可以把一个ARAM用作所述的缓冲器，而所述的ARAM要比DRAM便宜。通过在所述误差校正之前的配置，特别是可以使用部分易失性ARAM或者音频RAM，

前面已经阐述过，即使是所述读出速度在所述位定时PLL捕捉范围内变化，也能够保证精确的同步。这一点对于用于在所述缓冲器内提供数据储备以桥接中断的一个变换的顺序是非常有意义的，所述的这一点是在没有特殊防振情况下，所述读出速度增加至超过所述正常速度只是为了对所述缓冲器进行填充。在这种情况下，所述的读出速度被作为所述缓冲器一个预定占用值的函数增加或减少，以避免由于使用两倍速度向所述缓冲器写入所引起的所述扫描设备的频繁复位，并避免由于振动或所谓的冲击而不必要的向所述缓冲器写入的中断。其结果是功率消耗和必要的同步操作的次数被减少。

另一点就是可以迅速获得用于再现的数据，当达到了所述的正常速度时，已经提供了这个迅速获得性能。

虽然，上述的描述仅将CD作为所述信息媒体，但是从原理上讲包括诸如数字视盘和数字磁带的所有数字锁存器和存贮媒体都具有使本发明所依据的原理得以应用的比较类似的数据结构，因此本发明的应用范围并不受上述的限制。

下面将参照附图对本发明作进一步详细的解释。其中

图1是示出了具有改进了的同步的所述抗振重放设备的方框图。

图2是示出了用于控制所述同步的所述抗振重放设备的一个组件的方框图。

图3是示出了一个公知的抗振重放设备的方框图。

图4是示出了所述同步的数据图。

相应的参考符号在所有附图中保持不变。

为了桥接从所述信息媒体上的读出操作的中断，图3所示的公知抗振重放设备具有一个缓冲器16，该缓冲器16被连接到一个包含有误差校正和去交错单元10的译码器15上。所述缓冲器16被直接设置在数/模转换器12的上游，所述的数/模转换器12被连接到再现设备14上，同时缓冲器16还被连接到与所述抗振重放设备的微处理器13相连的一个控制单元17上。为了保证即使是在由于振动而使得从所述信息媒体的读出操作中断期间也能无干扰和无中断地再现信息，从所述信息媒体1中读出的数据以两倍的速度被写入缓冲器16，并以正常速度读出。其结果是在所述缓冲器16中总是有足够量的数据，用于桥接从所述信息媒体1读出操作的中断。并且在使所述缓冲器16腾空的读出操作的一个中断之后再一次向缓冲器16填充数据，以便为下一次再现作准备。利用工作于两倍旋转速度并连接到一个CLV伺服系统6的马达3来驱动所述的信息媒体1，从而使之以两倍的速度进行读出。所述的伺服系统6被用于改变所述马达3的旋转速度，在公知重放设备的情况下，所述旋转速度作为扫描状态的函数且被原则上加倍，以实现近似的恒定读出速度。这个旋转速度的变化属于在对于一个恒定读出速度而言是惯用的范围之内。利用形成所述扫描设备2的拾取器检测存贮在所述信息媒体上的信息，并将之馈送给一个脉冲整形和EFM解调单元4。利用所述的脉冲整形和EFM解调单元4，特别是得自于所述信息媒体1并仍完整未变的数字信号被转换成完全的数字信号，并产生为进一步进行信息处理所需的定时。在这种情况下，提供一个EFM(8到14调制)以特别允许即使在很弱的信息段或暂停情况下也能可靠定时恢复，在所述情况下，个别位不能在它们可能状态之间被触发。使用了一个所谓的PLL5以特别用于此目的。另外，在所述译码器15中还提供了一个子码译码器7，用于解译包含在所述子码中的附助信息。同时还提供了一个误差校正和去交错单元10，用于在CD重放机的情况下提供数字音频信号。在依据图3所示的公知抗振重放设备的情况下，一个被设计成DRAM的缓冲器16被连接在这个误差校正和去交错单元10的下游。存贮于缓冲器16之中用于桥接从所述信息媒体的信息读出中断的音频数据通过一个数/模转换器12被馈送给所述再现设备14。提供了一个亦被称之为耐冲击存贮器控制器并与用于对所述重放设备进行控制与数据判别组织的微处理器13相连接的控制单元17，以用于对所述缓冲器16的组织，或者用于向缓冲器16写入或从其中读出数据。利用公知的方法，音频数据被写入缓冲器16，直到由于振动产生从所述信息媒体1的信息读出中断或者是达到了所述缓冲器16的最大占用值时为止。在一个中断之后，所述扫描设备2被复位到相当于所述最后有效子码地址的一个扫描位置，并且所述信息媒体1的读出重新开始。但是，由于在误差校正和去交错以后，所述缓冲器16中的扫描数据没有任何精度可言，并且由于没有用于识别所述中断地址的信息，所以必须执行比较，直到重新读出的音频数据和缓冲器16中存在的音频数据相一致为止。通过使用一个预定的数据量或数据长度借助于在所述缓冲器中进行比较去发现已经被存贮在所述缓冲器中所述数据的位置，从而完成在一个向所述缓部器的写入中断之后的同步。基于所述音频数据比较的所述同步并不总是成功的，这是由于因为误差的原因，所述的数据位并不总是以相同的方式出现和精确定时。由于误差速度的原因，不可能总是从信息媒体上相同的位置得到相同的数据。为此原因，要执行具有分步精度的比较或者是多级的比较，以尽可能获得一致性。为此目的，比较的精度和长度是变化的，以允许在比较期间的允许误差。当建立起近似精确的一致性时，重新开始将读出的数据写入所述缓冲器。但是，在由于非常高的误差率而导致噪声抑制的非常弱的信息条件情况下，或是在重复相同信息内容的情况下，这样一种比较导致了在不同位置处的一致性，而这种一致性与存贮在所述信息媒体1上的信息顺序是不对应的。

和公知的抗振重放设备相比较，图1、图2和图4所示的方法和装置都作了相应改变。只使用相互间有间隔的数据和不必中断向所述缓冲器8或16的写入就可以仅用很少的费用执行高可靠性和绝对精确的同步是具有改善了的同步的所述抗振重放设备的一个基本方面。虽然存贮于所述缓冲器8或16中并用于数据缓冲目的的地址通常并不并行存贮，因而也无法获得，但是一个地址信息项依然被用于同步。由于所述数字数据有效性的检查基本上是由所谓的CIRC检查来执行的，所以这是可能的。所述的CIRC是一个由SONY公司开发的误差校正代码，CIRC是交叉交错里德索罗门代码(Cross Interlea-Ve Reed Solomon Code)的缩写。在所述的CIRC检查方面，微处理器13也总是判别由所述子码译码器7所译码的所述同步字节的地址。虽然在缓冲器8或16中所述数据的地址不是被并行存贮的，但是仍然可以通过所述同步字节S0间接获得可有益地用于在所述缓冲器8中执行同步的地址信息项。

这个同步的起点是由一个有效子码形成的，所述有效子码的地址信息既可以用作在所述信息媒体上中断位置的基准，又可以作为缓冲器8中最后一个有效数据和向缓冲器8进行写入的基准。每当一个有效子码发生时，即每当所述CIRC检查未产生一个误差信号时，用于鉴别所述子码的微处理器13就要把一个表示所述最后子码是有效的信息传送给控制单元9。所述子码的第一个地址，即所述同步字节S0、S1的地址总是存贮在控制单元9中。其结果是可以确定从所述信息媒体1中读出的数据的位置。在所述控制单元9接收到关于有效子码存在的信息以后，所述地址最好被存贮在所述控制单元9的一个寄存器R1中。当一个振动发生时，这个所存贮的值就形成了所述的基准。当发生振动或所谓的冲击时，借此将控制单元9中的最后有效地址存贮起来。因此，就有一个关于在所述信息媒体上发生中断的点及关于向缓冲器中写入的地址的信息项，且该地址仍然有效。在由于冲击而产生的中断之后，所述的扫描或读出单元返回到中断之前所述信息媒体上的位置，这个位置可以是最后有效位置或者是中断之前几个子码以前的点的位置。例如，如果所述的扫描设备被导引到所述中断前5个子码的位置，那么就可以知道冲击发生在5个子码之后，根据控制单元9中的存贮内容，就可以知道所述冲击的地址。从该位置开始，计算返回更向前的点的地址。在这个例子中，向前的量为5倍于所述子码间字节的数量，其结果是确定了所述缓冲器8中的一个位置，在所述的位置处开始覆盖所述在先缓冲器的内容。

另一方面，可以移动到发生冲击的所述子码处，并利用所存贮的地址开始。尽管后续的其它有效数据仍然存在，但是所述的重新写入总是在同步字节S0、S1开始。这个向绝对地址的同步保证了绝对可靠的同步，其结果是原则上排除了时序上的偏移。

使用用于识别在所述信息媒体上和所述缓冲器8中的中断位置的所述地址，由于可以计算所述重新读出的地址和所存贮的中断地址之间的间隔，所以在出现中断后，甚至可以在所述中断地址之前的地址上进行同步和向所述缓冲器8的写入。然后，所述地址之后的数据被覆盖，从而减少用于同步的时间。

为了利用根据图3所示配置在所述误差校正单元10下游的缓冲器16实现所述的方法和这种同步，应当了解在所述同步字节S0、S1和所述子码之间暂存的间隔。

下面将详细解释使用根据图1所示配置在所述误差校正单元10上游的缓冲器8进行的同步。

如图1所示，使用连接到所述缓冲器8和所述微处理器13的控制单元9来实现所述方法，控制单元9的电路配置用图2的方框图表示。根据图2所示的电路配置基本上包括第一计数器Z1、第二计数器Z2和寄存器R1。如已描述过的，同步字节S0、特别是所述同步字节S0的上升沿被用于同步的目的，该上升沿被馈送给D触发器D1的时钟输入端CLK。所述D触发器D1的D输入端被连接到相应于一个数据符号1的恒压上，所述清零输入端CL被连接到下面由MPU所表示的微处理器13的连线上。不仅使用通过清零输入端CL加以擦除的D触发器D1的内容，而且还用来自所述微处理器MPU的信号，通过所述清零输入端CL来启动和停止下面将要详述的写入指针，并用于停止和启动对所述缓冲器8的写入。所述D触发器D1的输出端Q被连接到一个或门G1的一个输入端，或门G1的另一个输入端被提供有一个数据选通信号Data Strobe，所述的选通信号Data Strobe被分配给以并行形式存在的每一个同步节S0。如由图2粗体线指出的所述同步字节S0和所述数据选通信号Data Strobe脉冲形状的上升沿所示，所述的上升沿形成了从所述门G1的输出端馈送给第一计数器Z1所述时钟输入端Clock的所述信号的关键部分，所述或门G1的输出信号形成了计数的时钟脉冲，以用于所连接的第一计数器Z1。通过一个正的S0沿和如下的由所述MPU在所述D触发器D1处的使能(Enable)，所述的计数器Z1可以进行计时或计数。若在同一时间，所述的清零输入端CL为使能状态，那么，所述正S0沿使得所述Q输出端为零。选通信号的正沿在一个音频帧中发生32次并处于所述或门G1第二输入端处，其结果导致在所述或门G1的输出端，即所述第一计数器Z1的时钟输入端Clock处产生了正的时钟沿Clock。

由于在输出端Q处连续的1意味着所述或门G1的输出信号同样恒定为1，所以，如果所述D触发器D1的所述清零输入端CL被置于禁止状态(Disable)，那么，在输出端Q处将出现恒定的1电平，其结果是所述数据选通沿将不在所述或门G1的输出端上产生时钟脉冲Clock。

若所述D触发器D1的清零输入端CL被再次使能，那么所述D触发器D1的输出端 Q将被下一个正S0沿再次置零，然后利用下一个数据选通信号重新开始计数。这个第一计数器Z1最好是一个5位计数器。这是对CD重放机所作特殊设计的结果，这是因为音频帧或音频信号的帧具有32位，亦即必须用5位去识别32种状态。随后，被标记为Carry的所述5位计数器Z1的进位被用于获得所述音频帧的时钟脉冲。然后，所述第一计数器Z1为音频帧中的每一字节提供时钟脉冲，这些时钟脉冲被提供给第二计数器Z2的钟输入端Clock。所述的第二计数器Z2最好是一个15位计数器，每32位就有一个来自所述进位Carry的时钟脉冲被馈送给它。然后，所述第二计数器Z2对所述音频帧或所存贮的帧进行计数。这个15位计数器Z2被连到用作一个地址寄存器并允许所述第二计数器Z2预置Preset的一个寄存器R1上。所述15位计数器Z2起始地址的预置Preset是直接通过所述微处理器MPU的数据总线和MPU Load加载到所述第二计数器Z2的。所述的寄存器R1被用于读出最后S0缓冲器地址。所述预置Preset形成能够被用于启动向缓冲器写入操作的最小单元。因此，总是可以利用作为所述最小单元的一个音频帧进行启动。总的98个音频帧形成了一个子码。一个同步字节S0被用作同步的起点。所述的同步以如下方式发生：为与下一个同步字节S0、S1进行同步，第二计数器Z2用一个地址进行预置。然后，当发生所述的同步字节S0时，一个时钟脉冲被移位到所述第二计数器Z2，进而在由所述微处理器MPU所装入的地址处重新开始向所述缓冲器的写入。两个同步字节S0之间的间隔对应于所述子码。其结果是所述同步频率可以为75赫兹，或同步间隔为1/75秒或13.3毫秒。由于在这个间隔之内要由所述微处理器MPU执行一个鉴别，以判断在这之间的音频数据是有效的或是无效的，并且仅可得到这个地址，所以，这个间隔是必要的。然而，在这种情况下，由于13.3毫秒不仅可能被当作进行数据比较的时间，而且由于寻址的原因，它还要绝对保证成功的同步，所以，13.3毫秒被认为是一个非常短的同步时间。为完整起见，图2还示出了一个与门G2，该与门G2执行由所述微处理器MPU所强制启动和与下一个音频帧同步的复位。在由于读出失误或在完全重新开始的情况下，所述计数器Z1、Z2被初始置零。为此目的，通过在门G2下一个帧选通信号输入端处的下一个帧选通信号，将所述门G2被指定为来自MPUReset的输入端置为1，通过各自相应的复位输入端Reset将所述的第一计数器Z1、第二计数器Z2置为零。其结果是在所述门G2的被指定为来自MPU的Reset输入端再一次被置0之前，所述的写地址被设定为00，所述的开始是利用将来自所述MPU的Reset输入端置0而发生的。在完全重新开始的情况下，除了所述的复位以外，第二计数器Z2还要通过它的预置输入Preset置成00。而后，所述缓冲器从地址00处开始充满。在出现一个冲击的情况下，在所述D触发器D1的清零输入端提供一个来自所述MPU的禁止信号，其结果是写指针被停止。然后，通过输入新的Load和Preset向所述第二计数器Z2装入新的地址，并且来自所述MPU的一个使能最终再一次被加到所述D触发器D1的清零输入端上。在这种情况下，在所述中断之前的最后有效地址作为新的地址值存入。

为了解释的目的，假设刚刚接收到了一个子码10，并取一个随机数，而后发生了一个冲击。由于所述有效子码10已被接收，所述寄存器R1已被读出，这代表所存贮的同步字节S0最后有效地址。其结果是知道了所述同步字节S0的最后有效地址以及相关的子码10，亦即在所述盘上的相关时间信息。在这种情况下，所述缓冲器的地址与所述记录媒体上的所述绝对时间信息无关，所述的信息被存贮在所述子码信息中而且不另加存贮以用于同步。在所述冲击之后，向回执行转移，以返回到同一个子码10或在其之前的一个子码。为了修正所述的扫描设备的定位，以一种公知的方式来使用所述的子码信息，但是由于缓冲器8中的子码在所述地址方面不存在对应，所以不能直接用缓冲器8中的子码信息。由于信息在所述缓冲器8中穿过，所述的子码地址与在所述缓冲器中的所述地址无关。尽管希望确定所述子码位置以产生所述的同步，但是，只有使用所述子码的有效性才能确定所述缓冲器8中相关的同步地址。使用所述最后有效地址，再一次根据所述第二计数器Z2中所述寄存器R1的内容通过所述预置输入端Preset来预置所述缓冲器8中在先读入地址，并且利用所述MPU使能设置所述D触发器D1的清零输入端。这意味着利用所述下一个同步字节了解了在什么位置发生了所述冲击，利用下一个同步字节，在作为预置向所述第二计数器Z2写入的所述地址处重新开始。所述第二计数器Z2的输出Counter Output通过总线控制器Bus Controller提供写指针，以用于所述的缓冲器Buffer。作为20位的存贮器写入指针，所述的写入指针由所述第一计数器Z1的5位和所述第二计数器Z2的15位组成。所述的缓冲器Buffer利用这个写指针被填充或写入。所述总线控制器Bus Controller在所述的写入指针和最好被设计成20位存贮器读出指针的读出指针之间转换，以便访问所述缓冲器。提供实际数据通过输入端Data以存贮在所述缓冲器Buffer中。

图4所示的同步数据图表示相应的数据曲线。在最上面的一行中示出了位于所述误差校正之前的数据符号，共出现有连续的32个符号。它们是24个字节的音频数据和8个字节的误差校正数据。在下面的一行中示出了用于每个字节的数据选通信号Data Strobe，在再下一行中示出了用于一个音频帧的每32个字节出现一次的所述下一帧选通信号Next Frame Strobe，而最后一行则示出了间隔为1/75秒或是98个音频帧的同步字节S0。因此，所述的同步字节S0相当于每98乘32个字节出现一次。如图2所示，由于只有所述同步的上升沿决定所述的控制，所以在这种情况下，所述同步字节S0的长度并不重要。虽然上述关于同步的解释仅仅涉及了CD形式的信息媒体1，但是由于从原则上讲包括例如数字视盘和数字磁带在内的所有数字锁存器和信息媒体都具有可以应用所述原理的比较类似的数据结构，所以，本发明的应用领域并不受上述的限制。因此，本发明也可以应用于磁或机械扫描设备，并可用于磁带或其它两维信息媒体形式的信息媒体。

由于所述的缓冲器8被设置在所述EFM解调器4和一个用于提供数字音频信息的去交错和误差校正单元10之间，所以就可以使用一个比DRAM便宜的ARAM作为所述的缓冲器8。通过所述误差校正单元10上游的所述配置，可以使用部分易失性ARAM或音频RAM并利用它在一个中断之后执行所述的同步。根据图1所示的方案，所述缓冲器8被设置在一个脉冲整形和EFM解调器4和所述误差校正和去交错单元10之间。缓冲器8的这种设置允许有益地使用地址信息去进行同步。虽然所述包含在子码信息中的地址信息只在很大的间隔处出现，并且所述的读出速度暂时是变化的，但是由于基于所述缓冲器8的时基补偿作用，仍能使用所述的地址信息。

本发明的另一方面就是在启动所述重放设备之后能迅速地获得用于再现的数据。

假如一个上述的抗振重放设备被启动，可以在所述缓冲器8中或16中早在达到与所述正常或第一读出速度V1相当的正常速度时就获得来自所述信息媒体1的数据，并且不必对再现进行延迟，直到加速到公知重放设备中速度的两倍为止，因而本发明另外一个优点是实现了较短的存取时间。

Claims (10)

1、一种具有改进的同步的抗振重放设备，该重放设备包括一个控制单元和一个缓冲器，用于在存贮于所述信息媒体上的信息读出中断期间提供来自所述信息媒体上的信息信号，该设备还包括一个用于对从所述信息媒体读出的信息进行处理的一个位定时PLL(5)、一个子码译码器(7)和一个微处理器(13)，其特征在于提供了一个用于使所述缓冲器(8)中的数据流同步的控制单元(9)，所述的控制单元(9)用于在所述子码信息的所述最后有效项情况下存贮所述缓冲器(8)的写指针的地址，并利用一个同步字节(S0)在中断之后开始起动。

2、根据权利要求1的抗振重放设备，其特征在于所述的控制单元(9)具有一个第一计数器(Z1)，所述第一计数器(Z1)利用所述同步字节(S0)的一个沿开始计数，并利用一个数据选通信号(DataStrobe)进行时钟计数，且其进位输出(Carry)被连接到一个第二计数器(Z2)的时钟输入端(Clock)，利用由一个所连接的寄存器(R)所提供的一个写入指针地址既可以复位又可以预置所述的第一记数器(Z1)，所述第一和第二计数器(Z1、Z2)的输出端被连接，以形成一个连接有所述寄存器(R)的一个写入指针连线。

3、根据权利要求1或2的抗振重放设备，其特征在于所述的控制单元(9)被设计来用于设定位于所述位定时PLL(5)捕捉范围以内的存贮在所述信息媒体(1)上信息的读出速度(V1、V2)。

4、根据权利要求1到3中一个的抗振重放设备，其特征在于所述控制单元(9)被设计成用于提供从所述信息媒体(1)读出的信息信号的一个译码器(11)整体的一个部分。

5、根据权利要求1到4中一个的抗振重放设备，其特征在于所述缓冲器(8)被设置在用于对从所述信息媒体(1)读出的信号进行脉冲整形的第一组件(4)和用于误差校正的第二组件(10)之间。

6、一种具有改进了同步的抗振重放设备，包括有一个控制单元和一个缓冲器，用于在存贮于一个信息媒体上的信息读出中断期间提供来自所述信息媒体的信息信号，还包括有一个用于对从所述信息媒体读出的信息进行处理的位定时PLL(5)、一个子码译码器(7)和一个微处理器(13)，其特征在于用于识别在所述数据流中所述中断位置的地址信息项被用于同步，所述同步的起点是由一个有效子码形成的，所述有效子码的地址信息既用作所述信息媒体上中断位置的基准，又用作所述缓冲器中所述最后有效数据和向所述缓冲器写入的基准。

7、根据权利要求6的抗振重放设备，其特征在于所述的地址信息是一个传送给寄存器(R)的所述缓冲器(8)的所述写地址，该地址与关于所述最后子码有效性的所述信号以及一个同步字节(S0)一起被用作在一个中断之后的所述同步的起点。

8、根据权利要求6或7的抗振重放设备，其特征在于所述的地址信息是一个传送给寄存器(R)的所述缓冲器(8)的写地址，该地址与关于最后子码有效性的所述信号一起用于确定所述缓冲器中中断的位置，并在所述最后有效子码情况下从该地址开始，所述微处理器(13)被用于计算所述中断之前在缓冲器(8)一个或多个地址前的一个地址，与一个同步字节(S0)一起被用作中断之后进行同步的起点，以进行所述的同步。

9、根据权利要求6的抗振重放设备，其特征在于所述控制单元(9)被用于将读出存贮在所述信息媒体(1)上信息的不同读出速度(V1、V2)设置成低于所述缓冲器(8或16)存贮容量的一个第一占用值(N1)和一个第二占用值(N2)的函数。

10、根据权利要求6的抗振重放设备，其特征在于所述子码信息同步字节的所述地址被用于在由于振动而引起的向所述缓冲器(8)的数据写入中断之后，同步所述缓冲器(8)中的所述数据。

Images