TW472456B - Noise signal free device and data memorizing device for digital data - Google Patents
Noise signal free device and data memorizing device for digital data Download PDFInfo
- Publication number
- TW472456B TW472456B TW089112019A TW89112019A TW472456B TW 472456 B TW472456 B TW 472456B TW 089112019 A TW089112019 A TW 089112019A TW 89112019 A TW89112019 A TW 89112019A TW 472456 B TW472456 B TW 472456B
- Authority
- TW
- Taiwan
- Prior art keywords
- aforementioned
- interval
- data
- flop
- voltage level
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/24—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing noise
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/0015—Layout of the delay element
- H03K2005/00234—Layout of the delay element using circuits having two logic levels
- H03K2005/00247—Layout of the delay element using circuits having two logic levels using counters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Dc Digital Transmission (AREA)
- Manipulation Of Pulses (AREA)
- Digital Magnetic Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
472456 A7 B7 五、發明說明(1) 【發明所屬技術領域】 {請先閱讀背面之注意事項再填寫本頁) 本發明係關於由2値之數位資料去除雜訊用之裝置及 具備此雜訊去除裝置之資料記憶裝置。 【習知技術以及其問題點】 爲了使用於筆記型個人電腦等|如使軟碟機裝置,即 F D D小型化以及輕量化,雜訊耐性便降低。即,伴隨 F D D之信號處理I C之小型化,配線圖案變微細,對於 脈衝性雜訊變得敏感,由於雜訊,產生寫入錯誤。例如, 於圖1 (A)所示之正常的寫入資料,如圖1 (B)所示 般地,如在t 3時間點混入雜訊成份N,被包含於寫入電 路之周知之記錄信號形成用之正反器之輸出如圖1 ( C ) 所示般地,響應雜訊成份N而變化,產生錯誤記錄。爲了 防止外來雜訊,雖可考慮藉由屏蔽板等以當成雜訊遮斷構 造,但是,卻導致成本上升。 / :、又’考|雜習ϋ術有:將資料之脈衝*幅¥ -' 、 .......... .' 經濟部智慧財產局員工消費合作社印製 ,計數器量測,只將一定寬幅以上之資料當成有效資料£將 比一定寬幅窄之脈衝判斷爲雜訊當成無效之方$。圖2係 說明此習知技術者。如圖2 ( Β )所示般地,在t 1〜 t 5區間,如設輸入負脈衝之資料,依據圖2 (A)之時 脈脈衝之上升(前緣)開始資料脈衝寬幅之量測,於負脈 衝區間t 1〜t 5之中,至少包含t 3與t 4之2次之時 脈脈衝之上升時,將此資料當成有.效。即,在t 4時間點 ,輸出顯示資料爲有效之信號。又,如圖2 (C)所示般 -4- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公笼) 472456 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(2) 地’在t 2〜t 6區間,如輸入成爲負脈衝之資料,在此 時,也輸出顯示圖2 ( C)之資料爲有效之信號。因此, 在圖2 ( B )之情形,以t 1爲基準,在比時間寬幅T a 還短之負脈衝輸入之情形,被視爲雜訊去除。又,在圖2 (C )之情形,以t 2爲基準,在比時間寬幅T b還短之 負脈衝輸入之情形,被視爲雜訊去除》 然而,在圖2之方法中,資料脈衝與時脈非同步之故 ,在圖2 ( B )之資料之情形與圖2 ( C )之資料之情形 ,在至此資料被判斷爲有效之時間點t 4爲止之時間寬幅 Ta、Tb產生不同。在磁碟機之寫入資料之時機很重要 者中,Ta與Tb之差變成問題。如設圖2 (A)之時脈 頻率例如爲高至100MHz ,雖然Ta與Tb之差變小 ,但是,導致成本之上升。 F D D之外來雜訊之問題在資料傳送路徑必然變長之 個人電腦外加F D D之情形,變得更大。 又,外來雜訊之問題,於信賴性認定試驗之1種之靜 電試驗中特別會產生。即,在靜電試驗中,如對FDD施 加靜電,雜訊成份載於資料傳送路徑,於FDD中,有產 生錯誤記錄之虞。 以上,雖就FDD做一敘述,於FDD以外之DVD 、C D — R等數位資料記億裝置也有同樣之問題。 因此,本發明之目的在於提供:可以容易提升雜訊耐 性之雜訊去除裝置以及包含此之數位資料記憶裝置。 I1II1I — — — — I I I ·1111111 ^ > — — — — —1! (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS〉A4規格(210 X 297公釐) -5- fv 5 4 ? 7 4 經濟部智慧財產局員工消費合作社印*'J^ A7 _______B7____ 五、發明說明(3) 【解決課題用之手段】 解決上述課題,達成上述目的用之本發明係一種於傳 送:第1電壓準位之區間(T L )與第2電壓準位之區間( Τη)被重複配置,將由前述第2電壓準位之區間(Τη) 對前述第1電壓準位之區間(Τ _)之轉換時間點當成有效 資訊使用地被製作之2値之數位資料用之傳送路徑中,去 咳有可能被包含於前述資料之雜訊用之雜訊去除裝置,其 f徵爲:具備:被接續於前述傳送路徑之資料控制手段; 以及被接續於前述資料控制手段之時間量測手段:前述時 間量測手段係使比前述資料之前述第1電壓準位之區間( T L )之最小時間寬幅長,而且,前述第1電壓準位之區間 (T L )與前述第2電i準位之區間(τ Η )之合計時間之 最小時間寬幅還短之指定時間(Τ 2 )與前述第1電壓準位 之區間(T L )之開始同步量測者,前述資料控制手段係響 應顯.示由前述時間量測手段所獲得之前述指定時間(T 2 )之輸出,形成阻止前述指定時間(T2 )中之雜訊之傳 送之變形資料,將在前述指定時間中不包含雜訊之前述變 形資料送出於前述傳送路徑之數位資料之雜訊去除裝置。 又,如申請專利範圍第2項所示般地,期望以D型正 反器構成資料控制手段,由此正反器獲得變形資料。 又,如申請專利範圍第3項所示般地,可以第2電壓 準位之區間(丁 η )之開始同步量測指定時間τ 2 >。 又,如申請專利範圍第4項所示般地,申請專利範圍 第3項之發明之資料控制手段也期望爲D型正反器。 -----^--------- ! I I I I 訂--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐〉 -6- 經濟部智慧財產局員工消費合作社印製 472456 Α7 Β7 五、發明說明(4) 又’如申請專利範圍第5〜8項所示般地,可以將申 請專利範圍第1〜4之雜訊去除裝置適用於資料記憶裝置 〇 【發明之效果】 依據各申請專利範圍之各項之發明,可以去除以時間 量測手段量測之指定時間中之雜訊。進而,雜訊去除手段 係由控制手段與時間量測手段構成,此等可以比較小型而 且簡單地構成之故,抑制成本之上升,可以良好進行雜訊 去除。 又,依據申請專利範圍第2、4、6以及8項之發明 ,以D型正反器與計數器構成雜訊去除裝置之故,可以更 抑制雜訊去除裝置之成本上升。 【實施形態】 接著,參考圖3〜圖6說明本發明之實施形態。 【第1實施形態】 圖3係槪略顯示本發明之第1實施形態之FDD 1與 FDC (FDD控制器)2。FDD 1爲了於記錄媒體磁 碟3記錄資料,具有:信號轉換磁頭4、旋轉馬達5、寫 入資料輸入端子6、寫入電路以及依循本發明之雜訊去除 手段8。又,FDD 1雖包含圖3之電路以外之很多電路 ,但是與本發明無關之電路在圖3中被省略。又,於 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------------ - I ------^* — — — — —1 — 1^ I (請先閱讀背面之泫意事項再填寫本頁) 4 6 5 4 2 經濟部智慧財產局員工消費合作社印製 ΚΙ _____Β7__ 五、發明說明(5) FDD 1之試驗時,可以代替FD C 2將試驗裝置或檢查 裝置接續於FDD 1。 在沒有雜訊成份之正常時,例如於被接續於F D C 2 之輸入端子6輸入圖4(A)所示之寫入資料。此例之寫 入資料例如在靜電試驗時以5 0 0 0 k b p s之轉送速度 被供給於FDD1者,具有2vs之一定週期T1。即, 如圖4 ( A )所示般地,具有重複:在t 1〜t 2區間' t 4〜t 5區間等之低準位(第1電壓準位)區間T L與 t 2〜t 4.區間、t 5〜t 8區間等之高準位(第2電壓 準位)區間T H。圖4 ( A )係顯示試驗資料之故,低準位 (L )區間T L與高準位(Η )區間T Η之週期丁 1係一 定之2 · 〇#s。由FDC2被供給於輸入端子6之記錄 在碟片3用之實際之資料於第1電壓準位之區間Tl與第2 電壓準位之區間Τη並不一定成爲同一時間寬幅。圖4 ( A )之寫入資料係將由高準位區間Τ Η往低準位區間丁 L之下 降時間點,即下降邊緣當成有效資訊,在寫入電路7中使 用者。 也有於圖3之輸入端子6在圖4(Α)之正常的寫入 資料之外,輸入包含圖4 ( Β )所示之雜訊成份Ν之寫入 輸入信號。 被接續於作爲輸入手段之輸入端子6與作爲寫入手段 之寫入電路7之間之資料傳送路徑之雜訊去除手段8係以 作爲資料控制手段之D型正反器9與作爲時間量測手段或 計時器之計數器1 0所構成。正反器9具有:被接續於供 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----1---------i — — — — —— ^illlln ^ 9 J (請先閱讀背面之注意事項再填寫本頁) 6 5 4 2 7 4 經濟部智慧財產局員工消費合作社印製 A7 _ B7 _ 五、發明說明(6) 給+V之高準位之直流電壓之電源端子12之資料輸入端 子D,以及被接續於輸入端子6之觸發端子T,以及重置 端子R,以及作爲第1輸出端子之正相輸出端子Q,以及 作爲第2輸出端子之逆相輸出端子Q —。逆相輸出端子Q-係變形寫入資料輸出端子,透過輸出導體1 3被接續於周 知之寫入電路7。正反器9之正相輸出端子Q被接續於計 數器1 0之重置端子R。計數器1 0之逆相輸出端子Q-被 接續於正反器9之重置端子R。計數器1 〇之時脈端子 c k被接續於時脈脈衝產生器1 1。時脈脈衝產生器1 1 以比寫入資料之最小週期十分短之週期產生時脈信號。此 處之資料之最小週期係意指圖4之1個之低準位區間T L以 及與此鄰接之1個之高準位區間τ η之合計時間寬幅τ1之 複數個之中的最小値。如已經說明般地,爲了記錄於碟片 3,被送至輸入端子6之實際的資料之低準位區間Tl以及 高準位區間Τ Η並不一定之故,這些之合計時間寬讀T !_ + Τ Η也不成爲一定地變化。 寫入電路7係由寫入用正反器1 4與驅動電路1 5所 形成。寫入用正反器1 4係由周知之觸發型之正反器形成 ,具有觸發輸入端子Τ與正相輸出端子Q與逆相輸出端子 Q —。寫入用正反器1 4之觸發輸入端子Τ被接續於D型正 反器9之逆相輸出端子0_。被接續於寫入用正反器1 4之 輸出端子Q、Q—之驅動電路1 5將對應寫入用正反器1 4 之輸出之寫入電流送往信號轉換頭4。圖3雖係只顯示1 個之信號轉換頭4,但是,可以在碟片3之兩面配置一對 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -9 - — — — — —— — III— — · I I I I ί I — — — — 隹 i (請先閱讀背面之注意事項再填寫本頁) 472456 A7 B7 五、發明說明(7) 之信號轉換頭。在圖3中,藉由作爲信號轉換手段之頭4 與寫入電路7構成寫入手段。 (請先閱讀背面之注意事項再填寫本頁) 接著,參考圖4說明作爲雜訊去除過濾器之雜訊去除 手段8之動作。 經濟部智慧財產局員工消費合作社印製 現在由輸入端子6將在圖4(A)之正常資料載入雜 訊N之圖4 (B)之寫入輸入信號輸入正反器9之觸發端 子T,響應由t 1時間點、t 4時間點' t 6時間點、 t 8時間點之高準位(Η )往低準位(L )之下降(下降 邊緣),正反器9讀入資料輸入端子D之高準位(Η)。 藉由此,在t 1時間點、t 4時間點、t 8時間點中,正 反器9之正相輸出端子Q由低準位(L)轉換爲高準位( Η)。依據雜訊成份Ν,在t6時間點也對觸發端子Τ輸 入觸發信號。但是,在此t 6時間點,正反器9已經是成 爲設定狀態,正相輸出端子Q已經爲設定輸出之高準位之 故,不會產生正反器9之輸出狀態之變化,雜訊成份之傳 送被阻止。在t 1時間點、t 4時間點、t 8時間點中, 正反器9之正相輸出端子Q之狀態如由低準位轉換爲高準 位’響應此,計數器1 〇之重置被解除,計數器1 〇開始 指定時間T 2 ( 1 . 8 /z s )之量測。指定時間τ 2被設 定爲比寫入資料之低準位區間T l之時間寬幅長,比寫入資 料之最小週期丁 1短。又,此FDD 1之寫入資料之最小 週期T 2爲2 · 〇 # s。在t 3時間點、t 7時間點等, 藉由計數器1 0之指定時間T 2之量測如終了,計數器 1 0之輸出端子Q如圖4 ( E )所示般地,轉換爲低準位 -10- 本紙張尺度適用尹國國家標承(CNS)A4規格(210 X 297公釐) 472456 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(8) 。響應此轉換,正反器9被重置,正反器9之正相輸出端 子Q如圖4 ( C )所示般地,在比t 3還稍微後面之 t 3 /轉換爲低準位。計數器1 0在正反器9之正相輸出 之後緣被重置,計數器1 0之逆相輸出端子<3_由t 3 #時 間點成爲高準位。在t 3 /〜t 4期間中,計數器1 〇繼 續地成爲重置狀態之故,不開始指定時間T 2之量測。之 後,在t 4時間點,正反器9之Q輸出如上升爲高準位, 計數器1 0之重置被解除,開始指定時間T 2之量測。此 結果爲.正反器9之正相輸出牺子Q在t 3 〜t 4區間 、t 7〜t 8區間等成爲低準位,逆相輸出端子Q —如圖4 (D)所示般地,成爲高準位。圖4(D)之逆相輸出端 子Q+之變形寫入資料透過作爲傳送路徑之導體8 a被輸入 寫入電路7之正反器1 3。藉由此,被包含於寫入電路7 之周知之寫入用正反器13在圖4(D)之逆相輸出端子 Q—之下降邊緣被觸發,輸出圖4 ( F )所示之信號。響應 圖4 (F)之波形之記錄被形成在碟片3。 又,於本案中,圖4之t 3〜t 3 /之微小期間係計 數器1 0量測指定時間T 2用所必要之時間。因此,計數 器1 0爲了量測指定時間T 2,所需要之全期間爲t 1〜 t 3 > ,計數器1 0不量測指定時間T 2之期間爲t 3 / 〜t 4。由圖4 (D)所示之正反器9產生之變形資料爲 了去除雜訊,在t 1〜t 3 /期間,成爲一方之邏輯値之 低準位狀態,在t 3 /〜t 4期間,成爲另一方之邏輯値 之高準位狀態。 , 1裝— — II訂-------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS>A4規格(210 X 297公釐) -11 - 472456 經濟部智慧財產局員工消費合作社印?衣 A7 B7 五、發明說明(9) 由上述可以明白地,藉由由簡單而且小型之電路電路 形成之雜訊去除手段8,可以去除雜訊成份N。即,在計 數器1 0量測指定時間T 2之期間,到達輸入端子6之雜 訊成份N可以藉由雜訊去除手段8被去除。在計數器1 〇 不量測指定時間T 2之期間t 3〜t 4、t 7〜t 8等, 雜訊成份如到達輸入端子6,以本實施形態之雜訊去除手 段8無法去除此雜訊成份。但是,在此t 3〜t 4、t 7 〜t8等之無法去除雜訊之時間寬幅(〇. 2/zs)與可 以去除雜訊之時間寬幅,即指定時間T 2 ( 1 · 8 v s ) 相比’極爲短之故,由於雜訊之錯誤記錄之產生機率極爲 低。 _ 在圖4中,寫入資料雖在一定週期T 1產生,但是, 顯示寫入資料之負脈衝之相互間隔即使係變化之情形,藉 由使計數器1 0之指定時間T 2設定爲比寫入資料之最小 週期還短,在不妨礙正常資料之傳送下,可以獲得指定時 間T 2之雜訊成份之去除效果。 【第2實施形態】 接著,參考圖5以及圖6說明本發明之第2實施形態 。但是,於圖5以及圖6中,與圖3以及圖4實質上相同 之部份’被賦予相同標號,省略其說明。 圖5之FDD 1 a係設置變形圖3之FDD 1之雜訊 去除手段8之雜訊去除手段8a ,其它與圖3係相同構成 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公1 ) -12- — — — — — — — — — — — I) i — — — — — — ^ «— — ml — I (請先閱讀背面之注意事項再填寫本頁) 472456 ------B7_____
五、發明說明(W (請先閱讀背面之注意事項再填寫本頁) 圖5之雜訊去除手段8 a係設置變形圖3之雜訊去除 手段8之D型正反器9之正反器9 a ,其它與圖3係相同 構成。圖5之正反器9 a由於在觸發端子T不接續相位反 轉電路,即NOT電路之故,由圖6 (B)所示之寫入輸 入之第1電壓準位(L)往第2電壓準位(H)上升之時 間點t 2、t 5等同步被觸發,如圖6 ( C ) 、 ( D )所 示般地,第1以及第2輸出端子Q、Q —之狀態變化。因此 ’依據計數器1 0之指定時間T 2 〃之量測開始時間點與 正反器9 a之輸出之狀態變化同步,成爲t 2、t 5等。 在圖5之計數器1 0量測之指定時間T 2 /可以設定爲比 圖6 ( A )之寫入資料之高準位區間Τ η之最小値還短。 經濟部智慧財產局員工消費合作社印製 又,於圖6中,t 3〜t 3 >之微小期間係計數器 1 0量測指定時間T 2 >用所必要之時間。因此,計數器 1 0爲了量測指定時間T 2 /,所需要之全期間爲t 2〜 t 3 >,計數器1 〇不量測指定時間T 2 ^之期間爲 t 3 >〜t 5。由圖6 (D)所示之正反器9a產生之變 形資料爲了去除雜訊,在t 2〜t 3 /期間,成爲一方之 邏輯値之低準位狀態,在t 3 —〜t 5期間,成爲另一方 之邏輯値之高準位狀態。 藉由圖5之實施例,也可以獲得與圖3相同效果。 【變形例】 本發明並不限定於上述之實施形態,例如可以爲如下 之變形。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -13- ' 472456 A7 _____B7
五、發明說明(1A (請先閱讀背面之注意事項再填寫本頁) (1 )在圖3以及圖5中,如虛線所示般地,可以在 D型正反器9、9 a之第1輸出端子Q透過NOT電路 2 0接續寫入用正反器1 4之觸發端子T。 (2 )在圖3以及圖5中,如虛線所示般地,可以將 D型正反器9、9 a之第2輸出端子Q—接續於計數器1 〇 之重置端子R。在此情形,可以由計數器1 〇之重置端子 R省去反轉電路(NOT),正反器9、9 a之第2輸出 端子Q —在低準位狀態時,技術時脈脈衝。 (3 )可以將正反器9、9 a以及計數器1 〇置換爲 進行與此相同之動作之別的電路。 (4)不限定於FDD,也可以於DVD、CD-R 等之種種之記憶裝置適用本發明。 【圖面之簡單說明】 圖1係說明習知之F DD之由於雜訊之錯誤記錄用之 波形圖。 圖2係說明習知雜訊去除用之波形圖。 經濟部智慧財產局員工消費合作社印製 圖3係槪略顯示本發明之第1實施形態之F D D以及 F D C之方塊圖。 圖4係顯示圖3之各部之狀態之波形圖。 圖5係槪略顯示本發明之第2實施形態之F D D以及 F D C之方塊圖。 圖6係顯示圖5之各部之狀態之波形圖。 -14- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公笼) 472456 A7 _B7__ 五、發明說明(θ 【標號之說明】 1 : FDD,6 :寫入資料輸入端子,8 :雜訊去除 器 反 正 型 D 9 段 手 器 數 計 ο (請先閱讀背面之注意事項再填寫本頁) .裝 訂----- 線' 經濟部智慧財產局員工消費合作社印製 -15- 本紙張尺度適用中國國家標準(CNS)A4規格(2〗0 X 297公釐)
Claims (1)
- 472456 Λ8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 1 . 一^以位声成之fik寿释-置,其係於傳送:第 1電壓準位之區間(T I·)與第2電壓準位之區間(τ Η ) 被重複配置’將由前述第2電壓準位之區間(Τη)對前述 第1電壓準位之區間(τ L )之轉換時間點當成有效資15使 用地被製作之2値之數位資料用之傳送路徑中,去除有可 能被包含於前述資料之雜訊用之雜訊去除裝置,其特徵爲 具備:被接續於前述傳送路徑之資料控制手段:以及 被接續於前述資料控制手段之時間量測手段; 前述時間量測手段係使比前述資料之前述第1電壓準 位之區間(T L )之最小時間寬幅長,而且,前述第1電壓 ;準&之區間(TL)與前述第2電壓準位之區間(ΤΗ)之 ν; 合計時之最小時間寬幅還短之指定時間(Τ 2 )與前述 第1電壓準位之區間(τ !_)之開始同步量測者, 前述資料控制手段係響應顯示由前述時間量測手段所 獲得之前述指定時間(τ 2 )之輸出,形成阻止前述指定 時間(T 2 )中之雜訊之傳送之變形資料,將在前述指定 時間中不包含雜訊之前述變形資料送出於前述傳送路徑。 2 .如申請專利範圍第1項記載之雜訊去除裝置,其 中前述資料控制手段係由具有··被接續於正的直流電緣端 子(12)之資料輸入端子(D);以及被接續於前述資 料傳送路徑之輸入端,而且,前述資料響應由前述第2電 壓準位之區間(Τ η )往前述第1電壓準位之區間(T L ) 轉換之觸發輸入端子(T);以及第1輸出; (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度逍用中國國家榡準(CNS ) A4说格(210X297公釐) 472456 AS B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 以及產生與前述第1輸出端子(Q)相反之相位之輸出, 而且被接續於前述資料傳送路徑之輸出端之第2輸出端子 (Q_);以及重置端子(R)之D型正反器(9)所形成 、 前述時間量測手段係由時脈脈衝產生手段(1 1 )與 計數器(1 0 )所形成, 前述時脈脈衝產生手段(11 )係以比前述第1電壓 準位之區間(T L )與前述第2電壓準位之區間(Τ Η )之 合計時間之最小時間寬幅還短之週期產生時脈脈衝者, 前述計數器(1 0 )係具有:爲了藉由前述時脈脈衝 之計數以量測前述指定時間,被接續於前述時脈脈衝產生 手段(1 1 )之時脈輸入端子(CK):以及被接續於前 述正反器(9 )之前述第1輸出端子(Q)或第2輸出端 子(Q^),而且響應前述正反器(9)之重置狀態,以獲 得此計數器(1 0 )之重置狀態用之重置端子;以及被接 續於前述正反器(9 )之重置端子,而且將顯示前述指定 時間(T 2 )之量測之中了時間點之信號作爲前述正反器 (9 )用之重置信號送往前述正反器(9 )之重置端子用 之輸出端子。 3 . —種數位資料之雜訊去除裝置,其係於傳送:第 1電壓準位之區間(T L )與第2電壓準位之區間(Τ η ) 被重複配置,將由前述第2電壓準位之區間(Τη)對前述 第1電壓準位之區間(τ !)之轉換時間點當成有效資訊使 用地被製作之2値之數位資料用之傳送路徑中,去除有可 ---------d------IT------At' I (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中囷國家標準(CNS ) Α4说格(210Χ297公釐) 472456 經濟部智慧財產局員工消費合作社印製 Α8 Β8 C8 D8 六、申請專利範園 能被包含於前述資料之雜訊用之雜訊去除裝置,其特徵爲 具備:被接續於前述傳送路徑之資料控制手段:以及 被接續於前述資料控制手段之時間量測手段: 前述時間量測手段係使比前述資料之前述第2電壓準 位之區間(Τ η )之最小時間寬幅還短之指定時間(τ 2 > )與前述第2電壓準位之區間(Τ η )之開始同步量測者, 前述資料控制手段係響應顯示由前述時間量測手段所 獲得之前述指定時間(Τ 2 / )之輸出,形成阻止前述指 定時間(Τ2 >)中之雜訊之傳送之變形資料,將在前述 指定時間中不包含雜訊之前述變形資料送出於前述傳送路 徑。 4 .如申請專利範圍第3項記載之雜訊去除裝置.,其 中前述資料控制手段係由具有··被接續於正的直流電緣端 子(12)之資料輸入端子(D);以及被接續於前述資 料傳送路徑之輸入端,而且,前述資料響應由前述第2電 壓準位之區間(Τ Η )往前述第1電壓準位之區間(T L ) 轉換之觸發輸入端子(Τ);以及第1輸出端子(Q); 以及產生與前述第1輸出端子(Q)相反之相位之輸出’ 而且被接續於前述資料傳送路徑之輸出端之第2輸出端子 (Q -);以及重置端子(R)之D型正反器(9)所形成 » 前述時間量測手段係由,特脈$衝產生手段(1 1 )與 計ΐ)器(1 〇 )所形成’ ^ 1/ 本紙張尺度適用中國國家橾準(CNS > Α4規格(210Χ 297公* ) - 18 _ ---------~袭------訂------, (請先閱讀背面之注意事項再填寫本頁) 472456 Α8 Β8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 前述時脈脈衝產生手段(1 1 )係以比前述第1電壓 準位之區間(T _ )與前述第2電壓準位之區間(τ Η )之 合計時間之最小腾間寬幅還短之週期產生時脈脈衝者, 前述計數器(1 0 )係具有:爲了藉由前述時脈脈衝 之計數以量測前述指定時間,被接續於前述時脈脈衝產生 手段(11)之時脈輸入端子(CK):以及被接續於前 述正反器(9 )之前述第1輸出端子(Q)或第2輸出端 子(Q-),而且響應前述正反器(9)之重置狀態,以獲 得此計數器(10 )之重置狀態用之重置端子;以及被接 續於前述正反器(9 )之重置端子,而且將顯示前述指定 時間(Τ 2 )之量測之中了時間點之信號作爲前述正反器 (9 )用之重置信號送往前述正反器(9 )之重置端子用 之輸出端子。 5 .—種資料記憶裝置,其係將對應第1電壓準位之 區間(TL)與第2電壓準位之區間(Τη)被重複配置, 將由前述第2電壓準位之區間(Τη)對前述第1電壓準位 之區間(Τ λ )之轉換時間點當成有效資訊使用地被製作之 2値之數位資料之寫入信號寫入記錄媒體用之數位資料記 億裝置,其特徵爲: 具有:接受前述資料用之輸入手段(6):以及被接 續於前述輸入手段(6)之雜訊去除裝置(8);以及被 接續於前述資訊去除裝置(8)之寫入手段(4、7); 前述雜訊去除手段(8 )具備:被接續於前述輸入手 段(6 )與前述寫入手段(4、7 )之間之資料控制手段 裝-- (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標率(CNS ) Α4規格(210Χ297公釐) -19- 472456 ABCD 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 (9 ):以及被接續於前述資料控制手段(9 )之時間量 測手段(1 0、1 1 ): 前述時間量測手段(1 0、1 1 )係使比前述資料之 前述第1電壓準位之區間(T L )之最小時間寬幅長,而且 ,前述第1電壓準位之區間(Tt)與前述第2電壓準位之 區間(Τ Η )之合計時間之最小時間寬幅還短之指定時間( Τ 2 )與前述第1電壓準位之區間(Τ !_ )之開始同步量測 者, 前述資料控制手段(9 )係響應顯示由前述時間量測 手段所獲得之前述指定時間(Τ 2 )之輸出,形成阻止在 前述指定時間(Τ 2 )中之雜訊之傳送之變形資料者, 前述寫入手段(4、7 )係將對應前述變形資料之寫 入信號寫入前述記錄媒體者。 6 .如申請專利範圍第5項記載之資料記憶裝置,其 中前述資料控制手段係由具有:被接續於正的直流電緣端 子(12)之資料輸入端子(D);以及被接續於前述資 料傳送路徑之輸入端,而且,前述資料響應由前述第2電 壓準位之區間(Τ Η )往前述第1電壓準位之區間(T L ) 轉換之觸發輸入端子(Τ);以及第1輸出端子(Q); 以及產生與前述第1輸出端子(Q)相反之相位之輸出, 而且被接續於前述資料傳送路徑之輸出端之第2輸出端子 (Q );以及重置端子(R)之D型正反器(9)所形成 前述時間量測手段係由時脈脈衝產生手段(1 1 )與 -装-- (請先閲讀背面之注意事項再填寫本頁) 訂 本紙張尺度逋用中國國家標準(CNS)A4現格(210X297公嫠) -20- 472456 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 計數器(1 〇)所形成, 前述時脈脈衝產生手段(11)係以比前述第1電壓 準位之區間(T I·)與前述第2電壓準位之區間(τ Η )之 合計時間之最小時間寬幅還短之週期產生時脈脈衝者, 前述計數器(1 0 )係具有:爲了藉由前述時脈脈衝 之計數以量测前述指定時間,被接續於前述時脈脈衝產生 手段(11)之時脈輸入端子(CK):以及被接續於前 述正反器(9)之前述第1輸出端子(Q)或第2輸出端 子(Q-),而且響應前述正反器(9)之重置狀態,以獲 得此計數器(1 0 )之重置狀態用之重置端子;以及被接 續於前述正反器(9 )之重置端子,而且將顯示前述指定 時間(Τ 2 )之量測之中了時間點之信號作爲前述正反器 (9 )用之重置信號送往前述正反器(9 )之重置端子用 之輸出端子者, 前述寫入手段係具有:0用γέ %器(1 4 )與信號 轉換手段(4 ): 〆 匕’ 前述寫入用正反器(1 4 )係具有:被接續於前述D 型正反器(9 )之前述第1以及第2輸出端子之其中一方 ,而且,將由前述D型正反器(9 )之重置狀態往設定狀 態之轉換當成觸發信號接受之寫入用觸發端子;以及對前 述寫入用觸發端子送出每當觸發信號輸入時,輸出狀態轉 換之輸出信號之寫入用輸出端子, 前述信號轉換手段(4 )係被接續於前述寫入用正反 器(1 4 )。 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) ---------装------訂-------I (請先閲讀背面之注意事項再填寫本頁) 472456 A8 B8 C8 D8 六、申請專利範圍 ---------— (請先閲讀背面之注意事項再填寫本頁) 7 . —種資料記憶裝置,其係將對應第1電壓準位之 區間(丁 L )與第2電壓準位之區間(Τ η )被重複配置, 將由前述第2電壓準位之區間(Τη)對前述第1電壓準位 之區間(Τ I·)之轉換時間點當成有效資訊使用地被製作之 2値之數位資料之寫入信號寫入記錄媒體用之數位資料記 億裝置,其特徵爲: 具有:接受前述資料用之輸入手段(6):以及被接 續於前述輸入手段(6)之雜訊去除裝置(8 a):以及 被接續於前述資訊去除裝置(8 a )之寫入手段(4 ' 7 ): 前述雜訊去除手段(8 a )具備:被接續於前述輸入 手段(6 )與前述寫入手段(4、7 )之間之資料控制手 段(9 a ):以及被接續於前述資料控制手段(9 a )之 時間量測手段(1 0、1 1 ); -Λ)__ 經濟部智慧財產局員工消費合作社印製 前述時間量測手段(1 0、1 1 )係使比前述資料之 前述第2電壓準位之區間(Τ η )之最小時間寬幅還短之指 定時間(Τ2 >)與前述第2電壓準位之區間(ΤΗ)之開 始同步量測者, . 前述資料控制手段(9 a )係響應顯示由前述時間量 測手段所獲得之前述指定時間(T 2 /)之輸出,形成阻 止在前述指定時間(T 2 >)中之雜訊之傳送之變形資料 者, 前述寫入手段(4、7 )係將對應前述變形資料之寫 入信號寫入前述記錄媒體者。 -22- 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇><297公釐) 472456 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 8 .如申請專利範圍第7項記載之資料記億裝置,其 中前述資料控制手段係由具有:被接續於正的直流電緣端 子(12)之資料輸入端子(D);以及響應前述資料由 前述第1電壓準位之區間(Tl)往前述第2電壓準位之區 間(Τ Η )轉換,可以獲得設定狀態地被接續於前述輸入手 段(6)之觸發輸入手段(Τ):以及第1輸出端子;以 及產生與前述第1輸出端子相反之相位之輸出,而且被接 續於前述資料傳送路徑之輸出端之第2輸出端子:以及重 置端子(R )之D型正反器(9 a )所形成, 前述時間量測手段係由時脈脈衝產生手段(1 1 )與 計數器(1. 〇 )所形成, 前述時脈脈衝產生手段(1 1 )係以比前述第1電壓 準位之區間(t 1〜t 2 )與前述第2電壓準位之區間( t 2〜t 4 )之合計時間之最小時間寬幅還短之週期產生 時脈脈衝者, 前述計數器(1 0 )係具有:爲了藉由前述時脈脈衝 之計數以量測前述指定時間,被接續於前述時脈脈衝產生 手段(11)之時脈輸入端子(CK):以及被接續於前 述正反器(9 a )之前述第1輸出端子或第2輸出端子, 而且響應前述正反器(9 a )之重置狀態,以獲得此計數 器之重置狀態用之.重置端子;以及被接續於前述正反器( 9 a )之重置端子,而且將顯示前述指定時間(T2 )之 量測之中了時間點之信號作爲前述正反器(9 a )用之重 置信號送往前述正反器(9 a )之重置端子用之輸出端子 (讀先Μ讀背面之注意事項再填寫本頁) 本紙張尺度逋用中國國家標準(CNS ) Α4規格(210Χ297公釐) -23- 472456 A8 B8 C8 _ . D8 ________ 六、申請專利範圍 者, 前述寫入手段係具有:寫入用正反器(1 4 )與信號 轉換手段(4): 前述寫入用正反器(1 4 )係具有:被接續於前述D 型正反器(9 a )之前述第1以及第2輸出端子之其中一 方,而且,將由前垫j正反器(9a)之重置狀態往設 定狀態之轉換當成發i號接受之寫入用觸發端子;以及 對前述寫入用觸發端子送出每當觸發信號輸入時,輸出狀 態轉換之輸出信號之寫入用輸出端子, 前述信號轉換手段(4)係被接續於前述寫入用正反 器(1 4 )。 {請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -24- 本紙張尺度適用中國國家榇準(CNS ) A4規格(210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20089399 | 1999-07-14 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW472456B true TW472456B (en) | 2002-01-11 |
Family
ID=16432016
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089112019A TW472456B (en) | 1999-07-14 | 2000-06-19 | Noise signal free device and data memorizing device for digital data |
Country Status (4)
Country | Link |
---|---|
KR (1) | KR100376002B1 (zh) |
CN (1) | CN1281224A (zh) |
DE (1) | DE10034305A1 (zh) |
TW (1) | TW472456B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6914951B2 (en) * | 2001-07-24 | 2005-07-05 | Hewlett-Packard Development Company, L.P. | Method and apparatus for a digital logic input signal noise filter |
JP2004134002A (ja) * | 2002-10-10 | 2004-04-30 | Sony Corp | ディスクドライブ装置、プリピット検出方法 |
US7049813B2 (en) | 2004-01-09 | 2006-05-23 | Hr Textron Inc. | Motor state counting |
CN100464501C (zh) * | 2006-09-12 | 2009-02-25 | 北京中星微电子有限公司 | 一种去除信号中毛刺的方法及其装置 |
-
2000
- 2000-06-19 TW TW089112019A patent/TW472456B/zh not_active IP Right Cessation
- 2000-07-12 KR KR10-2000-0039887A patent/KR100376002B1/ko not_active IP Right Cessation
- 2000-07-14 DE DE10034305A patent/DE10034305A1/de not_active Withdrawn
- 2000-07-14 CN CN00120238A patent/CN1281224A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN1281224A (zh) | 2001-01-24 |
KR20010029932A (ko) | 2001-04-16 |
DE10034305A1 (de) | 2001-02-08 |
KR100376002B1 (ko) | 2003-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW488007B (en) | Glitch detection for semiconductor test system | |
TW451201B (en) | Semiconductor device | |
TW218942B (zh) | ||
TW531963B (en) | High-speed counter with sequential binary count order and method thereof | |
TW472456B (en) | Noise signal free device and data memorizing device for digital data | |
TW445716B (en) | Clock period sensing circuit | |
TW507418B (en) | Synchronization element for converting asynchronous pulse signal into synchronous pulse signal | |
TW573274B (en) | Data processing device and memory card using data processing device | |
TW388795B (en) | Auxiliary device and method for signal testing | |
TW461185B (en) | Circuit of generating cycle for semiconductor test apparatus | |
KR970076712A (ko) | 고용량 하드 디스크 드라이브를 구현하기 위한 데이타섹터 구성방법 및 데이타섹터 타이밍 제너레이터 | |
JPS6279379A (ja) | タイミング信号発生装置 | |
JPH01502531A (ja) | 回路相互接続装置の接触不良を試験する装置及び方法 | |
TW586269B (en) | Delay circuit | |
JPH0229691A (ja) | 液晶表示装置 | |
TW530309B (en) | Synchronous semiconductor memory device having a function for controlling sense amplifiers | |
JP4499211B2 (ja) | テスタ | |
TW295630B (zh) | ||
KR0154998B1 (ko) | 영상메모리의 데이타 혼선방지회로 | |
JP2001084700A (ja) | ディジタルデータのノイズ除去装置及びデータ記憶装置 | |
TW392108B (en) | Electronic machine device | |
JP2818504B2 (ja) | 時間測定回路 | |
TW510991B (en) | Failure log data logging circuit | |
JP3149995B2 (ja) | パルス監視回路 | |
JP2682443B2 (ja) | 磁気ディスク装置におけるアドレスマーク検出方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |