KR20010029932A - 디지털 데이터의 노이즈 제거장치 및 데이터 기억장치 - Google Patents

디지털 데이터의 노이즈 제거장치 및 데이터 기억장치 Download PDF

Info

Publication number
KR20010029932A
KR20010029932A KR1020000039887A KR20000039887A KR20010029932A KR 20010029932 A KR20010029932 A KR 20010029932A KR 1020000039887 A KR1020000039887 A KR 1020000039887A KR 20000039887 A KR20000039887 A KR 20000039887A KR 20010029932 A KR20010029932 A KR 20010029932A
Authority
KR
South Korea
Prior art keywords
voltage level
flop
data
terminal
flip
Prior art date
Application number
KR1020000039887A
Other languages
English (en)
Other versions
KR100376002B1 (ko
Inventor
마사카츠 사카이
다카유키 혼다
Original Assignee
가토 요시카즈
티아크 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가토 요시카즈, 티아크 가부시키가이샤 filed Critical 가토 요시카즈
Publication of KR20010029932A publication Critical patent/KR20010029932A/ko
Application granted granted Critical
Publication of KR100376002B1 publication Critical patent/KR100376002B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/24—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00234—Layout of the delay element using circuits having two logic levels
    • H03K2005/00247—Layout of the delay element using circuits having two logic levels using counters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Digital Magnetic Recording (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

FDD의 소형화와 노이즈에 대한 내성(耐性)의 향상이라는 두가지 과제 모두를 만족시키기는 어려웠다.
FDD(1)의 기록 데이터 입력 단자(6)와 기록 회로(7)간에 노이즈 제거수단(8)을 설치한다. 노이즈 제거수단(8)을 D형 플립플롭(9)과 카운터(10)로 구성한다. D형 플립플롭(9)의 트리거 입력단자(T)를 기록 데이터 입력단자(6)에 접속시킨다. D형 플립플롭(9)의 정상(正相) 출력단자(Q)를 카운터(10)의 리셋단자(R)에 접속시킨다. 카운터(10)의 출력단자를 D형 플립플롭(9)의 리셋단자(R)에 접속시킨다. D형 플립플롭(9)의 역상(逆相) 출력단자(Q-)를 기록회로(7)에 접속시킨다. 카운터(10)의 계측 시간폭을 기록 데이터의 최소 주기보다 짧게 설정한다.

Description

디지털 데이터의 노이즈 제거장치 및 데이터 기억장치 {NOISE REDUCTION SYSTEM FOR DIGITAL DATA AND DATA STORAGE APPARATUS}
본 발명은 2값의 디지털 데이터로부터 노이즈를 제거하기 위한 장치 및 그 노이즈 제거장치를 구비한 데이터 기억장치에 관한 것이다.
노트형 개인용 컴퓨터 등에 사용하기 위해 플로피 디스크 드라이브 장치, 즉 FDD를 소형화 및 경량화하면, 노이즈에 대한 내성이 저하된다. 즉, FDD의 신호처리IC가 소형화됨에 따라 배선 패턴이 미세해지고, 펄스성 노이즈에 대하여 민감해져 노이즈에 의해 기록 에러가 발생한다. 가령, 도 1a에 도시된 정상적인 기록 데이터에 도 1b에 도시된 바와 같이 t3시점에 노이즈 성분(N)이 혼입되면, 기록회로에 포함되어 있는 주지(周知)의 기록신호 형성용 플립플롭의 출력이 도 1c에 도시된 바와 같이 노이즈 성분(N)에 응답하여 변화하므로 오기록이 발생한다. 외래 노이즈를 막기 위해 시일드판 등으로 노이즈를 차단하는 구조가 고려되지만 이러한 구조는 비용의 상승을 초래한다.
또한, 노이즈를 제거하기 위한 종래기술로서, 데이터의 펄스폭을 카운터로 계측하여 일정 폭 이상의 데이터만을 유효 데이터로 판단하고, 일정 폭보다 좁은 펄스는 노이즈로 판단하여 무효화하는 방법이 있다. 도 2는 이러한 종래기술을 설명하기 위한 도면이다. 도 2b에 도시된 바와 같이 t1∼t5구간에서 음의 펄스의 데이터가 입력되었으면, 도 2a에 도시된 클럭 펄스의 전연(leading edge ; 前緣)에 근거하여 데이터의 펄스폭을 계측하기 시작하여, 음의 펄스 구간(t1∼t5)중 적어도 t3과 t4의 2회에 걸쳐 클럭 펄스의 전연을 포함할 때 이 데이터를 유효데이터로 판단한다. 즉, t4시점에서 데이터가 유효함을 나타내는 신호를 출력한다. 또한, 도 2c에 도시된 바와 같이 t2∼t6 구간에서 음의 펄스가 되는 데이터가 입력되었으면, 이 때에도 도 2c의 데이터가 유효함을 나타내는 신호를 출력한다. 따라서, 도 2b의 경우에는, t1을 기준으로 하여 시간폭(Ta)보다 짧은 음의 펄스가 입력되면 노이즈로 간주하고 이를 제거한다. 또한, 도 2c의 경우에는 t2를 기준으로 하여 시간폭(Tb)보다 짧은 음의 펄스가 입력되면 노이즈로 간주하고 이를 제거한다.
그런데, 도 2의 방법에서, 데이터 펄스는 클럭에 동기하지 않으므로, 도 2b의 데이터의 경우와 도 2c의 데이터의 경우에 있어서 유효 데이터로 판단되는 시점(t4)까지의 시간폭(Ta, Tb)에 차이가 발생하게 되는데, 디스크 드라이브의 기록 데이터와 같이 타이밍이 중요할 때는 Ta, Tb의 차가 문제가 된다. 도 2a에 도시된 클럭의 주파수를 가령 100㎒와 같이 높이면, Ta, Tb의 차가 작아지지만 이 때에는 비용의 상승이 초래된다.
FDD에서 외래 노이즈의 문제는 데이터 전송로가 필연적으로 길어지는 개인용 컴퓨터에 FDD를 외부 장착할 때 더욱 커진다.
또한, 외래 노이즈의 문제는, 특히 신뢰성 인정시험의 1종 정전기 시험에서 발생된다. 즉, 정전기 시험에서 FDD에 정전기가 인가되면, 노이즈 성분이 데이터 전송로에 부여되어 FDD에서 오기록이 발생할 우려가 있다.
이상에서는, FDD에 대해 기술하였으나, FDD이외에 DVD, CD-R 등의 디지털 데이터 기억장치에서도 동일한 문제가 있다.
따라서, 본 발명의 목적은 노이즈에 대한 내성을 용이하게 향상시킬 수 있는 노이즈 제거장치 및 이를 포함하는 디지털 데이터 기억장치를 제공하는 데 있다.
도 1은 종래의 FDD에서의 노이즈에 의한 오기록을 설명하기 위한 파형도.
도 2는 종래의 노이즈 제거를 설명하기 위한 파형도.
도 3은 본 발명의 제 1 실시 형태에 관계된 FDD 및 FDC를 개략적으로 나타낸 블록도.
도 4는 도 3에 도시된 각 부분의 상태를 나타낸 파형도.
도 5는 제 2 실시형태의 FDD 및 FDC를 개략적으로 나타낸 블록도.
도 6은 도 5에 도시된 각 부분의 상태를 나타낸 파형도.
*도면의 주요부분에 대한 부호의 설명*
1 : FDD 6 : 기록 데이터 입력단자
8 : 노이즈 제거수단 9 : D형 플립플롭
10 : 카운터
상기 과제를 해결하고, 상기 목적을 달성하기 위한 본 발명은, 제 1 전압 레벨 구간(TL)과 제 2 전압 레벨 구간(TH)이 반복 배치되고, 상기 제 2 전압 레벨 구간(TH)으로부터 상기 제 1 전압 레벨 구간(TL)으로의 전환 시점을 유효한 정보로서 사용하도록 작성되어 있는 2값의 디지털 데이터를 전송하기 위한 전송로에 있어서, 상기 데이터에 포함될 가능성이 있는 노이즈를 제거하기 위한 노이즈 제거장치로서, 상기 전송로에 접속된 데이터 제어수단과 상기 데이터 제어수단에 접속된 시간계측수단을 구비하고, 상기 시간계측수단은 상기 데이터의 상기 제 1 전압 레벨 구간(TL)의 최소 시간폭보다 길고, 상기 제 1 전압레벨 구간(TL)과 상기 제 2 전압레벨 구간(TH)을 합계한 시간의 최소 시간폭보다 짧은 소정 시간(T2)을, 상기 제 1 전압레벨 구간(TL)의 개시와 동기하여 계측하는 것이며, 상기 데이터 제어수단은 상기 시간 계측수단으로부터 얻은 상기 소정시간(T2)을 나타내는 출력에 응답하여, 상기 소정시간(T2)중에서의 노이즈의 전송을 저지한 변형 데이터를 형성하여, 상기 소정시간중에 노이즈를 포함하지 않는 상기 변형 데이터를 상기 전송로로 송출함을 특징으로 하는 디지털 데이터의 노이즈 제거장치에 관한 것이다.
또한, 청구항 제 2 항에 나타낸 바와 같이, 데이터 제어수단은, D 타입 플립플롭으로 구성되며, 이 플립플롭으로부터 변형 데이터를 얻는 것이 바람직하다.
또, 청구항 제 3 항에 나타낸 바와 같이, 제 2 전압레벨 구간(TH)의 개시에 동기하여 소정시간(T2')을 계측할 수 있다.
또한, 청구항 제 4 항에 나타낸 바와 같이, 청구항 제 3 항의 발명의 데이터 제어수단도 D타입 플립플롭으로 구성할 수 있다.
청구항 제 5 항∼8항에 나타낸 바와 같이, 청구항 제 1 항∼4항의 노이즈 제거장치를 데이터 기억장치에 적용할 수 있다.
실시예
다음으로, 도 3 내지 도 6을 참조하여 본 발명의 실시형태를 설명한다.
(제 1 실시형태)
도 3은 본 발명의 제 1 실시형태에 관계된 FDD(1)와 FDC(FDD 제어기 ; 2)를 개략적으로 나타낸 도면이다. FDD(1)은 기록매체 자기 디스크(3)에 데이터를 기록하기 위하여 신호변환 자기헤드(4), 회전모터(5), 기록 데이터 입력단자(6), 기록회로(7) 및 본 발명에 따른 노이즈 제거수단(8)을 구비한다. 또한, FDD(1)는 도 3에 도시된 회로이외의 많은 회로를 포함하지만 본 발명에 직접적으로 관계없는 회로는 도 3에서 생략되어 있다. 또, FDD(1)를 시험할 때에는 FDC(2)대신에 시험장치 또는 검사장치를 FDD(1)에 접속할 수 있다.
노이즈 성분이 없는 정상상태에서는, FDC(2)에 접속된 입력단자(6)에 가령 도 4a에 도시된 기록 데이터가 입력된다. 본 예의 기록 데이터는, 가령 정전기 시험할 때 5000kbps의 전송속도로 FDD(1)에 공급되는 것으로서 2㎲의 일정한 주기(T1)를 갖는다. 즉, 도 4a에 도시된 바와 같이, t1∼t2구간, t4∼t5구간 등의 저레벨(제 1 전압레벨)구간(TL)과 t2∼t4구간, t5∼t8구간 등의 고레벨(제 2 전압레벨)구간(TH)의 반복되는 구간을 갖는다. 도 4a는 시험 데이터를 나타내므로 저레벨(L)구간(TL)과 고레벨(H)구간(TH)의 주기(T1)는 2.0㎲으로서 일정하다. 디스크(3)에 기록하기 위하여 FDC(2)로부터 입력단자(6)로 공급되는 실제 데이터에서는, 제 1 전압레벨 구간(TL)과 제 2 전압레벨 구간(TH)의 시간폭이 항상 동일해지지는 않는다. 도 4a의 기록 데이터는, 고레벨 구간(TH)으로부터 저레벨 구간(TL)으로 하강하는 시점, 즉 다운엣지를 유효한 정보로서 기록회로(7)에서 사용하는 것이다.
도 3의 입력단자(6)에는 도 4a의 정상적인 기록데이터 외에 도 4b에 도시된 노이즈 성분(N)을 포함하는 기록입력신호가 입력되는 경우도 있다.
입력수단으로서의 입력단자(6)와 기록수단으로서의 기록회로(7)간의 데이터 전송로에 접속된 노이즈 제거수단(8)은, 데이터 제어수단으로서 기능하는 D형 플립플롭(9)과 시간계측수단 또는 타이머로서 기능하는 카운터(10)로 구성되어 있다. 플립플롭(9)은 +V의 고레벨 직류전압을 공급하는 전원단자(12)에 접속된 데이터 입력단자(D), 입력단자(6)에 접속된 트리거 단자(T), 리셋 단자(R), 제 1 출력단자로서의 정상(正相)출력단자(Q), 및 제 2 출력단자로서의 역상(逆相)출력단자(Q-)를 가진다. 역상 출력단자(Q-)는 변형 기록 데이터 출력단자로서, 출력도체(13)를 통해 주지의 기록회로(7)에 접속되어 있다. 플립플롭(9)의 정상 출력단자(Q)는 카운터(10)의 리셋단자(R)에 접속되어 있다. 카운터(10)의 역상 출력단자(Q-)는 플립플롭(9)의 리셋단자(R)에 접속되어 있다. 카운터(10)의 클럭단자(CK)는 클럭펄스 발생기(11)에 접속되어 있다. 클럭펄스 발생기(11)는 기록 데이터의 최소 주기보다 충분히 짧은 주기로 클럭신호를 발생한다. 여기서 데이터의 최소 주기란, 도 4의 하나의 저레벨 구간(TL)과 이에 인접한 하나의 고레벨 구간(TH)을 합계한 복수 개의 시간폭(T1)중 최소치를 의미한다. 이미 설명한 바와 같이, 디스크(3)에 기록하기 위하여 입력단자(6)에 보내어지는 실제 데이터에서 저레벨 구간(TL) 및 고레벨 구간(TH)은 일정하지 않으므로 이들의 합계 시간폭(TL+ TH)또한 일정해지지 않고 변화한다.
기록 회로(7)는 기록용 플립플롭(14)과 구동회로(15)로 이루어진다. 기록용 플립플롭(14)은 주지된 트리거 타입의 플립플롭으로 구성되며, 트리거 입력단자(T)와 정상 출력단자(Q) 및 역상 출력단자(Q-)를 가진다. 기록용 플립플롭(14)의 트리거 입력단자(T)는 D타입 플립플롭(9)의 역상 출력단자(Q-)에 접속되어 있다. 기록용 플립플롭(14)의 출력단자(Q, Q-)에 접속된 구동회로(15)는 기록용 플립플롭(14)의 출력에 대응하는 기록전류를 신호변환 헤드(4)로 보낸다. 도 3에는 하나의 신호변환 헤드(4)만이 도시되어 있으나, 디스크(3)의 양면에 신호변환 헤드를 쌍으로 배치할 수도 있다. 도 3에서는 신호변환수단으로서 기능하는 헤드(4)와 기록회로(7)에 의해 기록수단이 구성된다.
다음으로 노이즈 제거 필터로서 기능하는 노이즈 제거수단(8)의 동작에 관하여 도 4를 참조하여 설명한다.
입력단자(6)로부터 도 4a의 정상 데이터에 노이즈(N)가 부여된 도 4b의 기록입력신호가 플립플롭(9)의 트리거 단자(T)에 입력되었다면, t1시점, t4시점, t6시점, t8시점 등 고레벨(H)로부터 저레벨(L)로의 하강(다운엣지)에 응답하여 플립플롭(9)은 데이터 입력단자(D)의 고레벨(H)을 판독한다. 이로써, t1시점, t4시점, t8시점에서는 플립플롭(9)의 정상 출력단자(Q)가 저레벨(L)로부터 고레벨(H)로 전환된다. 노이즈 성분(N)에 근거하여 t6시점에서도 트리거 단자(T)로 트리거 신호가 입력된다. 그러나, 상기 t6시점에서는 이미 플립플롭(9)이 셋트된 상태이며, 정상 출력단자(Q)는 이미 고레벨이기 때문에, 플립플롭(9)의 출력상태에는 변화가 없고, 노이즈 성분의 전송이 저지된다. t1시점, t4시점, t8시점 등에서 플립플롭(9)의 정상 출력단자(Q)의 상태가 저레벨에서 고레벨로 전환되면, 이에 응답하여 카운터(10)의 리셋이 해제되고, 카운터(10)가 소정 시간(T2, 1.8㎲)을 계측하기 시작한다. 소정시간(T2)은, 기록 데이터의 저레벨 구간(TL)의 시간폭보다 길고 기록 데이터의 최소 주기(T1)보다 짧게 설정되어 있다. 또한, 상기 FDD(1)의 기록데이터의 최소 주기(T2)는 2.0㎲이다. t3시점, t7시점 등에서 카운터(10)에 의한 소정시간(T2)의 계측이 종료되면, 카운터(10)의 출력단자(Q)가 도 4e에 도시된 바와 같이 저레벨로 전환된다. 이 전환에 응답하여 플립플롭(9)은 리셋되고, 플립플롭(9)의 정상 출력단자(Q)는 도 4c에 도시된 바와 같이 t3을 조금 지난 t3'에서 저레벨로 전환된다. 카운터(10)는 플립플롭(9)의 정상출력의 후연(after edge ; 後緣)에서 리셋되고, 카운터(10)의 역상 출력단자(Q-)는 t3'시점에서 고레벨이 된다. t3'∼t4기간에는 카운터(10)가 계속 리셋상태이므로, 소정시간(T2)은 계측하지 않는다. 그 후, t4시점에서 플립플롭(9)의 Q출력이 고레벨로 상승하면, 카운터(10)의 리셋이 해제되어 소정시간(T2)이 계측되기 시작한다. 그 결과, 플립플롭(9)의 정상 출력단자(Q)는 t3'∼t4구간, t7∼t8구간 등에서 저레벨이 되고, 역상 출력단자(Q-)는 도 4d에 도시된 바와 같이 고레벨이 된다. 기록회로(7)의 플립플롭(14)에는, 도 4d에 도시된 역상 출력단자(Q-)의 변형 기록 데이터가 전송로로서 기능하는 도체(13)를 통해 입력된다. 이로써, 기록회로(7)에 포함되어 있는 주지의 기록용 플립플롭(14)은, 도 4d에 도시된 역상 출력단자(Q-)의 다운엣지에서 트리거되어 도 4f에 도시된 신호를 출력한다. 디스크(3)에는 도 4(F)의 파형에 대응된 기록이 형성된다.
또한, 본원에서, 도 4의 t3∼t3'의 미소한 기간은 카운터(10)가 소정시간(T2)을 계측하기 위하여 필요로 하는 시간이다. 따라서, 카운터(10)가 소정시간(T2)을 계측하기 위하여 필요한 전체 기간은 t1∼t3'이며, 카운터(10)가 소정시간(T2)을 계측하지 않는 기간은 t3'∼t4이다. 도 4d에 도시된 플립플롭(9)으로부터 발생되는 변형 데이터는, 노이즈를 제거하기 위하여 t1∼t3'기간에 한 쪽 논리값인 저레벨 상태가 되며, t3'∼t4기간에는 다른 쪽 논리값인 고레벨 상태가 된다.
상기한 바를 통해 알 수 있듯이, 소형의 간단한 전기회로로 구성된 노이즈 제거수단(8)에 의해 노이즈 성분(N)을 제거할 수 있다. 즉, 카운터(10)가 소정시간(T2)을 계측하고 있는 동안에 입력단자(6)로 들어오는 노이즈 성분(N)을 노이즈 제거수단(8)에 의해 제거할 수 있다. 카운터(10)가 소정시간(T2)을 계측하지 않는 기간 t3∼t4, t7∼t8 등에 노이즈 성분이 입력단자(6)로 들어오면, 본 실시예의 노이즈 제거수단(8)에서는 이 노이즈 성분을 제거할 수 없다. 그러나, 상기 t3∼t4, t7∼t8 등의 노이즈 성분을 제거할 수 없는 시간폭(0.2㎲)은, 노이즈를 제거할 수 있는 시간폭, 즉 소정시간(T2, 1.8㎲)에 비해 매우 짧기 때문에, 노이즈에 의한 오기록의 발생확률은 매우 낮아진다.
도 4에서는 기록 데이터가 일정 주기(T1)에서 발생하지만, 기록 데이터를 나타내는 음의 펄스 상호간의 간격이 변화하는 경우에도 카운터(10)의 소정시간(T2)을 기록 데이터의 최소 주기보다 짧게 설정해 둠으로써, 정상적인 데이터 전송을 방해하지 않고, 소정시간(T2)에서 노이즈 성분의 제거 효과를 얻을 수 있다.
(제 2 실시형태)
다음으로, 도 5 및 6을 참조하여 본 발명의 제 2 실시형태를 설명한다. 단, 도 5 및 6에서 도 3 및 4와 실질적으로 동일한 부분에는 동일 부호를 사용하고 그에 대한 설명은 생략한다.
도 5에 도시된 FDD(1a)에는, 도 3에 도시된 FDD(1)의 노이즈 제거수단(8)을 변형한 노이즈 제거수단(8a)이 설치되고 그 밖에는 도 3과 동일하게 구성되어있다.
도 5의 노이즈 제거수단(8a)에는, 도 3에 도시된 노이즈 제거수단(8)의 D타입 플립플롭(9)을 변형한 플립플롭(9a)이 설치되고 그 밖에는 도 3과 동일하게 구성되어 있다. 도 5의 플립플롭(9a)은, 트리거 입력단자(T)에 위상반전회로, 즉 NOT 회로가 접속되어 있지 않기 때문에 도 6b에 도시된 기록입력의 제 1 전압레벨(L)로부터 제 2 전압레벨(H)로의 상승시점인 t2, t5 등에 동기하여 트리거되고, 도 6c, 6d에 도시된 바와 같이 제 1 및 제 2 출력단자(Q, Q-)의 상태가 변화된다. 따라서, 카운터(10)에 의해 소정시간(T2')이 계측되기 시작하는 시점은 플립플롭(9a)의 출력상태의 변화에 동기하여 t2, t5 등이 된다. 도 6의 카운터(10)로 계측하는 소정시간(T2')은, 도 6a에 도시된 기록 데이터의 고레벨 구간(TH)의 최소치보다 짧게 설정된다.
또한, 도 6에 있어서, t3∼t3'의 미소한 기간은 카운터(10)가 소정시간(T2')을 계측하기 위하여 필요로 하는 시간이다. 따라서, 카운터(10)가 소정시간(T2')을 계측하기 위하여 필요한 전체 기간은 t2∼t3'이며, 카운터(10)가 소정시간(T2')을 계측하지 않는 기간은 t3'∼t5이다. 도 6d에 도시된 플립플롭(9a)으로부터 발생되는 변형 데이터는, 노이즈를 제거하기 위하여 t2∼t3'기간에 한 쪽 논리값인 저레벨 상태가 되며, t3'∼t5기간에는 다른 쪽 논리값인 고레벨 상태가 된다.
도 5의 실시예에 의해서도 도 3과 동일한 효과를 얻을 수 있다.
(변형예)
본 발명은 상기한 실시형태에 한정되는 것은 아니며, 가령 다음과 같은 변형이 가능한 것이다.
(1) 도 3 및 5에서 파선으로 나타낸 바와 같이 D타입 플립플롭(9, 9a)의 제 1 출력단자(Q)에 NOT회로(20)를 통해 기록용 플립플롭(14)의 트리거 단자(T)를 접속시킬 수 있다.
(2) 도 3 및 5에서 파선으로 나타낸 바와 같이 D타입 플립플롭(9, 9a)의 제 2 출력단자(Q-)를 카운터(10)의 리셋단자(R)에 접속시킬 수 있다. 이 경우에는, 카운터(10)의 리셋단자(R)로부터 반전회로(NOT회로)를 생략하고, 플립플롭(9, 9a)의 제 2 출력단자(Q-)가 저레벨 상태일 때 클럭펄스를 계수한다.
(3) 플립플롭(9, 9a) 및 카운터(10)는, 이와 동일하게 동작하는 다른 회로로 바뀔 수 있다.
(4) FDD에 제한되지 않으며, DVD, CD-R 등의 각종 기억장치에도 본 발명을 적용할 수 있다.
각 청구항의 발명에 따르면, 시간계측수단으로 계측한 소정시간내의 노이즈를 제거할 수 있다. 더욱이 노이즈 제거수단은, 제어수단과 시간계측수단으로 구성되며 이들은 비교적 소형으로 간단히 구성할 수 있으므로 비용 상승을 억제하고 노이즈를 양호하게 제거할 수 있다.
또한, 청구항 제 2, 4, 6 및 8항의 발명에 따르면, 노이즈 제거장치를 D타입 플립플롭과 카운터로 구성하므로 노이즈 제거장치의 비용 상승을 한층 억제할 수 있다.

Claims (8)

  1. 제 1 전압 레벨 구간(TL)과 제 2 전압 레벨 구간(TH)이 반복 배치되고, 상기 제 2 전압 레벨 구간(TH)으로부터 상기 제 1 전압 레벨 구간(TL)으로의 전환 시점을 유효한 정보로서 사용하도록 작성되는 2값의 디지털 데이터를 전송하기 위한 전송로에서 상기 데이터에 포함될 가능성이 있는 노이즈를 제거하기 위한 노이즈 제거장치에 있어서,
    상기 전송로에 접속된 데이터 제어수단 및 상기 데이터 제어수단에 접속된 시간계측수단을 포함하는데,
    상기 시간계측수단은 상기 데이터의 상기 제 1 전압 레벨 구간(TL)의 최소 시간폭보다 길고, 상기 제 1 전압레벨 구간(TL)과 상기 제 2 전압레벨 구간(TH)을 합계한 시간의 최소 시간폭보다 짧은 소정 시간(T2)을 상기 제 1 전압레벨 구간(TL)의 개시와 동기하여 계측하고,
    상기 데이터 제어수단은 상기 시간계측수단으로부터 얻은 상기 소정시간(T2)을 나타내는 출력에 응답하며, 상기 소정시간(T2)중에서의 노이즈의 전송을 저지한 변형 데이터를 형성하고, 상기 소정시간중에 노이즈를 포함하지 않는 상기 변형 데이터를 상기 전송로로 송출하는 것을 특징으로 하는 디지털 데이터의 노이즈 제거장치.
  2. 제 1 항에 있어서,
    상기 데이터 제어수단은, 양의 직류전원 단자(12)에 접속된 데이터 입력단자(D), 상기 데이터 전송로의 입력단에 접속되고 상기 데이터의 상기 제 2 전압레벨 구간(TH)으로부터 상기 제 1 전압레벨 구간(TL)으로의 전환에 응답하는 트리거 입력단자(T), 제 1 출력단자(Q), 상기 제 1 출력단자(Q)와 반대되는 위상의 출력을 발생시키며 상기 데이터 전송로의 출력단에 접속되어 있는 제 2 출력단자(Q-), 및 리셋단자(R)를 가지는 D타입 플립플롭(9)으로 이루어지며,
    상기 시간계측수단은 클럭펄스 발생수단(11) 및 카운터(10)로 이루어지며,
    상기 클럭펄스 발생수단(11)은 상기 제 1 전압레벨 구간(TL)과 상기 제 2 전압레벨 구간(TH)을 합계한 시간의 최소 시간폭보다 짧은 주기로 클럭펄스를 발생시키고,
    상기 카운터(10)는 상기 클럭펄스의 계수에 의해 상기 소정시간을 계측하기 위하여 상기 클럭펄스 발생수단(11)에 접속된 클럭 입력단자(CK), 상기 플립플롭(9)의 상기 제 1 출력단자(Q) 또는 제 2 출력단자(Q-)에 접속되고 상기 플립플롭(9)의 리셋상태에 응답하여 상기 카운터(10)의 리셋상태를 얻기 위한 리셋단자, 및 상기 플립플롭(9)의 리셋단자에 접속되어 상기 소정시간(T2)의 계측 종료시점을 나타내는 신호를 상기 플립플롭(9)을 위한 리셋신호로서 상기 플립플롭(9)의 리셋단자로 보내기 위한 출력단자를 가지는 것을 특징으로 하는 노이즈 제거장치.
  3. 제 1 전압 레벨 구간(TL)과 제 2 전압 레벨 구간(TH)이 반복 배치되고, 상기 제 1 전압 레벨 구간(TL)으로부터 상기 제 2 전압 레벨 구간(TH)으로의 전환 시점을 유효한 정보로서 사용하도록 작성되는 2값의 디지털 데이터를 전송하기 위한 전송로에서 상기 데이터에 포함될 가능성이 있는 노이즈를 제거하기 위한 노이즈 제거장치에 있어서,
    상기 전송로에 접속된 데이터 제어수단 및 상기 데이터 제어수단에 접속된 시간계측수단을 포함하는데,
    상기 시간계측수단은 상기 데이터의 상기 제 2 전압레벨 구간(TH)의 최소 시간폭보다 짧은 소정시간(T2')을 상기 제 2 전압레벨 구간(TH)의 개시와 동기하여 계측하고,
    상기 데이터 제어수단은 상기 시간계측수단으로부터 얻은 상기 소정시간(T2')을 나타내는 출력에 응답하여, 상기 소정시간(T2')중에서의 노이즈의 전송을 저지한 변형 데이터를 형성하고, 상기 소정시간중에 노이즈를 포함하지 않는 상기 변형 데이터를 상기 전송로로 송출하는 것을 특징으로 하는 디지털 데이터의 노이즈 제거장치.
  4. 제 3 항에 있어서,
    상기 데이터 제어수단은 양의 직류전원단자(12)에 접속된 데이터 입력단자(D), 상기 데이터 전송로의 입력단에 접속되고 상기 데이터의 상기 제 1 전압레벨 구간(TL)으로부터 제 2 전압레벨 구간(TH)으로의 전환에 응답하는 트리거 입력단자(T), 제 1 출력단자(Q), 상기 제 1 출력단자(Q)와 반대되는 위상의 출력을 발생시키며 상기 데이터 전송로의 출력단에 접속되어 있는 제 2 출력단자(Q-), 및 리셋단자(R)를 가지는 D타입 플립플롭(9a)으로 이루어지고,
    상기 시간계측수단은 클럭펄스 발생수단(11) 및 카운터(10)로 이루어지며,
    상기 클럭펄스 발생수단(11)은 상기 제 1 전압레벨 구간(TL)과 제 2 전압레벨 구간(TH)을 합계한 시간의 최소 시간폭보다 짧은 주기로 클럭펄스를 발생시키고,
    상기 카운터(10)는 상기 클럭펄스의 계수에 의해 상기 소정시간을 계측하기 위하여 상기 클럭펄스 발생수단(11)에 접속된 클럭입력단자(CK), 상기 플립플롭(9a)의 상기 제 1 출력단자(Q) 또는 제 2 출력단자(Q-)에 접속되고 상기 플립플롭(9a)의 리셋상태에 응답하여 상기 카운터의 리셋상태를 얻기 위한 리셋단자, 및 상기 플립플롭(9a)의 리셋단자에 접속되어 상기 소정시간(T2')의 계측 종료시점을 나타내는 신호를 상기 플립플롭(9a)의 리셋신호로서 상기 플립플롭(9a)의 리셋단자에 송출하기 위한 출력단자를 가지는 것을 특징으로 하는 노이즈 제거장치.
  5. 제 1 전압 레벨 구간(TL)과 제 2 전압 레벨 구간(TH)이 반복 배치되고, 상기 제 2 전압 레벨 구간(TH)으로부터 상기 제 1 전압 레벨 구간(TL)으로의 전환 시점을 유효한 정보로서 사용하도록 작성되어 있는 2값의 디지털 데이터에 대응되는 기록신호를 기록매체에 기록하기 위한 디지털 데이터 기억장치에 있어서,
    상기 데이터를 받아들이기 위한 입력수단(6), 상기 입력수단(6)에 접속된 노이즈 제거수단(8), 및 상기 노이즈 제거수단(8)에 접속된 기록수단(4,7)을 포함하는데,
    상기 노이즈 제거수단(8)은 상기 입력수단(6)과 상기 기록수단(4,7)간에 접속된 데이터 제어수단(9) 및 상기 데이터 제어수단(9)에 접속된 시간계측수단(10,11)으로 이루어지며,
    상기 시간계측수단(10,11)은 상기 데이터의 제 1 전압레벨 구간(TL)의 최소시간폭보다 길고, 상기 제 1 전압레벨 구간(TL)과 제 2 전압레벨 구간(TH)을 합계한 시간의 최소 시간폭보다 짧은 소정시간(T2)을 상기 제 1 전압레벨 구간(TL)의 개시와 동기하여 계측하며,
    상기 데이터 제어수단(9)은 상기 시간계측수단으로부터 얻은 상기 소정시간(T2)을 나타내는 출력에 응답하여, 상기 소정시간(T2)중에서의 노이즈의 전송을 저지한 변형 데이터를 형성하고,
    상기 기록수단(4,7)은 상기 변형 데이터에 대응하는 기록 신호를 상기 기록매체에 기록하는 것을 특징으로 하는 데이터 기억장치.
  6. 제 5 항에 있어서,
    상기 데이터 제어수단은 양의 직류전원단자(12)에 접속된 데이터 입력단자(D), 상기 데이터의 상기 제 2 전압레벨 구간(TH)으로부터 제 1 전압레벨 구간(TL)으로의 전환에 응답하여 셋트 상태를 얻을 수 있도록 상기 입력수단(6)에 접속되는 트리거 입력수단(T), 제 1 출력단자, 상기 제 1 출력단자와 반대되는 위상의 출력을 발생시키며 상기 기록 수단에 접속되어 있는 제 2 출력단자, 및 리셋단자(R)를 가지는 D타입 플립플롭(9)으로 이루어지고,
    상기 시간계측수단은 클럭펄스 발생수단(11) 및 카운터(10)로 이루어지며,
    상기 클럭펄스 발생수단(11)은 상기 제 1 전압레벨 구간(TL)과 제 2 전압레벨 구간(TH)을 합계한 시간의 최소 시간폭보다 짧은 주기로 클럭펄스를 발생시키며,
    상기 카운터(10)는 상기 클럭펄스의 계수에 의해 상기 소정시간을 계측하기 위하여 상기 클럭펄스 발생수단(11)에 접속된 클럭입력단자(CK), 상기 플립플롭(9)의 상기 제 1 출력단자 또는 제 2 출력단자에 접속되고 상기 플립플롭(9)의 리셋상태에 응답하여 상기 카운터의 리셋상태를 얻기 위한 리셋단자, 및 상기 플립플롭(9)의 리셋단자에 접속되어 상기 소정시간(T2)의 계측 종료시점을 나타내는 신호를 상기 플립플롭(9)을 위한 리셋신호로서 상기 플립플롭(9)의 리셋단자로 송출하기 위한 출력단자를 가지며,
    상기 기록 수단은 기록용 플립플롭(14) 및 신호변환수단(4)으로 이루어지며,
    상기 기록용 플립플롭(14)은 상기 D타입 플립플롭(9)의 상기 제 1 및 제 2 출력단자중 어느 한쪽에 접속되고 상기 D타입 플립플롭(9)의 리셋 상태에서 셋트상태로 전환되는 것을 트리거 신호로서 받아들이는 기록용 트리거 단자 및 상기 기록용 트리거 단자로 트리거 신호가 입력될 때마다 출력상태가 전환되는 출력신호를 송출하기 위한 기록용 출력단자를 가지고,
    상기 신호변환수단(4)은 상기 기록용 플립플롭(14)에 접속되는 것을 특징으로 하는 데이터 기억장치.
  7. 제 1 전압 레벨 구간(TL)과 제 2 전압 레벨 구간(TH)이 반복 배치되고, 상기 제 1 전압 레벨 구간(TL)으로부터 상기 제 2 전압 레벨 구간(TH)으로의 전환 시점을 유효한 정보로서 사용하도록 작성되어 있는 2값의 디지털 데이터에 대응되는 기록신호를 기록매체에 기록하기 위한 디지털 데이터 기억장치에 있어서,
    상기 데이터를 받아들이기 위한 입력수단(6), 상기 입력수단(6)에 접속된 노이즈 제거수단(8a), 및 상기 노이즈 제거수단(8a)에 접속된 기록수단(4,7)을 포함하는데,
    상기 노이즈 제거수단(8a)은 상기 입력수단(6)과 상기 기록수단(4,7)간에 접속된 데이터 제어수단(9a) 및 상기 데이터 제어수단(9a)에 접속된 시간계측수단(10,11)으로 이루어지며,
    상기 시간계측수단(10,11)은 상기 데이터의 제 2 전압레벨 구간(TH)의 최소시간폭보다 짧은 소정시간(T2')을 상기 제 2 전압레벨 구간(TH)의 개시와 동기하여 계측하며,
    상기 데이터 제어수단(9a)은 상기 시간계측수단으로부터 얻은 상기 소정시간(T2')을 나타내는 출력에 응답하여 상기 소정시간(T2')중에서의 노이즈의 전송을 저지한 변형 데이터를 형성하고,
    상기 기록수단(4,7)은 상기 변형 데이터에 대응하는 기록 신호를 상기 기록매체에 기록하는 것을 특징으로 하는 데이터 기억장치.
  8. 제 7 항에 있어서,
    상기 데이터 제어수단은 양의 직류전원단자(12)에 접속된 데이터 입력단자(D), 상기 데이터의 상기 제 1 전압레벨 구간(TL)으로부터 제 2 전압레벨 구간(TH)으로의 전환에 응답하여 셋트 상태를 얻을 수 있도록 상기 입력수단(6)에 접속되는 트리거 입력수단(T), 제 1 출력단자, 상기 제 1 출력단자와 반대되는 위상의 출력을 발생시키며 상기 기록 수단(4,7)에 접속되어 있는 제 2 출력단자, 및 리셋단자(R)를 가지는 D타입 플립플롭(9a)으로 이루어지고,
    상기 시간계측수단은 클럭펄스 발생수단(11) 및 카운터(10)로 이루어지며,
    상기 클럭펄스 발생수단(11)은 상기 제 1 전압레벨 구간(t1∼t2)과 제 2 전압레벨 구간(t2∼t4)을 합계한 시간의 최소 시간폭보다 짧은 주기로 클럭펄스를 발생시키며,
    상기 카운터(10)는 상기 클럭펄스의 계수에 의해 상기 소정시간을 계측하기 위하여 상기 클럭펄스 발생수단(11)에 접속된 클럭입력단자(CK), 상기 플립플롭(9a)의 상기 제 1 출력단자 또는 제 2 출력단자에 접속되며 상기 플립플롭(9a)의 리셋상태에 응답하여 상기 카운터의 리셋상태를 얻기 위한 리셋단자, 및 상기 플립플롭(9a)의 리셋단자에 접속되고 상기 소정시간(T2)의 계측 종료시점을 나타내는 신호를 상기 플립플롭(9a)의 리셋신호로서 상기 플립플롭(9a)의 리셋단자로 송출하기 위한 출력단자를 가지며,
    상기 기록 수단은 기록용 플립플롭(14) 및 신호변환수단(4)으로 이루어지며,
    상기 기록용 플립플롭(14)은 상기 D타입 플립플롭(9a)의 상기 제 1 및 제 2 출력단자중 어느 한쪽에 접속되며 상기 D타입 플립플롭(9a)의 리셋 상태에서 셋트상태로 전환되는 것을 트리거 신호로서 받아들이는 기록용 트리거 단자 및 상기 기록용 트리거 단자에 트리거 신호가 입력될 때마다 출력상태가 전환되는 출력신호를 송출하기 위한 출력단자를 가지고,
    상기 신호변환수단(4)은 상기 기록용 플립플롭(14)에 접속되는 것을 특징으로 하는 데이터 기억장치.
KR10-2000-0039887A 1999-07-14 2000-07-12 디지털 데이터의 노이즈 제거장치 및 데이터 기억장치 KR100376002B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP20089399 1999-07-14
JP1999-200893 1999-07-14

Publications (2)

Publication Number Publication Date
KR20010029932A true KR20010029932A (ko) 2001-04-16
KR100376002B1 KR100376002B1 (ko) 2003-03-15

Family

ID=16432016

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0039887A KR100376002B1 (ko) 1999-07-14 2000-07-12 디지털 데이터의 노이즈 제거장치 및 데이터 기억장치

Country Status (4)

Country Link
KR (1) KR100376002B1 (ko)
CN (1) CN1281224A (ko)
DE (1) DE10034305A1 (ko)
TW (1) TW472456B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6914951B2 (en) * 2001-07-24 2005-07-05 Hewlett-Packard Development Company, L.P. Method and apparatus for a digital logic input signal noise filter
JP2004134002A (ja) * 2002-10-10 2004-04-30 Sony Corp ディスクドライブ装置、プリピット検出方法
US7049813B2 (en) * 2004-01-09 2006-05-23 Hr Textron Inc. Motor state counting
CN100464501C (zh) * 2006-09-12 2009-02-25 北京中星微电子有限公司 一种去除信号中毛刺的方法及其装置

Also Published As

Publication number Publication date
DE10034305A1 (de) 2001-02-08
CN1281224A (zh) 2001-01-24
TW472456B (en) 2002-01-11
KR100376002B1 (ko) 2003-03-15

Similar Documents

Publication Publication Date Title
US5923676A (en) Bist architecture for measurement of integrated circuit delays
EP0154426A1 (en) A latch circuit
KR100376002B1 (ko) 디지털 데이터의 노이즈 제거장치 및 데이터 기억장치
US4499419A (en) Methods and apparatus for assessing the quality of logic signals
US6049358A (en) Counter control circuit for controlling counter having a pulse period measuring function
KR100463969B1 (ko) 이벤트 기반 테스트 시스템용 딜레이 시간 삽입
JPS63268312A (ja) 電流サージ制御集積回路
US20040218459A1 (en) Oscillation based access time measurement
US6526536B1 (en) Apparatus within an integrated circuit for preventing the integrated circuit from erroneously entering a test mode operation
JPH0342810B2 (ko)
US5732047A (en) Timing comparator circuit for use in device testing apparatus
JP2001084700A (ja) ディジタルデータのノイズ除去装置及びデータ記憶装置
JPS6066517A (ja) クロック切換回路
US5734662A (en) Period generating device
US6067647A (en) Method and apparatus for inserting an error signal onto a bidirectional signal line
US6577169B1 (en) Clock selection circuit for eliminating short clock signal generated when switching clock signals produced by one clock generator to another clock generator
JPH11312078A (ja) 乱数発生回路を有する半導体装置
KR100328849B1 (ko) 액정표시소자의모드선택회로
KR20100053855A (ko) 고속 반도체 디바이스용 클럭 더블링 회로
JP2591849B2 (ja) テスト回路
KR19990053199A (ko) 테스트를 위한 고속 싱크로너스 메모리 소자
JP2606529B2 (ja) ディスク装置
JPH04102353A (ja) 大規模半導体集積回路
JPH117461A (ja) 論理シミュレーション方法およびテストパターン生成装置
SU972493A1 (ru) Устройство дл ввода информации

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee