CN1279540A - 码分多址通信系统中的无线通信装置及其功耗控制方法 - Google Patents

Abstract

一种用于CDMA通信系统中的无线通信装置,该装置包括多个用于通过计算接收信号与已知数据之间在各时序上的相关值产生延迟分布的延迟分布电路,以及分别为上述延迟分布电路设置的用于在延迟分布电路中产生相关时序的定时电路。在此装置中,其将根据延迟分布的相关值,停止延迟分布电路和定时电路中至少之一的操作。另外,本说明书还公开了一种用于上述无线通信装置的功耗控制方法。

Description

码分多址通信系统中的无线 通信装置及其功耗控制方法

本发明一般涉及一种用于CDMA(码分多址)通信系统中的无线通信装置及其功耗控制方法，具体涉及一种作为移动通信系统中移动台的无线通信装置，该无线通信装置用于CDMA通信系统中，用以在进行越区切换时，接收来自多个CDMA发射机的信号，及其功耗控制方法。

近年来，使用诸如便携电话之类的多种类型的移动通信系统得到了广泛地应用。而上述移动通信系统中所常用的一种方案便是CDMA。

根据CDMA技术，在发信端，其先利用随所发送数据不同而不同的预定扩频码对数据进行扩频，而后再发送扩频所得的数据。而在收信端，则利用与发信端所用相同的扩频代码(确切的说，是与发信端扩频代码复共轭的代码)对接收信号进行扩频处理(即所谓的逆扩频)，由此得到所发送来的数据。在基于CDMA的此类通信中，其将先通过移动逆扩频时序，找出收信端所接收信号的相关峰值，由此恢复出从发信端所发送来的信号。

由于对便携性好以及诸如此类性能的需求，使得在采用便携电话或诸如此类设备的移动通信系统中，要求移动台应尽可能地小巧及轻便，同时其还应具有尽可能长的待机时间。为了允许移动台能够尽可能长时间地使用容量一定的小型电池，一个重要的因素便是尽量减小移动台的功耗。

日本未决专利申请No．9－200177中所公开的一种CDMA接收机，便是用于减小CDMA接收机功耗的技术的一种实例。这种CDMA接收机的设计宗旨是要减小用于对接收信号解扩频的相关滤波器的功耗。

图1所示为日本未决专利申请No．9－200177中公开的CDMA接收机中所用的相关滤波器的方框图。

如图1所示，此种相关滤波器由延迟电路51、加权／组合电路52、时序控制电路53、以及开关元件54构成。

延迟电路51用于对输入信号进行延迟。当输入信号是数字信号时，延迟电路51由例如移位寄存器构成。而当输入信号为模拟信号时，延迟电路51由例如延迟导线或模拟移位寄存器构成。

加权／组合电路52的结构型号与抽头输出TP1到TPn相对应，其由多个用于将抽头输出TPl到TPn乘以加权因子Wl到Wn的加权电路，以及一个用于将来自各加权电路的输出组合在一起并输出所得信号的组合电路构成。

时序控制电路53根据来自加权／组合电路52的相关输出信号，对开关元件54的操作进行控制。其根据来自时序控制电路53的控制信号，将开关元件54保持在闭合状态达预定的时间段，以将来自电源55的电源电压加载到加权／组合电路52上。

加权／组合电路52的加权／组合操作等价于检测输入信号与加权因子W1到Wn之间的相关性。在日本未决专利申请No．9－200177中所公开的上述CDMA接收机，由于相关结果并是不在输入信号所有部分上均表现出峰值，因此在对应于输入信号中除表现出峰值部分之外其他部分的时间段内，将停止向加权／组合电路52供电，由此而能够减小功耗。

在CDMA移动通信系统中，当移动台从某给定基站所覆盖的小区移动到由另一基站所覆盖的小区时，该移动台将进行越区切换，即在同时从两个基站接收信号的一段时间之后，切换到从其接收信号的另一个基站。

例如，在上述越区切换操作中，移动台必须接收来自多个基站的信号，并分别对各信号进行解调。因此，功耗将会增大。

但是，根据诸如日本未决专利申请No．9－200177中所公开的常规技术，其并没有考虑如何减小越区切换操作中的功耗，因此在越区切换中仍要消耗大量的功率。

在上述常规技术中，除了没有考虑减小越区切换操作中的功耗问题之外，其也没有考虑在CDMA接收机接收来自多个CDMA发射机的信号的配置下，如何减小功耗的问题，即关于台站分集配置或诸如此类的问题。

本发明的宗旨便是致力于解决上述问题，其目的在于提供一种用于CDMA通信系统中的无线通信装置，该装置能够减小在进行越区切换操作而接收来自多个CDMA发射机的信号时的功耗，以及一种用于上述无线装置的功耗控制方法。

为了实现上述目的，根据本发明的第一主要方面，其提供了一种用于CDMA通信系统中的无线通信装置，其具有多个用于通过计算接收信号与已知数据之间在各时序上的相关值来产生延迟分布(profile)的延迟分布电路，以及分别为上述延迟分布电路所设置的、用于在延迟分布电路中产生相关时序的定时电路，其中将根据延迟分布的相关值，停止用于产生延迟分布的延迟分布电路和用于产生延迟分布电路中的相关时序的定时电路至少之一的操作。

在根据上述第一主要方面的无线通信装置中，多个延迟分布电路被用来同时地接收来自多个CDMA发射机的信号，而在从多个CDMA发射机中的一个切换到另一个CDMA发射机的越区切换操作的过程中，则将停止上述操作。

在根据上述第一主要方面的无线通信装置中，当延迟分布的最大相关值小于预定阈值时，上述操作将被停止。

在根据上述第一主要方面的无线通信装置中，设N(N为大于2的自然数)表示延迟分布电路的数目，且各延迟分布电路所产生的延迟分布的最大相关值被表示为按数值大小降序排列的Pb(N)，Pb(N－1)，…，Pb(1)，则如果(Pb(N)－Pb(i))或(Pb(i)－Pb(i－1))(i为满足1≤i≤N的自然数)大于预定的阈值时，上述操作将被停止。

在根据上述第一主要方面的无线通信装置中，延迟分布电路的操作被停止的预定时间段，是接收信号的无线帧(radio frame)长度的自然数倍。

在根据上述第一主要方面的无线通信装置中，通过停止向延迟分布电路和定时电路中至少之一提供操作时钟或电源，来停止上述操作。

根据本发明的优选方面，提供了一种CDMA通信系统中所用的无线通信装置，该装置包括：一个用于接收来自基站的信号的天线；用于对通过天线所接收的信号进行正交检波和调制的无线电路；多个用于通过计算来自上述无线电路的信号与已知数据之间的相关性来获取延迟分布的延迟分布电路；用于从由延迟分布电路所获得的多个延迟分布电路中选出表现出最大相关值的延迟分布、并输出逆扩频时序所基于的信号的搜索器电路；多个用于根据来自搜索器电路的信号输出代表了延迟分布电路中的相关时序的脉冲信号的定时电路；一CPU，其用于控制延迟分布电路与定时电路的操作；以及用于产生并输出用于操作延迟分布电路和定时电路的操作时钟的操作时钟发生电路，其中当延迟分布的最大相关值小于预定阈值时，则将从搜索器电路向CPU输出用于停止产生上述延迟分布的延迟分布电路的操作的停止请求信号，而CPU在接收到上述停止请求信号时，则将进行控制，以停止延迟分布电路和定时电路中相应的至少一个的操作。

在根据上述方面的无线通信装置中，当在搜索器电路输出停止请求信号后，经过了预定时间段之后，搜索器电路将停止输出停止请求信号。

为了实现上述目的，根据本发明的第二主要方面，其提供了一种功耗控制方法，该方法适用于CDMA通信系统中所用的无线通信装置，该无线通信装置具有多个用于通过计算接收信号与已知数据之间在各时序上的相关值来产生延迟分布的延迟分布电路；以及为各个延迟分布电路所设置的、用于产生相关时序的定时电路，该方法包括如下步骤：对延迟分布的最大相关值与预定阈值进行比较，并根据比较步骤的结果停止延迟分布电路的操作。

正如从上述说明中所显而易见的，提供了一种用于CDMA通信系统中的无线通信装置，该装置特点在于能够减小在进行越区切换操作时从多个CDMA发射机接收信号的过程中的功耗，以及一种用于上述无线通信装置的功耗控制方法。

就本说明书中的一些参数值举例来说，每个延迟分布电路大约消耗134mA的电流。在此情况下，通过停止一个基站延迟分布电路的操作，电流消耗可以被减小大约48mA。

根据本发明，由于其将根据用于相关值的预定条件，来停止延迟分布电路的操作，因此与常规的CDMA方案相比，其能够显著地抑制功耗。

另外，根据本发明，由于其同样是利用常规CDMA方案中所用的搜索器电路和CPU，来检测是否要停止延迟分布电路的操作的，因此本发明并不需要使用特殊的硬件。

对于本领域的技术人员来说，在参考完接下来的详细说明及附图后，本发明的上述及其他目的、特性和优点将变得显而易见，这些说明及附图以示意性实例的方式，例示了蕴含本发明原理的优选实施例。

图1所示为用作CDMA接收机中的常规功耗减小装置的相关滤波器的结构方框图；

图2所示为应用根据本发明的移动台的CDMA移动通信系统的结构方框简图；

图3所示为用于图2所示CDMA移动通信系统的通信环境的方框图；

图4所示为根据本发明第一实施例的移动台的结构方框图；

图5所示为图2中由基站所发送并由移动台所接收的接收信号的信号格式示意图；

图6所示为图4所示第一基站延迟分布电路的内部结构方框图；

图7所示为图6所示第一基站延迟分布电路中计算部的内部结构示意图；

图8所示为用于在图7所示相关处理部中获得相关值的处理的原理图；

图9所示为图4所示第一基站搜索器电路的内部结构方框图；

图10所示为图4所示第一基站定时电路的内部结构方框图；

图11所示为用于从图9所示相关值检测电路输出停止请求信号的处理的流程图；

图12所示为图11所示处理的原理图；

图13所示为当从图9所示相关值检测电路中输出了停止请求信号时，与恢复操作有关的处理的流程图；

图14所示为在本发明的第二实施例中，与从图9所示相关值检测电路中输出停止请求信号的处理有关的流程图；

图15所示为与图9所示从相关值检测电路中输出停止请求信号的处理有关的流程图。

接下来将参照附图对本发明的几种优选实施例进行详细地说明。

在接下来所说明的实施例中，本发明被应用于CDMA通信系统中的移动台。接下来的实施例例示了用于减小在越区切换操作中的功耗的情形。

图2所示为应用于根据本发明的移动台的CDMA移动通信系统的一种实例的方框图。

在考虑到由移动通信系统所提供的服务的多样性(多媒体发展趋势)，以及连接各基站、基站设备、以及交换站的传输路径的使用效率(统计多路复用)的情况下，ATM(异步传输模式)及诸如此类的通信技术、被越来越多地应用于基站、基站控制设备，以及构成了移动通信系统网络侧的交换站。

移动台1通过移动通信系统，与其它移动台、以及与其它网络相连的终端设备或诸如此类的设备进行通信。移动台1能够进行多种形式的通信，例如，语音通信或数据通信。

来自移动台1的传输数据通过无线通信，作为通信数据被传送给基站2。基站2将对从移动台1或其它移动台接收来的通信数据进行多种形式的处理，例如，将数据组装(assemble)为ATM信元，并将所得数据发送给基站设备3。

按照这种方式，基站在网络内以ATM信元的形式传送信息，而与无线区(radio zone)中的通信数据是语音数据、图象数据、还是其它形式的数据无关。由此，其能够很容易地处理各种多媒体通信的形式。

基站控制设备3以用户为单位对从基站2接收来的ATM信元进行路由选择，并将其传送给交换站4或其它的从属基站。而交换站4则将继续对从基站控制设备3接收来的ATM信元进行路由选择，并将其传送给其它的交换站或网关站(barrier station)5。

在上述ATM信元传输中，ATM信元可以通过在产生ATM信元时才产生的传输路径来进行传送。这样做使其不必象常规系统那样，事先为每条预定信道准备确定的传输路径。因此，其可以获得统计多路复用的效果，并由此而能够高效率地利用传输路径。要说明的是，网关站5被用来将数据中继给其它的网络。

在将数据从网络一侧传送给移动台1的过程中，基站2先进行诸如QPSK的一次调制，随后进行作为二次调制的扩频调制，并发送所得数据。本实施例的解调电路可以被应用于例如移动台1。移动台1利用此种解调电路，通过对其进行逆扩频，对来自基站2的接收信号进行解调，由此恢复出来自网络侧的数据。

图3所示为用于图2所示移动台1所应用于的CDMA通信系统的通信环境的方框图。

图3所示的CDMA移动通信系统采用的是蜂窝方案。在此系统中，由基站2a所覆盖的范围是小区6a，而由基站2b所覆盖的范围是小区6b，由基站2c所覆盖的范围是小区6c。

假设移动台1当前处于小区6a中，并沿由图3中箭头所示方向移动。此时，移动台1首先将只和基站2a进行通信，随后一旦检测到来自基站2a的信号强度出现下降时，将进行越区切换。在越区切换的过程中，移动台1在接收来自基站2a的信号同时，还将接收来自除基站2a之外其它基站的信号，并确定从哪个基站接收的信号最强，由此切换到该基站上，以继续进行接下来的通信。

如上所述，在进行越区切换操作时，移动台1将必须同时接收来自多个基站的信号。而来自各个基站的信号又是在利用不同的扩频代码进行扩频后来进行传送的。因此，为了允许移动台1同时从多个基站接收信号，必须按照要同时接收的信号所来自基站的数目来设置用于找出逆扩频接收信号的所需时序的电路。

图4所示为根据本发明第一实施例的移动台的方框图。

本实施例包括一个用于接收来自多个基站的信号的天线7；用于对通过天线7所接收的信号进行正交检波和调制的无线电路8；用于通过计算来自无线电路8的信号与已知数据之间的相关值来获得延迟分布的延迟分布电路9；搜索器电路10，其用于从由延迟分布电路9所求出的多个延迟分布中选出表现出较高相关值的一个延迟分布，并输出逆扩频的时序所基于的信号；用于根据来自搜索器电路10的信号输出代表了延迟分布电路9中的相关时序的脉冲信号的定时电路11；一个CPU12，其用于控制延迟分布电路9和定时电路11的操作；以及操作时钟发生电路13，其用于产生用于操作延迟分布电路9和定时电路11的操作时钟。操作时钟发生电路13产生并输出例如频率为16．384MHz的时钟信号。

如上所述，移动台在进行越区切换时，必须同时接收来自多个基站的信号。因此，如图4所示，对于每个基站，其均需配备延迟分布电路9、搜索器电路10、以及定时电路11。

延迟分布电路9包括第一基站延迟分布电路9a，第二基站延迟分布电路9b，和第三基站延迟分布电路9c，它们分别是为同时收到的信号所来自的基站配备的。

搜索器电路10包括：第一基站搜索器电路10a、第二基站搜索器电路10b、和第三基站搜索器电路10c，它们分别是为同时收到的信号所来自的基站配备的。

定时电路11由为同时接收的信号来自的各个基站所配备的第一基站定时电路11a、第二基站定时电路11b、第三基站定时电路11c构成。

应说明的是，搜索器电路10可以由一个DSP构成，而其处理可以由软件来实现。在此情况下，一个DSP可以执行与多个基站相关的处理。

图5所示为由图2所示基站所发送的，并由移动台1所接收的接收信号的格式示意图。

如图5所示，从基站2连续地发送10ms长度的无线帧。一个无线帧由16个时隙组成。而一个时隙又由10个码元构成。在构成一个时隙的10个码元中，包括4个导频码元和6个信息数据码元。

导频码元是由通信系统所预先确定的已知数据。图4所示延迟分布电路将利用此已知数据来计算延迟分布。而信息数据码元则是各终端之间通信过程中所发送／接收的实际数据。

如上所述，每个基站均配备有延迟分布电路9，而延迟分布电路9同时被分为第一基站延迟分布电路9a、第二基站延迟分布电路9b和第三基站延迟分布电路9c。从各个基站传送来的数据均通过不同的扩频代码进行了扩频。而各个基站延迟分布电路9a，9b和9c，则分别利用分配给各个基站的逆扩频代码对信号进行逆扩频，由此而只获得来自各相应基站的信号。

由于图4所示延迟分布电路9中的第一基站延迟分布电路9a、第二基站延迟分布电路9b、和第三基站延迟分布电路9c具有相同的内部结构，因此，接下来将仅以第一基站延迟分布电路9a为代表进行说明。

同样地，由于图4所示的搜索器电路10中的第一基站搜索器电路10a、第二基站搜索器电路10b和第三基站搜索器电路10c具有相同的内部结构，因此接下来将仅以第一基站搜索器电路10a为代表进行说明。另外，同样因为图4所示的定时电路11中的第一基站定时电路11a、第二基站定时电路11b和第三基站定时电路11c也具有相同的内部结构，因此接下来也将仅以第一基站定时电路11a为代表进行说明。

图6所示为图4所示第一基站延迟分布电路9a的内部结构示意图。

第一基站延迟分布电路9a包括一个用作接收来自图4所示延迟分布电路控制信号的接口的CPU接口部15，一个用于进行计算以获得延迟分布的计算部16，一个用于控制对外部DPRAM 19的读／写操作的RAM控制电路17，以及一个用于执行提供操作时钟或停止提供操作时钟的开关操作的开关部18。CPU接口部15、计算部16、以及RAM控制电路17在接收到操作时钟时进行操作。而当停止向它们提供操作时钟时，计算部16和RAM控制电路17也将相应地停止其操作。在停止操作期间，这些电路几乎不消耗能量。开关部18通常处于闭合状态，以向计算部16和RAM控制电路17以及CPU接口部15提供操作时钟。

DPRAM 19是一种双向RAM，其允许双向的、即从延迟分布电路9一侧和从搜索器电路10一侧进行的读／写操作。延迟分布电路9和搜索器电路10通过DPRAM 19来交换数据。具体地说，由延迟分布电路9所产生的延迟分布被写入到DPRAM 19中，而搜索器电路10则从DPRAM 19中读出延迟分布。

可以为第一基站延迟分布电路9a、第二基站延迟分布电路9b和第三基站延迟分布电路9c分别配备DPRAM，使DPRAM的总数为3个，这些DPRAM都与DPRAM 19相同。也可以只为延迟分布电路9配备一个DPRAM。

图7所示为图6所示第一基站延迟分布电路9a中的计算部16的内部结构的方框图。

计算部16包括：一个用于计算来自第一基站延迟分布电路的接收信号与已知数据之间的相关的相关处理部21，一个用于将由相关处理部21计算所得的相关结果转换为功率值的功率值计算部22，一个用于将来自功率值计算部22的输出加在一起的功率值计算部22，以及一个用于求出对应于接收信号各时隙的加和结果的平均值，并将其作为延迟分布进行输出的平均值计算部24。

参照图6，计算部16通过RAM控制电路17进行包括诸如用于DPRAM 19的写／读操作的寻址在内的多种控制。图7所示为数据流，因此并未显示RAM控制电路17。

接下来将参照图6和7对第一基站延迟分布电路9a的操作进行说明。

来自图4所示无线电路8的接收信号，与来自图10所示第一基站定时电路11a的延迟分布电路时序信号，被输入到图6所示第一基站延迟分布电路9a的计算部16中。

图7所示计算部16的相关处理部21，通过CPU接口部15，从CPU 12接收用于相应基站的扩频码，以及已知数据(例如，导频码元)，并利用所接收的扩频码对接收信号进行逆扩频。相关处理部21还在对接收信号进行完逆扩频处理后，利用延迟分布电路时序信号所指明的时序求出接收信号与已知数据之间的相关值。

图8所示为用于在相关处理部21中获得相关值的处理的原理示意图。

首先，相关处理部21利用通过CPU接口部15所得的逆扩频代码对接收信号进行逆扩频。图8所示的接收信号是通过逆扩频所得的信号。

如图8所示，相关处理部21随后以由延迟分布电路时序信号所指明的时序载入接收信号，并求出所载入数据与已知数据之间的相关值。

在求解相关值的过程中，在相对于载入数据逐渐移动已知数据位置(移动相关性检测时序)的同时，相关处理部21将获得多个相关值结果。在图8所示的情况中，通过每次分别移动相对位置61ns，其将获得512个相关值结果。上述相关检测时序移动宽度61ns是由图4中的操作时钟发生电路13所产生的16．384MHz的脉冲周期。然而，本发明显然并不仅局限于此。

以上述方式所得的相关值结果被传送给功率值计算部22以及接下来的模块。随后，功率值计算部22将由相关处理部21所得的相关结果转换为功率值。功率值求和部23将来自功率值计算部22的输出加在一起。平均值计算部24求出对应于接收信号各时隙的加和结果的平均值，并输出该平均值作为延迟分布。

功率值求和部23利用DPRAM 19暂时地存储通过加和处理所得的数据。平均值计算部24将所求出的延迟分布写入到DPRAM 19中，以输出延迟分布。其结果是，具有不同相关检测时序的512个延迟分布被写入到DPRAM 19中。图4所示的搜索器电路10将通过DPRAM19获得作为相关结果的延迟分布。

图9所示为图4所示第一基站搜索器电路10a的内部结构的方框图。

第一基站搜索器电路10a包括：相关值检测电路26，用于从由第一基站延迟分布电路9a所得的具有不同相关检测时序的多个延迟分布中，找出表现出最大相关值的延迟分布，并通过对该相关值进行处理，输出停止请求信号；时序控制电路27，用于输出时序校正信号，该信号用于根据由相关值检测电路26所找出的、表现出最大相关值的延迟分布的相关检测时序，来校正第一基站延迟分布电路9a中的相关检测时序，并同时输出代表了对接收信号逆扩频所用时序的逆扩频时序信号；以及一个其中存储有在相关值检测电路26中输出停止请求信号的处理所用阈值的RAM 28。

在图9所示的第一基站搜索器电路10a中，首先，相关值检测电路26从DPRAM 19中读出具有不同相关检测时序的512个延迟分布，搜索出表现出最大相关值(即相关峰值)的延迟分布，并将其通知给时序控制电路27。

接下来将对用于在相关值检测电路26中输出停止请求信号的处理进行说明。

时序控制电路27输出时序校正信号，该信号用于根据由相关值检测电路26所找出的、表现出最大相关值的延迟分布的相关检测时序，对第一基站延迟分布电路9a中的相关检测时序进行校正，并输出代表了在接收指(finger)(未示出)中对接收信号进行逆扩频所用时序的逆扩频时序信号。

接下来将对在第一基站搜索器电路10a中从时序控制电路27输出的时序校正信号和逆扩频时序信号进行说明。

如图8所示，在延迟分布电路9中，基站延迟分布电路9a，9b，和9c，将分别获得512个具有不同相关检测时序的延迟分布。因此，如果被插入到接收信号中的已知数据位于上述512个延迟分布之外，其将无法找出正确的逆扩频位置。

为了解决上述问题，时序控制电路27将输出用于校正延迟分布电路时序信号的时序校正信号，以使得图8所示512个延迟分布中近似中间位置的延迟分布表现出最大相关值。

来自时序控制电路27的逆扩频时序信号，被用来通知给接收指(未示出)，逆扩频接收信号所用的时序。因此，利用其中已知数据(即导频码元)位于图5所示每个时隙头部的数据格式，其将以图8所示512个延迟分布中表现出最大相关值的一个所对应的相关检测时序，输出逆扩频时序信号。

从第一基站搜索器电路10a中的时序控制电路27输出的时序校正信号和逆扩频时序信号被输入到图10所示的第一基站定时电路11a中。

图10所示为图4中所示的第一基站定时电路11a的内部结构方框图。

第一基站定时电路11a包括：用作用于接收来自图4所示CPU 12的延迟分布电路控制信号的接口的CPU接口部30；计数部31，用于根据来自CPU接口部30的计数器开／关信号，以及来自第一基站搜索器电路10a的时序校正信号进行累计(counter up)，并输出周期为10ms的时序数据；比较部32，用于对从计数部31输出的时序数据与来自第一基站搜索器电路10a的逆扩频时序信号进行比较，并输出表明其间一致性的时序数据；信号发生部33，其用于根据来自计数部31的时序数据输出，产生脉冲信号，并将其作为延迟分布电路时序信号进行输出，同时根据来自比较部32的时序数据产生脉冲信号，并将其作为“接收指”时序信号进行输出；以及开关部34，用于进行开关操作，以提供操作时钟或停止提供操作时钟。CPU接口部30、计数部31、比较部32、和信号发生部33在接收到操作时钟时进行操作。而在停止提供操作时钟时，计数部31、比较部32和信号发生部33也将停止其操作。在停止操作期间，其几乎不消耗能量。开关部34通常处于闭合状态，以向计数部31、比较部32、信号发生部33以及CPU接口部30提供操作时钟。

在第一基站定时电路11a中，计数部31根据通过CPU接口部30所得的计数器开／关信号进行计数，来对10ms周期计数，并将其输出，由此而产生其周期对应于图5所示无线帧的长度的信号。

计数部31由来自图9所示时序控制电路27的时序校正信号进行复位。由此，其将以时序校正信号的时序，产生其周期对应于无线帧长度的信号。

来自计数部31的信号被输入到信号发生部33中。信号发生部33根据来自计数部31的信号的周期产生脉冲信号，并将其作为延迟分布电路时序信号进行输出。来自计数部31的信号还被输入到比较部32中。比较部32对从计数部31输入的信号，与来自图9所示时序控制电路27的逆扩频时序信号进行比较，并在其彼此一致时，输出一致信号。此一致信号被输入到信号发生部33中。信号发生部33根据来自比较部32的一致信号的周期产生脉冲信号，并将其作为“接收指”时序信号进行输出。随后，此“接收指”时序信号被输入到接收指中(未示出)，而用作“接收指”中所用的逆扩频时序。

图11所示为在本发明的第一实施例中，用于从图9所示相关值检测电路26输出停止请求信号的处理的流程图。

首先，图9所示的相关值检测电路26从DPRAM 19中读出512个具有不同相关检测时序的延迟分布(步骤A－1)，并在上述延迟分布中搜索出一个表现出最大相关值、即相关峰值的延迟分布(步骤A－2)。

随后，其对上述最大相关值与预先存储在第一基站定时电路11a中的RAM 28中的阈值进行比较(步骤A－3)。如果该最大值小于预先存储的阈值，如图12所示，则其将输出一个停止请求信号(步骤A－4)。

一接收到停止请求信号，图4所示的CPU 12便通过延迟分布电路控制信号输出对应的信息。一接收到上述延迟分布电路控制信号，图6所示的第一基站延迟分布电路9a中的CPU接口部15便断开开关部18，以停止向计算部16和RAM控制电路17提供操作时钟。而当停止提供操作时钟时，计算部16和RAM控制电路17将停止操作。因此，其功耗将得到减小。

一接收到停止请求信号，CPU 12将通过时序电路控制信号输出对应的信息。一旦接收到此时序电路控制信号，图10所示第一基站定时电路11a中的CPU接口部30将断开开关部34，以停止向计数部31、比较部32、以及信号发生部33提供操作时钟。而当向其提供的操作时钟被停止时，计数部31、比较部32、以及信号发生部33将停止操作。因此，其功耗将得到减小。

图13所示为当图9所示相关值检测电路26输出停止请求信号时，用于恢复操作的处理的流程图。图13所示的处理是利用图9所示的相关值检测电路26来执行的。

在步骤B－1中，其检测当前是否输出有停止请求信号。如果步骤B－1的检测结果没有上述信号输出，则处理流程将一直等待，直到有停止请求信号输出时为止。

如果步骤B－2的判断结果为是，则程序流程将执行等待，直到在输入了停止请求信号之后并经过了预定的时间段为止(步骤B－2)。当经过了上述预定的时间段后，其将停止输出停止请求信号(步骤B－3)。

步骤B－2中的上述预定时间段优选地是无线帧长度的自然数倍。如果无线帧的长度为10ms，则上述预定时间段便可以是10ms×n(n为任意自然数)。

当停止向图4所示的CPU 12输出停止请求信号时，CPU 12将通过延迟分布电路控制信号输出对应的信息。一旦接收到此延迟分布电路控制信号，则图6所示第一基站延迟分布电路9a中的CPU接口部15将使开关部18闭合，以重新恢复向计算部16和RAM控制电路17提供操作时钟。

此外，当停止输出操作停止请求信号时，CPU 12将通过时序电路控制信号输出对应的信息。一旦接收到此时序电路控制信号，图10所示的第一基站定时电路11a中的CPU接口部30，将使开关部34闭合，以恢复向计数部31、比较部32、以及信号发生部33提供操作时钟。

接下来将对本发明的第二实施例进行说明。由于第二实施例具有与第一实施例相同的模块配置，所以关于其结构的说明可以参考图2到8，由此而将省略对其的详细说明。在本实施例中，图4所示的搜索器电路10被设计成不再是独立地对从其同时接收信号的多个基站分别进行处理，而是直接参考与上述多个基站相关的延迟分布的相关值。

图14所示为在本发明第二实施例中，用于从图9所示相关值检测电路26输出停止请求信号的处理的流程图。

图9所示的相关值检测电路26从DPRAM 19中读出512个具有不同相关检测时序的延迟分布(步骤C－1)，并从这些延迟分布中分别为每个基站搜索出一个表现出最大相关值即相关值峰值的延迟分布(步骤C－2)。

对于为各基站所求出的最大相关值，最大值被表示为Pb1；次最大值为Pb2，而最小值为Pb3(步骤C－3)。随后，其将Pb1与Pb2之间的差值(Pb1－Pb2)，与事先存储在RAM 28中的阈值进行比较(步骤C－4)。如果(Pb1－Pb2)大于上述阈值，则其将输出用于对应于Pb2和Pb3的基站的停止请求信号(步骤C－5)。

一接收到上述操作停止请求信号，图4所示的CPU 12便通过延迟分布电路控制信号输出对应的信息，并利用与第一实施例相同的处理，停止向用于对应于Pb2和Pb3的基站的计算部16和RAM控制电路17输出操作时钟。当被停止提供操作时钟时，计算部16和RAM控制电路17将停止操作，由此可以减小功耗。

此外，一接收到操作停止请求信号，CPU 12便通过时序控制信号输出对应的信息，并利用与第一实施例相同的处理，停止向用于对应于Pb2和Pb3的基站的计数部31、比较部32、以及信号发生部33输出操作时钟。当被停止提供操作时钟时，计数部31、比较部32和信号发生部33将停止操作。由此可以减小功耗。

如果在步骤C－4中判定(Pb1－Pb2)等于或小于阈值时，则将对Pb1和Pb3之间的差值(Pb1－Pb3)与事先存储在RAM 28中的阈值进行比较。如果(Pb1－Pb3)大于上述阈值，则将输出一个用于对应于Pb3的基站的停止请求信号(步骤C－7)。

一接收到此停止请求信号，图4所示CPU 12将通过延迟分布电路控制信号输出对应的信息，并利用与第一实施例相同的处理，停止向用于对应于Pb3的基站的计算部16和RAM控制电路17输出操作时钟。当被停止提供操作时钟时，计算部16和RAM控制电路17将停止操作，由此将可以减小功耗。

一接收到停止请求信号，CPU 12便通过时序控制信号输出对应的信息，并利用与第一实施例相同的处理，停止向用于对应于Pb3的基站的计数部31、比较部32、以及信号发生部33输出操作时钟。当停止向其提供操作时钟时，计数部31、比较部32和信号发生部33将停止操作。由此将可以减小功耗。

由于在第二实施例中，当从图9所示的相关值检测电路中输出停止请求信号时恢复操作的处理与图13所示处理相同，因此这里将不再另行说明。

接下来将对本发明的第三实施例进行说明。由于第三实施例具有与第一实施例相同的模块结构，因此关于其结构的说明可以参考图2到8，由此而将省略对其的详细说明。在本实施例中，图4所示的搜索器电路10被设计成不再是独立地对从其同时接收信号的多个基站分别进行处理，而是直接引用与上述多个基站相关的延迟分布的相关值。

图15所示为在本发明第三实施例中，用于从图9所示相关值检测电路26输出停止请求信号的处理的流程图。

图9所示的相关值检测电路26从DPRAM 19中读出512个具有不同相关检测时序的延迟分布(步骤D－1)，并从这些延迟分布中分别为每个基站搜索出一个表现出最大相关值、即相关值峰值的延迟分布(步骤D－2)。

对于为各基站所求出的最大相关值，最大值被表示为Pb1；其次为Pb2，而最小值为Pb3(步骤D－3)。随后，其对Pb1与Pb2之间的差值(Pb1－Pb2)，与事先存储在RAM 28中的阈值进行比较(步骤D－4)。如果(Pb1－Pb2)大于上述阈值，则其将输出用于对应于Pb2和Pb3的基站的停止请求信号(步骤D－5)。

一接收到上述停止请求信号，图4所示的CPU 12便通过延迟分布电路控制信号输出对应的信息，并利用与第一实施例相同的处理，停止向用于对应于Pb2和Pb3的基站的计算部16和RAM控制电路17输出操作时钟。当被停止提供操作时钟时，计算部16和RAM控制电路17将停止操作，由此可以减小功耗。

此外，一接收到停止请求信号，CPU 12便通过时序控制信号输出对应的信息，并利用与第一实施例相同的处理，停止向用于对应于Pb2和Pb3的基站的计数部31、比较部32、以及信号发生部33输出操作时钟。当被停止提供操作时钟时，计数部31、比较部32和信号发生部33将停止操作。由此可以减小功耗。

如果其在步骤D－4中判定(Pb1－Pb2)等于或小于阈值，则其将对Pb2和Pb3之间的差值(Pb2－Pb3)与事先存储在RAM 28中的阈值进行比较。如果(Pb2－Pb3)大于上述阈值，则其将输出一个用于对应于Pb3的基站的停止请求信号(步骤D－7)。

一接收到此停止请求信号，图4所示CPU 12将通过延迟分布电路控制信号输出对应的信息，并利用与第一实施例相同的处理，停止向用于对应于Pb3的基站的计算部16和RAM控制电路17输出操作时钟。当被停止提供操作时钟时，计算部16和RAM控制电路17将停止操作，由此可以减小功耗。

一接收到操作停止请求信号，CPU 12便通过时序控制信号输出对应的信息，并利用与第一实施例相同的处理，停止向用于对应于Pb3的基站的计数部31、比较部32、以及信号发生部33输出操作时钟。当被停止提供操作时钟时，计数部31、比较部32和信号发生部33将停止其操作。由此可以减小功耗。

由于第三实施例中，当从图9所示的相关值检测电路中输出停止请求信号时，恢复操作的处理，与图13所示处理相同，因此这里将略去而不再另行说明。

在第三实施例中，其可以将图15所示步骤D－4和D－6中的阈值事先设置为不同的值。

在如上所述的各种实施例中，均是根据预定的条件来同时停止延迟分布电路9和定时电路11的操作的。然而，本发明并不仅局限于此。其也可以只单独停止延迟分布电路9或定时电路11的操作。假设只停止定时电路11的操作。则此时，如果其在图13所示的步骤B－2中确定预定的时间段还没有过去，则可以执行图11所示步骤A－1及后续步骤中的处理，以根据最新的延迟分布确定定时电路11是处于操作状态，还是停止操作状态。

如果搜索器电路10被设计成与其所同时接收信号的多个基站相对应，则其操作也可以象延迟分布电路9和定时电路11那样，在预定的条件下被停止。在如上所述的每种实施例中，是通过在预定条件下停止向延迟分布电路9和定时电路11提供操作时钟来停止其操作的。然而，本发明并不仅局限于此。例如也可以停止向延迟分布电路9和定时电路11提供电源，来停止延迟分布电路9和定时电路11的操作。

上述每种实施例被设计成同时接收来自3个基站的信号。然而，本发明中同时接收信号来自的基站的数目，并不仅局限于3个。相应地，延迟分布电路9、搜索器电路10、定时电路11每个的构成元件，也因此并不局限于3个，而必须与其接收的信号所来自的基站的数目相匹配。

Claims (23)

1．一种用于CDMA通信系统中的无线通信装置，其特征在于，具有多个用于通过计算接收信号与已知数据之间在各时序上的相关值来产生延迟分布的延迟分布电路，以及分别为上述延迟分布电路所设置的用于在延迟分布电路中产生相关时序的定时电路，

其中将根据延迟分布的相关值，停止用于产生延迟分布的所述延迟分布电路、以及用于产生延迟分布电路中的相关时序的所述定时电路中至少一个的操作。

2．如权利要求1所述的装置，其特征在于，所述多个延迟分布电路被用来同时地接收来自多个CDMA发射机的信号，而在从多个CDMA发射机中的一个切换到另一个CDMA发射机的越区切换操作的过程中，其将根据延迟分布的值，停止产生上述延迟分布的所述延迟分布电路以及用于产生所述延迟分布电路中的相关时序的所述定时电路中至少一个的操作。

3．如权利要求1所述的装置，其特征在于，当延迟分布的最大相关值小于预定阈值时，其将停止产生上述延迟分布的所述延迟分布电路以及用于产生所述延迟分布电路中的相关时序的所述定时电路至少一个的操作。

4．如权利要求2所述的装置，其特征在于当延迟分布的最大相关值小于预定阈值时，其将停止产生上述延迟分布的所述延迟分布电路以及用于产生所述延迟分布电路中的相关时序的所述定时电路中至少一个的操作。

5．如权利要求1所述的装置，其特征在于，设N表示延迟分布电路的数目，且各延迟分布电路所产生的延迟分布的最大相关值被表示为按数值大小降序排列的Pb(N)，Pb(N－1)，…，Pb(1)，如果Pb(N)－Pb(i)大于预定阈值时，将使产生的延迟分布表现出最大相关值Pb(i)的所述延迟分布电路以及用于产生所述延迟分布电路中相关时序的所述定时电路的至少一个停止操作，其中N为大于2的自然数，i为满足1≤i＜N的自然数。

6．如权利要求2所述的装置，其特征在于，设N表示延迟分布电路的数目，且各延迟分布电路所产生的延迟分布的最大相关值被表示为按数值大小降序排列的Pb(N)，Pb(N－1)，…，Pb(1)，如果Pb(N)－Pb(i)大于预定阈值时，将使产生的延迟分布表现出最大相关值Pb(i)的所述延迟分布电路以及用于产生所述延迟分布电路中相关时序的所述定时电路的至少一个停止操作，其中N为大于2的自然数，i为满足1≤i＜N的自然数。

7．如权利要求1所述的装置，其特征在于，设N表示延迟分布电路的数目，且各延迟分布电路所产生的延迟分布的最大相关值被表示为按数值大小降序排列的Pb(N)，Pb(N－1)，…，Pb(1)，如果Pb(N)－Pb(i)大于预定阈值时，将使产生的延迟分布表现出最大相关值Pb(i－1)～Pb(1)的所述延迟分布电路和用于产生所述延迟分布电路中相关时序的所述定时电路的至少一个停止操作，其中N为大于2的自然数，i为满足1≤i＜N的自然数。

8．如权利要求2所述的装置，其特征在于，设N表示延迟分布电路的数目，且各延迟分布电路所产生的延迟分布的最大相关值被表示为按数值大小降序排列的Pb(N)，Pb(N－1)，…，Pb(1)，如果Pb(N)－Pb(i)大于预定阈值，将使产生的延迟分布表现出最大相关值Pb(i－1)～Pb(1)的所述延迟分布电路和用于产生所述延迟分布电路中相关时序的所述定时电路的至少一个停止操作，其中N为大于2的自然数，i为满足1≤i＜N的自然数。

9．如权利要求1所述的装置，其特征在于，所述延迟分布电路的操作被停止的预定时间段长度是接收信号的无线帧长度的自然数倍。

10．如权利要求2所述的装置，其特征在于，所述延迟分布电路的操作被停止的预定时间段长度是接收信号的无线帧长度的自然数倍。

11．如权利要求1所述的装置，其特征在于，通过停止向所述延迟分布电路和所述定时电路的至少一个提供操作时钟，使所述延迟分布电路和所述定时电路所述至少一个的操作停止。

12．如权利要求2所述的装置，其特征在于，通过停止向所述延迟分布电路和所述定时电路的至少一个提供操作时钟，使所述延迟分布电路和所述定时电路所述至少一个的操作停止。

13．如权利要求1所述的装置，其特征在于，通过停止向所述延迟分布电路和所述定时电路的至少一个提供电源，使所述延迟分布电路和所述定时电路的所述至少一个的操作停止。

14．如权利要求2所述的装置，其特征在于，通过停止向所述延迟分布电路和所述定时电路的至少一个提供电源，使所述延迟分布电路和所述定时电路的所述至少一个的操作停止。

15．一种用于CDMA通信系统中的无线通信装置，其特征在于，包括一个用于接收来自基站的信号的天线；用于针对通过所述天线所接收来的信号，进行正交检波和调制的无线电路；多个用于通过计算来自所述无线电路的信号与已知数据之间的相关值，来获取延迟分布的延迟分布电路；用于从由所述延迟分布电路所获得的多个延迟分布电路中选出，表现出最大相关值的延迟分布，并输出逆扩频时序所基于的信号的搜索器电路；多个定时电路，用于根据来自搜索器电路的信号，输出代表了延迟分布电路中的相关时序的脉冲信号；以及CPU，其用于控制所述延迟分布电路与所述定时电路的操作；以及用于产生并输出用于所述操作延迟分布电路和所述定时电路的操作时钟的操作时钟发生电路，

其中当延迟分布的最大相关值小于预定阈值时，从所述搜索器电路向所述CPU输出用于停止产生上述延迟分布的延迟分布电路操作的停止请求信号，

当所述CPU在接收到上述停止请求信号时，进行控制，以停止相应的所述延迟分布电路和定时电路的至少一个的操作。

16．如权利要求15所述的装置，其特征在于，在所述搜索器电路输出停止请求信号后，经过了预定时间段之后，所述搜索器电路将停止继续输出停止请求信号。

17．如权利要求15所述的装置，其特征在于，通过停止向所述延迟分布电路和所述定时电路的至少一个提供操作时钟，使所述延迟分布电路和所述定时电路所述至少一个的操作停止。

18．如权利要求15所述的装置，其特征在于，通过停止向所述延迟分布电路和所述定时电路的至少一个提供电源，使所述延迟分布电路和所述定时电路所述至少一个的操作停止。

19．一种功耗控制方法，该方法适用于CDMA通信系统中所用的无线通信装置，该无线通信装置具有多个延迟分布电路，用于通过计算接收信号与已知数据之间在多个定时的相关值，来产生延迟分布，其特征在于，包括如下步骤：

对延迟分布的最大相关值与预定阈值进行比较；

根据比较步骤所得结果停止所述延迟分布电路的操作。

20．如权利要求19所述的方法，其特征在于，所述停止步骤包括，当最大相关值小于预定阈值时，停止所述延迟分布电路的操作的步骤。

21．如权利要求19所述的方法，其特征在于，另外包括如下步骤：

在所述延迟分布电路的操作在所述停止步骤中被停止的同时，检测预定时间段是否已过去的步骤；以及

当在检测步骤中检测到预定的时间段已过去时，恢复所述延迟分布电路的操作的步骤。

22．一种功耗控制方法，该方法适用于CDMA通信系统中所用的无线通信装置，该无线通信装置具有多个延迟分布电路，用于通过计算接收信号与已知数据之间在多个定时上的相关值，来产生延迟分布；以及为各个延迟分布电路所设置的、用于产生相关时序的定时电路，其特征在于，包括如下步骤：

对延迟分布的最大相关值与预定阈值进行比较；

根据比较步骤的结果停止所述延迟分布电路的操作。

23．一种功耗控制方法，其中该方法适用于CDMA通信系统中所用的无线通信装置，该无线通信装置具有多个延迟分布电路，用于通过计算接收信号与已知数据之间在多个定时上的相关值，来产生延迟分布；以及为各个延迟分布电路所设置的、用于产生相关时序的定时电路，其特征在于，包括如下步骤：

对延迟分布的最大相关值与预定阈值进行比较的步骤；

根据比较步骤的结果停止所述延迟分布电路的操作的第一步骤；

根据比较步骤的结果停止所述定时电路的操作的第二步骤。

Images