CN1275258A - 在使用判定反馈的磁记录中检测数据的方法和设备 - Google Patents

在使用判定反馈的磁记录中检测数据的方法和设备 Download PDF

Info

Publication number
CN1275258A
CN1275258A CN98810004A CN98810004A CN1275258A CN 1275258 A CN1275258 A CN 1275258A CN 98810004 A CN98810004 A CN 98810004A CN 98810004 A CN98810004 A CN 98810004A CN 1275258 A CN1275258 A CN 1275258A
Authority
CN
China
Prior art keywords
branch
detector
intersymbol interference
branch metric
item
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98810004A
Other languages
English (en)
Other versions
CN1201479C (zh
Inventor
B·鲁布
H·R·谢菲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seagate Technology LLC
Original Assignee
Seagate Technology LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seagate Technology LLC filed Critical Seagate Technology LLC
Publication of CN1275258A publication Critical patent/CN1275258A/zh
Application granted granted Critical
Publication of CN1201479C publication Critical patent/CN1201479C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10268—Improvement or modification of read or write signals bit detection or demodulation methods
    • G11B20/10287—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors
    • G11B20/10296—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors using the Viterbi algorithm
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3961—Arrangements of methods for branch or transition metric calculation

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

本发明提供用于检测从磁存储通道(100)接收到的数据的方法和设备,磁存储通道具有以包括码间干扰项的多项式表示的通道脉冲响应。检测器(124)包括相应于篱笆结构(134)的Viterbi检测器(124),篱笆结构具有一些状态,而这些状态由具有分支度量的分支连接。在一个实施例中,Viterbi检测器(124)包括分支度量计算器部件(144),它构造来计算与多个分支的每个分支相关联的分支度量,其做法是去除与预定的码间干扰项相关联的分支度量的贡献。

Description

在使用判定反馈的磁记录中检测数据的方法和设备
发明领域
本发明涉及磁盘驱动器。说得更详细些，本发明涉及一种简化的用于在高阶部分响应通道中检测数据的检测器。
发明背景
典型的磁盘驱动器包括安装在毂(hub)或主轴(spindle)上旋转用的一个或多个磁盘。典型的磁盘驱动器还包括浮在每个磁盘上的由流体动力空气垫支承的传感器。传感器和流体动力空气垫合起来称为数据磁头(data head)。按常规，驱动器控制器根据从主机系统接受到的命令来控制磁盘驱动器。驱动器控制器控制磁盘驱动器，以从磁盘检索信息和在磁盘上存储信息。
在一种传统的磁盘驱动器中，机电执行机构在负反馈的闭环伺服系统中工作。对于寻道操作，执行机构使数据磁头径向地跨越磁盘表面上移动，而对于磁道跟踪操作，执行机构使传感器位于磁盘表面的一条磁道的正上方。
一般，通过提供写信号至数据磁头，以把代表要被存储的数据信息写到磁盘表面上，把信息以同心磁道的形式存储在磁盘表面上。在从磁盘检索数据时，驱动器控制器控制机电执行机构，从而数据磁头在磁盘上方浮动，检测在磁盘上的信息，并且根据该信息产生读信号。一般，读信号被调节，然后由驱动器读/写通道和控制器译码，以恢复数据。
典型的数据存储通道包括磁盘、数据磁头、自动增益控制电路、低通滤波器、模-数转换器、数据检测器和译码器。能够把读通道作为一个独立的电路来实现，或者在与磁盘驱动器相关联的驱动器控制器中实现。这种驱动器控制器一般也包括误差检测和校正部件。
过去，曾在磁盘驱动器读通道中把Viterbi检测器用作数据检测器。当输入至检测器的输入包括信号和加性白高斯噪声，以及当典型的分支度量(branchmetric)(例如，提供给检测器的信号中的误差的平方)时，Viterbi检测器的作用有如最大似然序列估算器。
在数字磁记录中，通道的脉冲响应一般均衡为形如(1-D)(1+D)n的合适的部分响应(PR)目标，这里n是一个非负的整数，而D是一个延迟算子。已经开发出许多不同的PR目标。例如，当n＝1，2，3和4时，得到的PR目标称为部分响应第4类(PR4)通道的各种形式，具体而言，分别称为PR4、EPR4、E2PR4和E3PR4。
通过限制通道脉冲响应的长度，这种均衡允许在最大似然(ML)检测的实际应用中使用Viterbi算法。磁记录读通道(它通过PR4均衡接以最大似然检测恢复记录数据比特)一般称之为PRML通道。
当在磁性媒体上的线性记录密度增加时，在磁性媒体上经编码的通量翻转相互靠得更近，因此用一种称为码间干扰的方式相互干扰。把通道脉冲响应(在这些高密度系统中)均衡至低阶PR4多项式，导致显著的和不希望的噪声增加。于是，均衡至由更高阶的PR多项式表示的更高阶的通道目标变得更加合适。
然而，增加PR多项式的阶也会增加相应的Viterbi检测器的复杂性。如众所周知的，Viterbi检测器的操作是由状态或篱笆图(trellis diagram)来表示的，它能以离散时间的方式写出，其中，在不同的离散时间间隔表示状态图中的所有状态的组，而用分支连接离散时间间隔中的不同的状态。在Viterbi检测器中用来检测均衡至PR多项式目标的数据所需的状态数由2(L-1)给出，这里L是通道脉冲响应的长度。例如，当均衡目标从EPR4目标改变至E2PR4目标时，n从2增加到3。于是，通道脉冲响应的长度(L)从4增加到5，因此，Viterbi状态数加倍，从24-1＝8至25-1＝16。
对于某些高阶部分响应目标(诸如E2PR4和E3PR4目标)，已经看到，当输入比特是+1或-1时，主要的误差事件是+/-(2，-2，2)。这些主要的误差事件一般来源于把移位的三比特(tribit)或四比特(quadbit)错误地作为双比特(dibit)，反之亦然。也已示出，一个(1，7)游程长度有限(RLL)调制码去除这些主要的误差事件。于是，此码对于高阶PR通道(诸如E2PR4通道)增加了通道的欧几里德距离(Euclidean distance)的最小值。然而，当与在PRML系统中使用较高速率的码相比时，(1，7)码的2/3速率是不利的。如果用最大跃变游程(MTR)码来代替(1，7)RLL码，就能够去除这些主要的错误事件。MTR＝2码把接连的跃变的游程限制为2，因此，从输入数据串中去除了所有的三比特。在R.Behrens和A.Amstrong撰写的“一种用于磁盘存储器的高级的读/写通道”(刊登于Proceedings of the IEEEAssilmar conf.on Signals，Systems and Computers，1992，pp.956-960)中讨论了游程长度有限调制码。此外，在Moon和B.Brinkner撰写的“用于数据存储系统的最大跃变游程码”(刊登于IEEE Trans.Magn.，Vol.32，No.5，pp.3992-3994，September 1996)中讨论了MTR码。
本发明致力于解决增加的检测器复杂性问题，它来源于把通道均衡至高阶部分响应多项式。本发明还致力于解决另外的问题，并且提供优于现有技术的优点。
发明概述
近来，还对时变码的约束作了研究。MTR码约束的弛豫允许三比特在交替的时间间隔处开始。使用这种时变MTR(TV-MTR)约束，允许实现具有速率8/9的码。
为了实现调制编码增益，需在检测器中加强代码约束。例如，采用(1，7)RLL码，加强对代码约束使得在E2PR4篱笆图中的Viterbi状态数从16减少至10。采用MTR＝2码，去除了在E2PR4篱笆图中相应于存在三比特的两个状态。采用TV-MTR码，在每隔一个时间间隔处，去除这两个状态。当在E3PR4通道中使用MTR＝2码时，状态数从32减小到26。此外，四个附加状态变为跃变状态。采用TV-MTR代码，在所有的时刻从篱笆图中去除两个状态。在偶数时间间隔，再多去除两个状态，而在奇数时间间隔，去除两个附加状态。最后，只有当不允许存在三比特式样时，四个状态变为跃变状态。
本发明提供用于检测从磁性存储通道接收到的数据的检测器，该通道具有用多项式(包括码间干扰(ISI)项)表示的通道脉冲响应。检测器包括Viterbi检测器，它相应于具有用分支连接的状态的篱笆结构，而这些分支具有相关联的分支度量。在一个实施例中，Viterbi检测器包括用于计算分支度量的电路，该分支度量与多个分支的每个分支相关联，每个分支对于与至少去除了一个ISI项相关联的分支度量有贡献。
附图概述
图1是用于磁盘驱动器中的读回系统的一部分的简化方框图。
图2是说明按照本发明的一个方面的Viterbi检测器的操作的状态图。
图3描绘出对于高阶PR通道(诸如E2PR4通道)的主要误差事件的波形。
图4是说明按照本发明的一个方面的检测器的操作的状态图。
图5是按照本发明的一个方面的检测器的一部分的更详细的方框图。
图6是按照本发明的一个方面的检测器的一部分的另一实施例的更详细的方框图。
图7是说明按照本发明的一个方面的检测器的读通道的一个例子的更详细的方框图。
较佳实施例的详细描述
图1是按照本发明的数据存储系统100的一部分的简化方框图。系统100包括编码器110、磁盘112、读/写磁头114、自动增益控制(AGC)电路115、低通滤波器116、有限脉冲响应(FIR)LVBQ 122、Viterbi检测器124和译码器120。系统100还可以包括模-数(A/D)转换器。一般，执行机构组件(未示出)在磁盘112表面的范围内把读/写磁头114保持在适当位置。执行机构组件包括一些执行机构臂，它们刚性地耦合至磁头万向架组件。磁头万向架组件又包括负荷梁、或挠性臂，该挠性臂在其第一端刚性地耦合至执行机构臂，而在其第二端耦合至万向架。万向架耦合至空气轴承，该空气轴承把读/写磁头114支承在相应的磁盘112的表面的上方，用于在磁盘112的表面上的磁道内存取数据。
在操作中，一般，与包括系统100的磁盘驱动器相关联的驱动器控制器接收来自主系统的指出磁盘112的某一部分要被访问的命令信号。响应于该命令信号，驱动器控制器向伺服控制处理器提供位置信号，该位置信号指出执行机构要在其上定位读/写磁头114的一个特定的柱面。伺服控制处理器把位置信号转变为模拟信号，该信号被放大并且提供给执行机构组件。响应于模拟位置信号，执行机构组件把读/写磁头114定位在所需磁道的上方。
如果要进行写操作，则由驱动器控制器把数据提供给编码器110，该编码器按照预定的代码对于数据编码。代码可以是任何合适的代码，诸如上面提到的那些代码中的任何代码，或其他代码。例如，这样一种代码可以包括约束，诸如任何所需大小(诸如MTR＝2)的最大跃变游程长度代码约束。代码约束也可以是时变的。然后，经过编码的数据以写信号的形式提供给读/写磁头114。然后，读/写磁头114进行操作，以对于在磁盘112的表面上的通量倒转进行编码，这些通量倒转指出了在写信号中被编码的数据。
如果要执行读操作，则读/写磁头114发出一个读信号，该信号指出在磁道上的信息(例如，通量倒转)，读/写磁头114就定位在该条磁道的上方。把读信号提供给把信号保持在所希望的范围内的AGC电路115，而AGC电路又把信号提供给低通滤波器116。低通滤波器116滤去高频分量，并把信号提供给FIR滤波器。设置FIR滤波器122，以把输入信号脉冲均衡至目标响应(具有较少的非零值的脉冲)。
使用状态图更容易理解Viterbi检测器的正常操作。例如，图2示出说明Viterbi检测器124的操作的状态图125。如果用户输入比特为0表示从磁盘112没有读到跃变或通量倒转，而比特为1表示一个跃变(即，假设为IBM不归零NRZI编码系统)，并且如果经过均衡的的跃变的取样的峰值为1，则输入为0提供的输出为0，而输入为1提供的输出为1或-1。这取决于最后一个跃变的极性。换句话说，每当在输入序列中有1时，写电流的方向就改变。很清楚，对于上述系统，跃变的极性必须改变，并且系统输出是1或-1要看前一个跃变是1或-1。在另一个实施例中，使用不归零(NRZ)调制。在这样一种系统中，1相应于高，而0相应于低。
在示于图2的特殊的状态图中，收集了所有的这些规则。能够用这一状态图来说明检测器结构，并且对于输入比特的序列决定无噪声的输出序列。
图2的特殊的状态图125描绘了全速率、8状态、基数(radix)-2的Viterbi检测器。每个状态用一个状态索引(0-7)来标记，在状态图125中，把该索引标记在靠近状态指示符圆之处。在状态中的数字代表输入系统的最后三个输入比特。状态用分支连接，每个分支具有相关联的分支度量。在一个典型的Viterbi检测器中，通过对每个分支从接收到的经过均衡的值中减去一个所要的值来计算分支度量。把这个差值平方并且用作分支度量。
如一般所知，把Viterbi检测器的每个状态作为添加-比较-选择(ACS)单元来实施，相应于分支从其发源的状态，该单元把与每个输入分支相关联的分支度量添加至状态度量，把与两个输入分支相关联的两个值作比较，并且选择最佳值。于是，ACS单元主要在该分支的相应路径中把与每个分支相关联的分支度量添加至总度量。然后把来自所有的输入路径的度量作比较，并且选择具有最佳度量的路径。对于选出的前一状态，这一选择实质上估计先前输入的比特之一的值。把这个值存储在与先前状态相关联的幸存存储器中。
图3示出由这些Viterbi检测器遇到的施加至高阶PR目标(诸如E2PR4通道)的主要误差事件。图3包括波形126、128、130和132。波形126表示三比特(即，具有三个连续跃变的波形)。波形128表示波形126的三比特已经向右移动了一个短暂的时间间隔。虽然波形126的三比特样式实际写至磁盘，但把它错误地读作波形128的移位的三比特样式，出现了一个误差。从波形128减去波形126，得到的值为(2，-2，2)。
波形130表示四比特(即，具有四个连续跃变的波形)。波形132代表已经被错误地读作双比特(即，只有两个连续跃变的波形)的波形130。从波形130减去波形132，又得到(2，-2，2)的值。这两种误差事件代表在代码(它们允许两个以上的连续跃变)中引起误差的两种主要的事件。如上所述，为了解决这些误差事件，使用MTR码。一种弛豫的时变MTR码允许波形例如具有三个跃变，但只允许那些三比特每隔L个时间间隔开始一次。
本发明提供Viterbi型检测器，用于检测均衡至高阶部分响应通道的数据。通过使用局部反馈去除最后一个码间干扰(ISI)项，本发明减少了这种检测器的复杂性。这使通道脉冲响应的有效长度减小1，于是把Viterbi检测器中需要的状态数削减一半。
为了做到这一点，Viterbi检测器使用局部反馈，以去除最后一个码间干扰(ISI)成分的贡献。这样做使得通道响应的有效长度减少1。于是，在相关联的Viterbi检测器中的状态数削减一半。首先讨论对于E2PR4实施本发明。
回想部分响应多项式一般具有(1-D)(1+D)n的形式。如果n＝3，则对于E2PR4目标，通道脉冲响应f(D)变为(式1)：
           F(D)＝1+2D-2D3-D4                             (式1)
这里D表示延迟因子。
在时刻k的通道输出样本yk能够写作(式2)：
      yk＝ak+2ak-1-2ak-2-ak-3                            (式2)
这里ak{+/-1}表示经过编码的数据序列。
因为f(D)是四阶多项式，因此它覆盖五个码间干扰(ISI)项(即，L＝5)。于是，在传统的Viterbi检测器中需要2(5-1)＝16个状态。这个Viterbi检测器的每个状态代表过去的四个写电流输入脉冲，表示为(ak-1，ak-2，ak-3，ak-4)。为了进一步简化按照本发明的一个方面的检测器的结构，在E2PR4通道施行判定反馈，以形成新的检测器结构，表示为E2PR4/DF。在这样一种检测器结构中，通过使用局部反馈，把ak-4项的ISI贡献从接收到的样本中去除。于是，忽略误差传播作用，经过均衡的样本变为(式3)：
y′k＝yk+ak-4＝ak+2ak-1-2ak-3                            (式3)
这代表(式4)所示的等效通道双比特：
    g(D)＝1+2D-2D3                                       (式4)
因为上面指出的新的脉冲响应只覆盖在前面的四个写电流输入(即，L＝4)，因此由一个三阶多项式来表示，需要一个由仅具有24-1＝8个状态(而不是如在E2PR4通道中的传统的Viterbi检测器那样16个状态)的状态图所表示的Viterbi检测器。这样的状态图用状态图134表示，并且代表均衡至上述g(D)的通道的检测器。如用图2所描绘的状态图125那样，状态图134中的每个状态具有标住在相应状态附近的一个相应的状态索引号。在状态图134中的每个状态代表输入至通道的最后三个比特，用(ak-1，ak-2，ak-3)表示。此外，ak-2的值与通道输出无关，这是因为它在相应的PR多项式中乘以零。在图134的状态之间的每个分支上，示出了输入比特和得到的通道输出。
可以看出，不象PR4或EPR4目标那样，去除E2PR4多项式(或高阶PR多项式)的最后一个码间干扰项实际上留下通道能量的显著的大部分。例如，E2PR4多项式中的总通道能量可以用数目10来表示，它是每个系数的平方之和。去除最后一个码间干扰项只把通道能量降至9，于是指出在总通道能量方面10％的减少。
为了去除ak-4项，应该注意，在任何给定的时间k，对于分支度量计算，ak-4项必须可以得到。然而，因为通过相应于状态图134的篱笆的路径尚不可能合并，能够用局部反馈去除ak-4项的贡献。换句话说，对于状态图134中的每个状态，从其相应路径的幸存存储器中检索ak-4的值。因此，对于从状态m起始的分支，通道输出变为(式5)所示的式子：
Figure A9881000400101
这里ak-4 m表示存储在与路径m相关联的幸存存储器中的ak-4的值。对于按照本发明的一个方面的E2PR4/DF检测器，分支度量用Δk m，n表示，这里m和n分别指出过去和将来的状态。分支度量能够用(式6)计算：
Figure A9881000400102
这里dk m，n表示对于给定的分支的相应的所需的值，并且
对于状态n，总的度量用βk n来表示，它可以计算如下：
Figure A9881000400104
这里βk m1代表这样一个状态的状态度量，引至当前状态的第一路径从该状态起始，而βk m2代表这样一个状态的状态度量，引至当前状态的第二路径的从该状态起始。
能够进一步简化对于所有状态的分支度量。例如，表1示出按照本发明的一个方面的E2PR4/DF检测器的分支度量。表1包括许多列，它们指出状态索引、状态(表示相应于ak-1，ak-2和ak-3的输入比特)、具有连至当前状态的分支的第一先前状态、与对于从状态m1起始的分支的分支度量相关联的所需的值(对于ak-4＝1和ak-4＝-1)、具有引至当前状态的分支的第二先前状态m2、以及与该分支相关联的所需值和分支度量(对于ak-4＝1和ak-4＝-1)。为了简化表1中的记号，计算对于E2PR4/DF通道所有可能的所需值的度量，并在下面示出，这里Ad k表示对于一条分支的度量，与该分支相应的所需值是d。 A k 0 = 0 , A k 4 = - 2 y k + 4 , A k 6 = - 3 y k + 9 A k 2 = - y k + 1 , A k - 4 = - 2 y k + 4 , A k - 6 = 3 y k + 9 A k - 2 = y k + 1 ,
                                                        表1
  索引        状态(ak-1，ak-2，ak-3)    m1     ak-4＝1     ak-4＝-1   m2     ak-4＝1     ak-4＝-1
  ak Δk m1，n   ak   Ak 0   ak Δk m2，n   ak Δk m2，n
    01234567     (1，1，1)(1，1，-1)(1，-1，1)(1，-1，-1)(-1，1，1)(-1，1，-1)(-1，-1，1)(-1，-1，-1)     02460246   00-4-4-2-6-6   Ak 0Ak 0Ak -4Ak -4Ak -2Ak -2Ak -6Ak -6   2-2-20-4-4   Ak 2Ak 2Ak -2Ak -2Ak 0Ak 0Ak -4Ak -4   13571357   44022-2   Ak 4Ak 4Ak 0Ak 0Ak 2Ak 2Ak -2Ak -2   6624400   Ak 6Ak 6Ak 2Ak 2Ak 4Ak 4Ak 0Ak 0
在表1中，为了简化分支度量，从所有的分支度量中减去yk 2项(它对于所有的分支是共同的)。把得到的分支度量再除以4。算得的分支度量表示，需要计算六个非零的分支度量，它们由+/-yk-1，+/-2yk+4和+/-3yk+9给出。可以看出，每个分支度量计及ak-4 m值(即，存储在与路径m相关联的幸存存储器中的第一比特。
改变描述E2PR4/DF通道的操作的状态图134，以反映对于MTR＝2码的调制码约束。于是，状态2和5之间的连接由虚线示出，以指出在MTR＝2码中，这些跃变(它们相应于三比特模式)是禁止的并被去除。相应于这些跃变的分支度量也在表1中标出。此外，能够忽略表1中的标有+的度量，因为相应的模式已在较早的时间间隔被从篱笆图中去除。具体而言，对于从状态2起始而在状态1终结的分支，ak-4必须是1，因为如果ak-4＝-1，则它相对应于三比特的存在。类似地，对于从状态5出发而引至状态6的分支，只需要相应于ak-4＝-1的度量。
采用时变MTR码，在每隔一个时间间隔处允许在状态2和5之间的跃变，以允许三比特的存在。在其余的时间间隔，只有带+标记的两个度量可被忽略。
图5和图6示出Viterbi检测器124(它以此种方式计及ak-4项)的一部分的两个实施例。图5示出与先前状态m1和m2(它们有分支引至当前状态)，相关联的幸存存储器，并且分别用136和138示出。图5还示出输入多路复用器140和142、分别用于计算与从状态m1和m2起始的分支相关联的分支度量的分支度量计算部件144和146、以及添加-比较-选择(ACS)部件148。分支度量计算部件144包括求和部件150和计算器部件152。分支度量计算部件146包括求和部件154和计算器部件156。
与分支m1相关联的当前样本yk提供给计算器部件152。把在计算从状态m1起始的路径的分支度量时使用的所需的值提供给求和部件150。输入多路复用器140具有+1和-1值作为其输入。从多路复用器140的选择输入端接收到来自先前状态幸存存储器136的信号。于是，用ak-4的值在多路复用器140中选择值+/-1。
选出的值也提供给求和部件150。求和部件150按照上面所述的(式7)把输入至该部件的值相组合，并将其输出提供给计算器部件152。计算器部件152如上面所述的(式4)计算与分支m1相关联的分支度量，并且把该分支度理提供给ACS部件148。用类似的方式计算与分支m2相关联的分支度量，因此不再赘述。
与分支m1和m2相关联的先前状态度量也作为输入分别在输入端158和160处提供给ACS部件。根据这些输入，ACS部件148对于每个分支把算得的分支度量与相关联的状态度量相加，比较这两个值，并且选出最低的值，再在ACS部件的输出端162提供该值，于是通过状态图(或篱笆图)134选择路径的相关联的部分。ACS部件148以已知的方式运作。
图6是按照本发明的一个方面的Viterbi检测器124的第二实施例的更详细的方框图。许多部分与图5中所示的那些部分相似，并且用类似的标号。然而，不是如图5指出的那样，通过从dk所需值减去ak-4项而计及ak-4项，而是通过从与有关分支相关联的yk输入中减去ak-4项而计及与ak-4项相关的贡献。
于是，把yk m1值作为输入之一提供给求和电路150，而把dk m1项作为输入提供给计算器部件152。求和部件150的输出端提供由上面的(式5)指出的值。然后计算器部件152根据这个值以及所需的值dk m1计算分支度量，并且把算得的分支度量作为输入提供给ACS部件148。对于从状态m2起始的分支的分支度量用类似的方式计算。
如上面所讨论的，对于E2PR4通道，主要的误差事件是+/-(2，-2，2)，它导致最小欧几里德距离(dmin)为
Figure A9881000400131
。对于MTR-编码通道，主要的误差事件变为+/-(2)，它得出(dmin)为 。因此，对于码元密度相同的每个通道，MTR码要比不编码通道提供2.2dB的增益。
当与MTR码连用时，对于按照本发明的E2PR4/DF通道，主要的误差事件保持为形如+/-(2)的单长度事件。然而，现在最小欧几里德距离是 。这意味着，在相同的码元密度下与不编码的系统相比，得到1.76dB的编码增益。由于误差传播，实现的增益可以略小，这来源于使用局部反馈而产生的ak-4的ISI贡献的抵消。然而，E2PR4/DF通道的Viterbi检测器最多只需要8个状态而不是传统的E2PR4通道所需的16个状态。
图7示出按照本发明的一个方面的该通道的例示的图解。许多部分与图1所示的那些部分相似，并且用类似的标号。图7更详细地示出许多部分。
通道包括自动增益控制部件115、低通滤波器116、相位更新部件168和增益更新部件170。如上面简单讨论的，AGC部件115从读写磁头114接收读信号。AGC部件115以已知的方式运作，以调节放大读信号的放大器的增益，而使读信号落在所希望的范围内。低通滤波器116以已知方式阻挡经放大的读信号中的高频噪声分量，并防止混叠(aliasing)。相位更新部件168和增益更新部件170方框说明，以已知方式把来自FIR滤波器122的信号用于自适应地调节环路增益和取样定时。
FIR滤波器122包括第-FIR滤波器部件172、第二FIR滤波器部件174和FIR自适应部件176。已经观察到，代表E2PR4通道的PR多项式可以表示为一个形如(1-D)的PR4多项式，后面再接一个形如(1+2D+D2)的多项式。于是，FIR滤波器部件172构造来把输入信号均衡至PR4通道目标，把FIR滤波器部件172的输出提供给第二FIR滤波器部件174，它把部件172的输出均衡至(1+2D+D2)目标。此作用是提供一个经过均衡的样本给Viterbi检测器，把该样本均衡至相应于E2PR4多项式的PR多项式。
较佳地，FIR自适应部件176，以已知的方式实施最小均方(LMS)算法。换句话说，FIR自适应部件176根据预定的参数(诸如误差的平方)修改系数，以找出优化的系数值。为做到这一点，FIR自适应部件176寻找使误差平方最小的系数的值。
如上所述，简化的Viterbi检测器也能对于高阶PR4通道(诸如E3PR4通道)来实施，导致E3PR4/DF通道检测器。对于E3PR4通道，其脉冲响应由下式给出：
    f(D)＝1+3D+2D2-2D3-3D4-D5                    (式9)
去除上多项式的最后一个ISI分量(D5分量)，对于检测器的性能的影响更小，这是因为减去的通道脉冲响应的能量的百分数更小。事实上，去除该项导致只减少总通道能量的1/28。对于不编码的E3PR4通道，由于三比特误差事件而造成最小欧几里德距离是
Figure A9881000400141
。采用MTR码，dmin增大至
Figure A9881000400142
，表示要比不编码系统有大约3.68dB的增益。对于E3PR4/DF通道，增益降低至大约3.52dB，因为现在最小距离是
Figure A9881000400143
。由于误差传播作用，增益也可能稍低。然而，实施E3PR4/DF通道以替代传统的E3PR4通道，将导致一种Viterbi检测器，它最多只需要16个状态，而不是32个状态。
在表2中列出了对于这种16状态E3PR4/DF篱笆图的分支度量。违反MTR＝2调制码的分支仍在表中加以标记。具体而言，把由+/-(1，-1，1，-1)指出的两个状态从篱笆结构中去除。采用TV-MTR码，篱笆结构被删削(prune)，从而允许在相隔的时间间隔存在三比特。具体而言，每隔一个时间间隔去除两个状态。在那些相同的时间间隔中，标有+的其他分支度量也可被忽略，因为较早加强的MTR约束防止了这些模式的出现。 B k 0 = 0 , B k 6 = - 3 y k + 9 , B k 10 = - 5 y k + 25 B k 2 = - y k + 1 , B k - 6 = 3 y k + 9 , B k - 10 = 5 y k + 25 B k - 2 = y k + 1 , B k - 8 = - 43 y k + 16 B k 12 = - 6 y k + 36 B k 4 = - 2 y k + 4 , B k - 8 = 4 y k + 16 , B k - 12 = 6 y k + 36 , B k - 4 = 2 y k + 4 ,
                                                                          表2
 状态索引             状态(ak-1，ak-2，ak-3a，ak-4)    m1         ak-5＝1       ak-5＝-1    m2        ak-5＝1      ak-5＝-1
    dk   Δk m1，n     dk   Δk m1，n     dk   Δk m2，n   dk   Δk m2，n
    0123456789101112131415     (1，1，1，1)(1，1，1，-1)(1，1，-1，1)(1，1，-1，-1)(1，-1，1，1)(1，-1，1，-1)(1，-1，-1，1)(1，-1，-1，-1)(-1，1，1，1)(-1，1，1，-1)(-1，1，-1，1)(-1，1，-1，-1)(-1，-1，1，1)(-1，-1，1，-1)(-1，-1，-1，1)(-1，-1，-1，-1)     0246810121402468191214     04-40-6-2-10-6-22-6-2-8-4-12-8     Bk -2Bk 4Bk -4Bk 0Bk -6Bk -2Bk -l0Bk -6Bk -2Bk 2Bk -6Bk -2Bk -8Bk -4Bk -12Bk -8     -26-22-40-8-404-40-6-2-10-6     Bk 0Bk 6+Bk -2Bk 2Bk -4Bk 0Bk -8Bk -4Bk 0Bk 4+Bk -4Bk 0Bk -6Bk -2Bk -10Bk -6     1357911131513579111315     6102604-404804-22-6-2     Bk 6Bk 10Bk 2Bk 6Bk 0Bk 4Bk -4+Bk 0Bk 4Bk 8Bk 0Bk 4Bk -2Bk 2Bk -6+Bk -2   8124826-226102604-40     Bk 8Bk 12Bk 4Bk 8Bk 2Bk 6Bk -2Bk 2Bk 6Bk 10Bk 2Bk 6Bk 0Bk 4Bk -4Bk 0
由表2表示的E3PR4/DF通道需要计算12个非零的分支度量。在每个时间间隔对于E3PR4/DF Viterbi检测器需要计算由+/-yk+1，+/-2yk+4，+/-3yk+9，+/-4yk+16，+/-5yk+25，和+/-6yk36给出的分支度量。
在基数-4 Viterbi检测器的实施中或其他类似的实施中，也能使用简化的Vibterbi检测器，在这些实施中，在具有时不变结构的检测器中实施时变代码约束。例如，在具有TV-MTR码的通道上使用的Viterbi检测器是固有时变的。构造时不变检测器的一种办法是在每个步骤处理接收到的样本的一些样本，这里M是偶整数。然后检测器以时钟速率的1/M进行运作，并在每个处理步骤释放M个比特。在奇数和偶数时刻的代码约束现在可在与Viterbi检测器相关联的篱笆结构中在每个处理步骤中加以实施。当使用上述技术时，经过均衡的样本的块处理具有额外的好处，以简化Viterbi检测器。这是因为其ISI贡献(在E2PR4通道中的ak-4项的值)要由局部反馈被减去的项的值是已知的，因为正以两个或多个样本同时被处理的速率来处理样本。
为了较好地说明这一点，考虑对于TV-MTR编码的E2PR4/DF通道的基数-4(即，M＝2)构造。假设，对于全速率检测器，在时刻k-1，允许存在三比特。因此，允许状态2和5(示于图4)的跃变。在下一个时间间隔中，去除这两个分支，因为现在不允许三比特。在基数-4构造中，构造篱笆图，以在k-1和k时刻同时处理样本。一般，Viterbi检测器的每个ACS单元在四个分支上运作。
然而，两个至状态2和5的输入分支包括在时刻k开始的指向三比特的分支。丢弃这两个度量而不必计算，因为它们违反TV-MTR码约束。因此，对于这两个状态ACS单元只在两个分支上运作。此外，为了去除与最后一个ISI项相关联的贡献，在时刻k-1使用局部反馈，对于每个状态，需把项ak-5的值从相关联的篱笆路径的幸存存储器中取出。然而，在时刻k，对于每个分支固有地采用ak-4的值，并能将它用于度量计算中。
                                                            表3
    至状态N 来自状态M  (d′k-1，d′k)；ak-4              ak-5＝1             ak-5＝-1
    (dk-1，dk)   Δk m1，n   (dk-1，dk)     Δk m1，n
    0(+1，+1，+1)     0123     (1，1)；1(5，1)；1(1，5)；1(5，5)；1     (0，0)(4，0)(0，4)(4，4)   Bk-1 0+Bk 0Bk-1 4+Bk 0Bk-1 0+Bk 4Bk-1 4+Bk 4     (2，0)(6，0)(2，4)(6，4)     Bk-1 2+Bk 0Bk-1 6+Bk 0-Bk-1 6+Bk 4
    1(+1，+1，-1)     4567     (-3，1)；1(1，1)；1(-3，5)；1(1，5)；1     (-4，0)(0，0)(-4，4)(0，4)   Bk-1 -4+Bk 0Bk-1 0+Bk 0Bk-1 -4+Bk 4Bk-1 0+Bk 4     (-2，0)(2，0)(-2，4)(2，4)     Bk-1 -2+Bk 0Bk-1 2+Bk 0Bk-1 -2+Bk 4Bk-1 2+Bk 4
    2(+1，-1，+1)     01     (-1，-3)；-1(3，-3)；-1     (-2，-2)(2，-2)   Bk-1 -2+Bk -2Bk-1 2+Bk -2     (0，-2)(4，-2)     Bk-1 0+Bk -2Bk-1 4+Bk -2
    3(+1，-1，-1)     4567     (-5，-3)；-1(-1，-3)；-1(-5，1)；-1(-1，1)；-1     (-6，-2)(-2，-2)(-6，2)(-2，2)   Bk-1 -6+Bk -2-Bk-1 -6+Bk 2Bk-1 -2+Bk 2     (-4，-2)(0，-2)(-4，2)(0，2)     Bk-1 -4+Bk -2Bk-1 0+Bk -2Bk-1 -4+Bk 2Bk-1 0+Bk 2
    4(-1，+1，+1)     4567     (1，-1)；1(5，-1)；1(1，3)；1(5，3)；1     (0，-2)(4，-2)(0，2)(4，2)   Bk-1 0+Bk -2Bk-1 4+Bk -2Bk-1 0+Bk 2Bk-1 4+Bk 2     (2，-2)(6，-2)(2，2)(6，2)     Bk-1 2+Bk -2Bk-1 6+Bk -2-Bk-1 6+Bk 2
    5(-1，+1，-1)     67     (-3，3)；1(1，3)；1     (-4，2)(0，2)   Bk-1 -4+Bk 2Bk-1 0+Bk 2     (-2，2)(2，2)     Bk-1 -2+Bk 2Bk-1 2+Bk 2
    6(-1，-1，+1)     0123     (-1，-5)；-1(3，-5)；-1(-1，-1)；-1(3，-1)；-1     (-2，-4)(2，-4)(-2，0)(2，0)   Bk-1 -2+Bk -4Bk-1 2+Bk -4Bk-1 -2+Bk 0Bk-1 2+Bk 0     (0，-4)(4，-4)(0，0)(4，0)     Bk-1 0+Bk -4Bk-1 4+Bk -4Bk-1 0+Bk 0Bk-1 4+Bk 0
    7(-1，-1，-1)     4567     (-5，-5)；-1(-1，-5)；-1(-5，-1)；-1(-1，-1)；-1     (-6，-4)(-2，-4)(-6，0)(-2，0)   Bk-1 -6+Bk -4-Bk-1 -6+Bk -0Bk-1 -2+Bk 0     (-4，-4)(0，-4)(-4，0)(0，0)     Bk-1 -4+Bk -4Bk-1 0+Bk -4Bk-1 -4+Bk -0Bk-1 0+Bk 0
表3示出E2PR4/DF通道的基数-4实施的分支度量。其中对于此通道在Viterbi检测器的全速率实施中，状态数在16和14之间切换。在基数-4实施中，能够构造14状态时不变检测器。类似的块处理操作可以施加至E3PR4/DF检测器，并且能够容易地扩展至其他的高阶通道以及扩展至M大于2的情形。
                                   表4
   通道  非零分支度量                      状态数
    (0，k)RLL     (2；k)MTR     (2/3；k)MTR
 EPR4     4     8     8*     8/8**
 E2PR4     6     16     14     14/16
 E2PR4/DF     6     8     8*     8/8**
 E3PR4     12     32     26     28/28
 E3PR4/DF     12     16     14     14/16
表4对于在本申请中的讨论的数个RLL和MTR编码通道的状态数、路径度量和非零分支度量进行比较。为进行比较，还示出对于RLL EPR4通道的要求。RLL代码用(o，k)指出，这里o和k分别表示在连续的1之间零的个数的最小值和最大值。时变MTR码用(2/3；k)指出，此记号强调这样的事实，即，跃变数的最大值在2和3之间改变。k指出在连续的1之间的零的个数的最大值。表4中的单星号指出，把相应于存在三比特的两个分支从相应的篱笆结构中去除。表4中的双星号指出，在相隔的时间间隔，把两个分支从相应的篱笆结构中去除。
如表4说明的，按照本发明的判定反馈简化的检测器对于RLL编码通道减少了一半的状态，而对于MTR编码的通道减少了接近一半的状态。
于是，可以看出，本发明既大大减少了高阶PR4通道的复杂性，又不显著地减少与其相关联的通道能量。通过去除通道脉冲响应的最后一个ISI项的贡献，一般将相应的Viterbi检测器中的状态数砍去一半，与此同时，通道能量只是稍稍减小。
本发明包括检测器124，用于检测从磁存储通道100接收到的数据，该磁存储通道具有由包括ISI项的多项式表示的通道脉冲响应。检测器包括相应于篱笆结构134的Viterbi检测器124，该篱笆结构具有由具有相关联的分支度量的分支连接的状态。
在一个实施例中，Viterbi检测器124包括分支度量计算器部件144，它构造来计算与多个分支的每个分支相关联的分支度量，其做法是去除与ISI项的一个预定项(诸如ak-4项)相关联的分支度量的贡献。
在另一个实施例中，磁存储通道100包括均衡器122，它把接收到的数据均衡至用多项式表示的通道脉冲响应目标，以提供经过均衡的样本。Viterbi检测器包括耦合至分支度量计算器部件144的预定ISI反馈部件136、140。均衡器122接收输入数据样本并且提供具有经调节的值的经过均衡的样本，以对于在先前的多个时间间隔中接收到的样本的ISI作用调节输入样本，其数目相应于多项式的阶。分支度量计算器部件144在计算分支度量之前去除ISI对经均衡的样本的ISI影响。
本发明也能作为检测从磁存储通道100接收到的数据的方法而加以实施，该磁存储通道具有以包括ISI项的多项式表示的通道脉冲响应。此方法包括提供相应于具有多个状态的篱笆结构134的Viterbi检测器124，这些状态用具有分支度量的分支连接。此方法还包括接收均衡至通道脉冲响应目标的经过均衡的数据样本，以及计算与多个分支的每个分支相关联的分支度量，其做法是去除与预定的ISI项相关联的分支度量的贡献。
在一个例示的实施例中，此方法如此来计算以度量，即，把经过均衡的样本与所需值(它与分支度量相关联)加以组合，并且在组合步骤之前把预定的ISI项从经过均衡的样本中去除。
在另一个例示的实施例中，组合预定ISI项所需值的步骤包括从所需值中减去预定项。
在另一个例示的实施例中，经过均衡的样本基于输入数据样本，而经过均衡的样本具有经过调节的值，以对于先前L个时间间隔中接收到的样本的ISI作用而调节输入样本，这里L是多项式的阶。在这一实施例中，计算分支度量的步骤包括去除对经过均衡的样本的ISI影响。
应该明白，即使在上面的描述中已指出了本发明的各种实施例的优点，以及本发明的各种实施例的结构和功能的功节，此揭示还仅仅是说明性的，可以在细节方面作改变，尤其是在本发明的原理之内改变一些部分的结构和布局，其程度由所附权利要求书的术语的上位概念指出。例如，可以根据特殊的通道脉冲响应目标和代码约束来改变特殊的部件，与此同时基本上保持相同的功能使之不偏离本发明的范围和精神。

Claims (10)

1.一种用于检测从磁记录通道接收到的数据的检测器，所述磁记录通道具有由包括码间干扰项的多项式表示的通道脉冲响应，其特征在于，所述检测器包括：
Viterbi检测器，它相应于具有由分支连接的状态的篱笆结构，所述分支具有相关联的分支度量，所述Viterbi检测器包括分支度量计算器部件，它设计来计算与多个分支的每个分支相关联的分支度量，其做法是去除对于与至少一个码间干扰项相关联的分支度量的贡献。
2.如权利要求1所述的检测器，其特征在于，所述磁存储通道包括一个均衡器，所述均衡器把接收到的数据均衡至一种由多项式表示的通道脉冲响应目标，用于提供经过均衡的样本，并且Viterbi检测器包括：
码间干扰项反馈部件，它耦合至所述分支度量计算器部件。
3.如权利要求2所述的检测器，其特征在于，构造所述码间干扰反馈部件，以向所述分支度量计算器部件提供码间干扰项。
4.如权利要求3所述的检测器，其特征在于，所述均衡器接收输入数据样本并提供具有经过调节的值的经过均衡的样本，以对于先前多个时间间隔中接收到的样本的码间干扰影响调节输入样本值，时间间隔的个数相应于所述多项式中的所述码间干扰的项数，所述分支度量计算器部件在计算所述分支度量之前，去除码间干扰对经过均衡的样本的影响。
5.一种用于检测从磁存储通道接收的数据的检测器，所述磁存储通道具有用包括码间干扰项的多项式表示的通道脉冲响应目标，其特征在于，所述检测器包括：
Viterbi检测器，它相应于具有多个状态的篱笆结构，所述状态用具相关联的分支度量的分支连接，所述Viterbi检测器包括分支度量计算器部件，它构造来计算与多个分支的每个分支相关联的分支度量，其做法是，去除与码间干扰项中的一个预定的项相关联的项对于分支度量的贡献，其中，把数据编码为码元，并且通道呈现一个通道能量，该通道能量指出码元间的最小距离，每个码间干扰项对于通道能量有贡献，而在去除了预定的码间干扰项之后，保持有通道能量的大部分。
6.如权利要求5所述的检测器，其特征在于，去除预定的码间干扰项使通道能量减小了一个量，它至少和去除任何其他的码间干扰项而使通道能量减小的量一样小。
7.如权利要求6所述的检测器，其特征在于，所述预定的码间干扰项相应于多项式中的最高阶的项。
8.一种检测从磁存储通道接收到的数据的方法，所述磁存储通道具有用包括码间干扰(ISI)项的多项式表示的通道脉冲响应目标，其特征在于，所述方法包括下述步骤：
提供Viterbi检测器，它相应于一种篱笆结构，该篱笆结构具有多个由分支连接的状态，所述分支具有相关联的分支度量；
接收经过均衡的均衡至通道脉冲响应目标的数据样本；以及
计算与多个分支的每个分支相关联的分支度量，其做法是去除与预定的码间干扰项之一相关联的对于分支度量的贡献。
9.如权利要求8所述的方法，其特征在于，所述计算步骤包括下述步骤：
把经过均衡的样本和所需的与分支度量相关联的值相组合；以及
在组合步骤之前，从经均衡的样本中去除预定的码间干扰项。
10.如权利要求8所述的方法，其特征在于，所述计算步骤包括下述步骤：
把经过均衡的样本和所需的与分支度量相关联的值相组合；以及
在组合步骤之前，把预定的码间干扰项与所需的值相组合，以使预定的码间干扰项适应所需的值。
CNB988100045A 1997-10-08 1998-09-10 在使用判定反馈的磁记录中检测数据的方法和设备 Expired - Fee Related CN1201479C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US6266297P 1997-10-08 1997-10-08
US60/062,662 1997-10-08

Publications (2)

Publication Number Publication Date
CN1275258A true CN1275258A (zh) 2000-11-29
CN1201479C CN1201479C (zh) 2005-05-11

Family

ID=22044004

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB988100045A Expired - Fee Related CN1201479C (zh) 1997-10-08 1998-09-10 在使用判定反馈的磁记录中检测数据的方法和设备

Country Status (7)

Country Link
US (1) US6201840B1 (zh)
JP (1) JP2001519583A (zh)
KR (1) KR100572901B1 (zh)
CN (1) CN1201479C (zh)
DE (1) DE19882726T1 (zh)
GB (1) GB2346305B (zh)
WO (1) WO1999018658A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6535552B1 (en) * 1999-05-19 2003-03-18 Motorola, Inc. Fast training of equalizers in discrete multi-tone (DMT) systems
US7404131B2 (en) * 2001-01-22 2008-07-22 Maxtor Corporation High efficiency, error minimizing coding strategy method and apparatus
US6788482B2 (en) * 2001-06-29 2004-09-07 Infineon Technologies Ag Method and apparatus for Viterbi detector state metric re-normalization
US6771442B2 (en) 2001-06-29 2004-08-03 Infineon Technologies Ag Off-track interference emulator
US7522678B2 (en) * 2002-04-18 2009-04-21 Infineon Technologies Ag Method and apparatus for a data-dependent noise predictive viterbi
US7346836B2 (en) * 2002-07-12 2008-03-18 Stmicroelectronics, Inc. E2PR4 viterbi detector and method for adding a branch metric to the path metric of the surviving path while selecting the surviving path
US7290200B2 (en) * 2002-07-12 2007-10-30 Stmicroelectronics, Inc. E2PR4 viterbi detector and method for adding a branch metric to the path metric of the surviving path after selecting the surviving path
US7158324B2 (en) * 2004-09-20 2007-01-02 Guzik Technical Enterprises Self-adjusting PRML receiver
US7430084B2 (en) * 2004-12-03 2008-09-30 International Business Machines Corporation Magnetic tape read channel signal values developed employing intermediate bits of the path memory of a PRML viterbi detector
US8199800B2 (en) * 2008-08-04 2012-06-12 Seagate Technology Llc Off-track aware equalizer design for bit-patterned media
US8077764B2 (en) * 2009-01-27 2011-12-13 International Business Machines Corporation 16-state adaptive noise predictive maximum-likelihood detection system
WO2013145747A1 (ja) * 2012-03-29 2013-10-03 パナソニック株式会社 復号装置及び復号方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2117164B (en) 1982-02-25 1985-09-04 Racal Recorders Ltd Automatic calibration arrangement for a tape recorder
US4571734A (en) 1983-08-05 1986-02-18 International Business Machines Corporation Method and apparatus for decoding the output signal of a partial-response class-IV communication or recording-device channel
US4802174A (en) * 1986-02-19 1989-01-31 Sony Corporation Viterbi decoder with detection of synchronous or asynchronous states
US5121262A (en) 1989-10-12 1992-06-09 Conner Peripherals, Inc. Disk drive system employing adaptive read/write channel controls and method of using same
JPH03195129A (ja) 1989-12-22 1991-08-26 Mitsubishi Electric Corp 最尤系列推定装置
JP2637591B2 (ja) 1990-01-22 1997-08-06 松下電器産業株式会社 位置認識装置及びその方法
JP2693256B2 (ja) 1990-05-25 1997-12-24 富士通株式会社 記録装置用ビタビ等化器及び記録装置
US5311376A (en) 1991-06-11 1994-05-10 Western Digital (Singapore) Pte Information detecting system
US5502735A (en) 1991-07-16 1996-03-26 Nokia Mobile Phones (U.K.) Limited Maximum likelihood sequence detector
US5452943A (en) 1991-07-26 1995-09-26 Peter Campbell Pty Ltd Concrete cutting machines
US5291499A (en) 1992-03-16 1994-03-01 Cirrus Logic, Inc. Method and apparatus for reduced-complexity viterbi-type sequence detectors
JP3258067B2 (ja) 1992-03-25 2002-02-18 株式会社東芝 最尤系列推定方式
US5392295A (en) 1992-07-30 1995-02-21 International Business Machines Corporation Error measurement circuit
US5341249A (en) 1992-08-27 1994-08-23 Quantum Corporation Disk drive using PRML class IV sampling data detection with digital adaptive equalization
US5341387A (en) 1992-08-27 1994-08-23 Quantum Corporation Viterbi detector having adjustable detection thresholds for PRML class IV sampling data detection
JP3470341B2 (ja) 1992-11-13 2003-11-25 ソニー株式会社 ディジタル信号再生回路
JP2522142B2 (ja) * 1992-12-25 1996-08-07 日本電気株式会社 ビタビ復号器の同期検出方式
US5349608A (en) 1993-03-29 1994-09-20 Stanford Telecommunications, Inc. Viterbi ACS unit with renormalization
US5383064A (en) 1993-04-13 1995-01-17 Wangtek, Inc. Automatic closed loop adjustment of analog read signals under microprocessor control
US5390198A (en) 1993-05-26 1995-02-14 The Boeing Company Soft decision viterbi decoder for M-ary convolutional codes
US5521767A (en) 1993-09-17 1996-05-28 Quantum Corporation Optimized equalizer system for data recovery and timing extraction in partial response read channels
US5454014A (en) 1993-11-16 1995-09-26 At&T Corp. Digital signal processor
US5355261A (en) 1993-12-20 1994-10-11 Guzik Technical Enterprises, Inc. Method and apparatus for measuring error rate of magnetic recording devices having a partial response maximum likelihood data detection channel
US5576707A (en) 1994-06-10 1996-11-19 Cirrus Logic, Inc. Method and apparatus for detecting and decoding data in a PRML class-IV digital communication channel
US5583889A (en) * 1994-07-08 1996-12-10 Zenith Electronics Corporation Trellis coded modulation system for HDTV
US5502935A (en) * 1994-07-18 1996-04-02 Demmer; Albert J. Roof to ceiling skylight apparatus
WO1996005593A1 (en) 1994-08-10 1996-02-22 Maxtor Corporation A tuned viterbi detector and equalizer system
US5586128A (en) 1994-11-17 1996-12-17 Ericsson Ge Mobile Communications Inc. System for decoding digital data using a variable decision depth
US6124992A (en) 1995-02-08 2000-09-26 Seagate Technology Llc System and method for reconstructing a signal wave in a partial response read channel
US5859861A (en) * 1995-06-21 1999-01-12 Hyundai Electronics Ind. Co., Ltd. High speed viterbi decoder
US5521945A (en) * 1995-06-30 1996-05-28 Quantum Corporation Reduced complexity EPR4 post-processor for sampled data detection
JP3171772B2 (ja) * 1995-08-23 2001-06-04 沖電気工業株式会社 ビタビ復号方法及びビタビ復号装置
US5757855A (en) * 1995-11-29 1998-05-26 David Sarnoff Research Center, Inc. Data detection for partial response channels
US5841819A (en) * 1996-04-09 1998-11-24 Thomson Multimedia, S.A. Viterbi decoder for digital packet signals
KR100543381B1 (ko) * 1997-08-11 2006-01-20 시게이트 테크놀로지 엘엘씨 시변화 제약들을 갖는 코드를 사용하는 채널들을 위한 스태틱 비터비 검출기

Also Published As

Publication number Publication date
KR100572901B1 (ko) 2006-04-24
WO1999018658A1 (en) 1999-04-15
KR20010024458A (ko) 2001-03-26
CN1201479C (zh) 2005-05-11
GB2346305A (en) 2000-08-02
GB0008664D0 (en) 2000-05-31
US6201840B1 (en) 2001-03-13
JP2001519583A (ja) 2001-10-23
GB2346305B (en) 2002-11-20
DE19882726T1 (de) 2000-09-07

Similar Documents

Publication Publication Date Title
EP1495468B1 (en) Method and apparatus for a data-dependent noise predictive viterbi detector
CN100344067C (zh) 信号解码电路
US7173783B1 (en) Media noise optimized detector for magnetic recording
US5822143A (en) Decision feedback equalization implementation of partial-response signaling in a magnetic recording channel
US5737142A (en) Servo track address channel code for PR4 magnetic recording
US7936655B2 (en) Read circuit of a disk drive system and method of signal processing thereof
CN1201479C (zh) 在使用判定反馈的磁记录中检测数据的方法和设备
US6856480B2 (en) Phase tolerant servo gray code detector
KR20020025239A (ko) 연결된 에러 정정 코드를 구비하는 자기 기록 채널에서비동일 보호를 가지는 인코딩 방법 및 장치
CN1367953A (zh) 具有最大跃迁游程和奇偶约束组合的部分响应通道
KR100543381B1 (ko) 시변화 제약들을 갖는 코드를 사용하는 채널들을 위한 스태틱 비터비 검출기
US5949357A (en) Time-varying maximum-transition-run codes for data channels
US6707624B2 (en) Method and apparatus for preprocessing low frequencies in perpendicular recording
KR100404804B1 (ko) 시간 변화 제한을 가지는 코드를 사용한 채널용 신호 공간 탐지기
US6282251B1 (en) Modified viterbi detector which accounts for correlated noise
EP1672635A1 (en) Finite field based short error propagation modulation codes
US7694205B2 (en) Method and apparatus for providing a read channel having combined parity and non-parity post processing
US5790571A (en) Coding data in a disc drive according to a code having desired algebraic characteristics
US20040268208A1 (en) Computation of branch metric values in a data detector
US20230105010A1 (en) Markov encoder-decoder optimized for cyclo-stationary communications channel or storage media
JPWO2003012789A1 (ja) 信号処理方法、信号処理回路及び情報記録再生装置
Abdulrazaq et al. Review of Error Correction in 2D Shingled Magnetic Detection
WO2002027946A2 (en) A method for reducing the sensitivity of a maximum likelihood detection trellis to channel variations

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SEAGATE TECHNOLOGY SCIENCE & TECHNOLOGY CO., LTD.

Free format text: FORMER NAME OR ADDRESS: SEAGATE TECHNOLOGY LLC

CP03 Change of name, title or address

Address after: American California

Patentee after: Seagate Technology LLC

Address before: American California

Patentee before: Seagate Technology, Inc.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050511

Termination date: 20140910

EXPY Termination of patent right or utility model