KR100404804B1 - 시간 변화 제한을 가지는 코드를 사용한 채널용 신호 공간 탐지기 - Google Patents

시간 변화 제한을 가지는 코드를 사용한 채널용 신호 공간 탐지기 Download PDF

Info

Publication number
KR100404804B1
KR100404804B1 KR10-1999-7010477A KR19997010477A KR100404804B1 KR 100404804 B1 KR100404804 B1 KR 100404804B1 KR 19997010477 A KR19997010477 A KR 19997010477A KR 100404804 B1 KR100404804 B1 KR 100404804B1
Authority
KR
South Korea
Prior art keywords
data
detector
symbols
sample
detected
Prior art date
Application number
KR10-1999-7010477A
Other languages
English (en)
Other versions
KR20010012522A (ko
Inventor
하미드 알. 샤피에
베르나르도 러브
Original Assignee
시게이트 테크놀로지 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시게이트 테크놀로지 엘엘씨 filed Critical 시게이트 테크놀로지 엘엘씨
Publication of KR20010012522A publication Critical patent/KR20010012522A/ko
Application granted granted Critical
Publication of KR100404804B1 publication Critical patent/KR100404804B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/46—Monitoring; Testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/31—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining coding for error detection or correction and efficient use of the spectrum
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145—Conversion to or from block codes or representations thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)

Abstract

데이터는 디스크 구동부(11)내의 디스크(112)에서 탐지되며 다수의 시간 간격들내에 제공된 데이터 샘플을 포함하는 샘플된 판독 신호로서 제공된다. 신호 공간 탐지기(320)는 상기 데이터를 탐지하도록 구성되는데, 상기 데이터는 다수의 시간 간격에 걸쳐 제 1 및 제 2 제한 사이에서 변화하는 시변 최대 전이 실행 제한(time varying maximum transition run constraint)을 가지는 코드에 따라 인코딩된다. 상기 탐지기(320)는 다수의 가능 데이터 심볼중 하나를 지시하는 제 1 다수의 항을 포함하는 입력 샘플을 수신하도록 구성된다. 상기 다수의 가능 데이터 심볼중 하나는, 제 2 다수의 잔류 가능 데이터 심볼을 제공하기 위하여, 탐지되는 입력 샘플이 제 1 제한에 의해 제한될 때 상기 제 1 제한에 따라 제거된다. 제 2 다수의 잔류 가능 데이터 심볼중 입력 심볼의 예정된 범위내의 것을 결정함으로써 탐지되는 입력 샘플에 해당하는 추정된 데이터 값이 결정된다.

Description

시간 변화 제한을 가지는 코드를 사용한 채널용 신호 공간 탐지기{SIGNAL SPACE DETECTOR FOR CHANNELS UTILIZING A CODE HAVING TIME VARYING CONSTRAINTS}
전형적인 디스크 구동부는 허브 및 스핀들상에 회전하도록 장착된 1개 이상의 디스크를 포함한다. 또한 전형적인 디스크 구동부는 각각의 디스크 위를 활주하는 유체역학적 공기 베어링에 의해 지지되는 변환기(transducer)를 포함한다. 상기 변환기 및 유체역학적 공기 베어링은 데이터 헤드로 간주된다. 구동 제어부는 일반적으로 호스트 시스템에서 수신된 명령에 따라 디스크 구동부를 제어하기 위해 사용된다. 구동 제어부는 디스크 구동부가 디스크에서 정보를 검색하고 디스크로 정보를 저장하도록 제어한다.
통상적인 디스크 구동부에서, 전기 기계적 액추에이터는 부궤환 폐루프(closed-loop) 서보 시스템내에서 동작한다. 액추에이터는 트랙 수색 동작을 위하여 디스크 표면위에서 데이터 헤드를 동심적으로 움직이며, 트랙 추적(following) 동작을 위해 디스크 표면상의 한 트랙위에 변환기를 유지시킨다.
정보는 전형적으로 디스크 표면상의 동심 트랙에 저장되는데, 상기 저장은 기록 신호를 데이터 헤드로 보내 데이터가 저장될 디스크 표면상에 정보를 기록하도록 함으로써 이루어진다. 디스크에서 데이터를 검색하는 과정에서, 구동 제어부는 전기 기계적 액추에이터를 제어하여, 데이터 헤드가 디스크 위를 활주하고 디스크에 저장된 정보에 따라 판독 신호를 발생시킨다. 판독 신호는 구동 제어부에 의해 조절되고 디코딩되어 데이터로 복구된다.
전형적인 판독 채널은 데이터 헤드부, 예비조절(preconditioning) 논리부(전치 증폭 회로 및 필터링 회로부와 같은), 데이터 탐지 및 복구 회로, 및 데이터 탐지 및 정정 회로를 포함한다. 상기 판독 채널은 전형적으로 디스크 구동부와 관련된 구동 제어부내에 구현된다.
디스크 구동부에서, 기록된 비트의 갯수당 에러 비율(비트 에러비)는 비교적 낮은 레벨로 유지되는 것이 중요하다. 디스크 구동부내에서의 비트 에러비 성능의 향상시키기 위하여, 또는 디스크 구동부내에서의 선형 기록 밀도를 증가시키기 위하여, 최대 개연성 시퀀스 탐지(maximum likelihood sequence detection;MLSD) 방법이 바람직하다. 상기와 같은 방법은 공지된 비터비(Viterbi) 알고리즘을 사용하여 구현될 수 있다. 그러나, MLSD 방법의 직접적인 구현은 매우 비용이 비싸다. 예를 들면, 전방(forward) 필터링 후의 채널 응답은 전형적으로 매우 길며, 또한 10 개 이상의 항을 포함한다. 따라서, 비터비 탐지기는 비실용적으로 복잡한 210-1상태를 필요로 한다. 그러므로, 복잡성을 줄이면서 직접 MLSD 방법의 결과에 근접하는 결과를 제공하는 다른 기술이 모색되어 왔었다.
상기와 같은 한 가지 기술은 비터비 알고리즘을, 피드백으로 상기 항중 일부를 제거하여 감소된 항의 갯수에 적용하는 것이다. 예를 들면, 2 항(및 메인 커서 포함)을 제외한 모든 것을 제거하는 것은 비터비 탐지기가 4개의 상태만을 가지도록 한다. 상기와 같은 탐지기는 감소된 상태 시퀀스 추정부(reduced state sequence estimator;RSSE)로 통칭된다.
또다른 기술은, 완전하게 백색화(whitened)된 목표는 아니지만 소수의 항의 갯수를 가지는 채널 응답 목표를 선택하는 것이다. 상기 시스템에서, 부분 응답(partial response;PR) 목표가 전개되었다. 상기 목표중에서 하나가 강화된 연장 부분 응답 최대 개연성(enhanced extended partial response maximum likelihood;E2PRML) 목표로 통칭된다. 높은 기록 밀도에서, 소정의 높은 차수 부분 응답 채널(E2PRML와 같은)에 대해, 상기와 같은 부분 응답 목표와 함께 사용된 탐지기가 만나는 지배적인 에러 이벤트(2 입력 시퀀스 사이의 차이)는 일반적으로 +/-(2,-2,2) 형태이다. 상기와 같은 에러는 전형적으로 3 비트가 한 샘플 시간씩 이동될 때, 또는 4 비트가 2 비트로 오해되거나 2 비트가 4 비트로 오해될 때 발생한다.
본 발명은 디스크 구동부에 관한 것이다. 특히 본 발명은 데이터 탐지기가 시간에 따라 변화하는 제한을 가지는 코드에 따라 인코딩된 데이터를 탐지하는 디스크 구동내의 데이터 탐지기에 관한 것이다.
도 1 은 본 발명의 특징이 구현되고 상부 케이싱이 제거된 디스크 구동부의 평면도이다.
도 2 는 도 1 에 도시된 디스크 구동부의 간략화된 블록 다이어그램이다.
도 3 은 자기 채널 및 관련 판독 회로부를 도시한 개략도이다.
도 4a 및 4b 는 본 발명에 따른 탐지기에 따른 심볼 배치를 도시한 것이다.
도 5a 및 5b 는 지배적인 에러 이벤트를 나타내는 파형을 도시한 것이다.
도 6 은 본 발명에 따른 탐지기 구조를 도시한 블록 다이어그램이다.
도 7a 및 7b 는 본 발명에 따른 탐지기의 동작을 도시하기 위해 사용된 FTDS/DF 트리를 도시한 것이다.
도 8 은 본 발명에 따른 탐지기 구조를 도시한 블록 다이어그램이다.
비교적 새로운 종류의 코드가 최근에 연구되었다. 상기 코드는, 데이터 탐지기에 대한 입력 비트 스트림에서 지배적인 에러 이벤트를 제거하는 방법으로 제안되어 왔던 최대 전이 실행(maximum transition run;MTR) 코드를 포함한다. MTR 코드는 자기 기록 채널내의 데이터 샘플 사이의 최소 유클리드 간격(minimum Euclidean distance)을 증가시키는 역할을 한다.
예를 들면, MTR=2 코드는 변형된 파형내의 연속적인 전이의 수행을 2 로 제한한다. 본질적으로, MTR=2 코드는 2 이상의 연속적인 전이를 포함하는 인코드된 데이터의 모든 패턴을 제거한다. 결과적으로, MTR=2 코드는 또한 높은 기록 밀도 및 더욱 높은 차수 PR 채널에서 MLSD 탐지기에 대해 지배적인 에러 이벤트를 야기하는 모든 패턴을 제거한다.
MTR 제한을 사용하여, 높은 심볼 밀도에서 깊이 2 의 결정 피드백(decision feedback)(FDTS/DF(2))을 가진 고정된 지연 트리 탐색(fixed delay tree search)에 비교할 만한 성능을 가지는 3D-110 탐지기로 간주되는 탐지기가 개발되었다. 상기 탐지기는 수신된 샘플(예를 들면 3 샘플)의 벡터를 3 차원 공간에서 고려함으로써 구성된다. 3 개의 평면적인 경계가 계산되어 신호 공간을 2 개의 영역으로 분할하는데 사용되며, 상기 2 개의 영역은 현재 처리중인 비트에 대한 +1 또는 -1의 결정에 해당한다. 상기 3D-110 탐지기는, 또한 프리커서(precursor) 중간심볼 간섭(intersymbol interference;ISI) 항을 제거하고 2 포스트커서(post cursor) ISI 항들이 1 및 0 이 각각 되도록하는(여기에서 커서는 1 로 표준화된다) 전방 필터(forward filter)를 포함한다. 전방 필터는 2 포스트커서 ISI 항을 제외한 모두를 제거하도록 구현된다. 그러므로, 탐지기를 통해 에러 전파없이, 등가 이산-시간 채널 펄스 응답이 110으로 표시될 수 있다. 상기와 같은 채널 응답에 대한 제한은 탐지기 구조를 단순화시키기 위하여 사용된다.
자기 채널 자연 응답(magnetic channel natural response)은 높은 기록 밀도에서는 110 목표에 가까운 반면, 낮은 기록 밀도에서는 110 목표에서 심각하게 벗어난다. 따라서, 상기 특정 110 목표로 펄스 응답을 제한하는 것은 낮은 기록 밀도에서 상기 FDTS/DF(2)에 비해 현저한 성능 저하를 야기한다. 심지어 높은 밀도에서도, 상기 탐지기내의 실제적인 구성 요소가 구현되면 110 목표에서 벗어난 채널 응답의 편차가 야기될 수 있다. 예를 들면, 제한된 길이의 유한 임펄스 응답(FIR) 필터가 상기와 같은 편차를 야기할 수 있다.
따라서, 상기 3D-110 채널은 다른 탐지기(더욱 정교한 FTDS/DF(2)와 같은)에 비해 성능 및 단순성에서 현저한 장점을 제공하지만 전술한 단점들도 가지고 있다.
본 발명은 상기 및 다른 문제점들을 개선하고 또다른 장점들을 제공하는 시스템에 관한 것이다.
데이터는 디스크 구동부내의 디스크에서 탐지되고, 다수의 시간 간격들로 제공된 데이터 샘플을 포함하는 샘플링된 판독 신호로 제공된다. 신호 공간 탐지기는 데이터를 탐지하도록 구성되는데, 상기 탐지기에서 데이터는 다수의 시간 간격에 걸쳐 제 1 및 제 2 제한 사이에서 변화하는 시간 변화 최대 전이 실행 제한(time varying maximum transition run constraint)을 가지는 코드에 따라 인코딩된다. 상기 탐지기는 다수의 가능 데이터 심볼중 하나를 지시하는 제 1 다수의 항을 포함하는 입력 샘플을 수신하도록 구성된다. 상기 다수의 가능 데이터 심볼중 하나는, 탐지중인 입력 샘플이 제 1 제한에 의해 제한될 때 제 1 제한에 따라 제거되어, 제 2 다수의 잔류 가능 데이터 심볼을 제공한다. 제 2 다수의 잔류 가능 데이터 심볼중 입력 심볼의 예정된 범위내에 존재하는 것을 결정함으로써, 그후 탐지되는 입력 샘플에 상응하는 추정된 데이터 값이 결정된다.
제 2 제한에 의해 제한된 입력 샘플이 수신될 때, 입력 샘플은 부가적인 항을 포함한다. 제 1 다수의 가능 데이터 심볼은 제 2 제한, 및 제 1 다수의 데이터 심볼의 부분 집합중 어떤 것이 제 2 입력 샘플의 예정된 범위내에 존재하느냐에 따라 제거된다.
한 실시예에서, 상기 추정된 값은, 제 1 다수의 평면이 다차원 공간내의 제 2 다수의 잔류 가능 데이터 심볼을 분할하는 다차원 공간내의 제 1 다수의 평면에 관련된 입력 샘플의 배치(constellation)를 결정함으로써 결정된다. 추정된 값은 잔류 가능 데이터 심볼중 어떤 것이 다차원 공간내의 다수의 평면에 대한 입력 샘플의 배치에 따른 입력 샘플에 상응하는가를 결정함으로써 결정된다.
도 1 에 있어서, 본 발명의 원리를 구체화하는데 적합한 회전 디스크 구동 시스템이 개략적으로 도시되어 있으며 이는 110으로 표시된다. 다수의 정보 저장 디스크(112)는 하우징(116)내의 스핀들 모터 어셈블리(114) 주위를 회전한다. 각각의 디스크(112)는 정보를 기록하기 위한 다중 동심 기록 트랙(118)을 가진다. 각각의 트랙(118)은 다수의 섹터(120)로 재분할된다. 데이터는 특정 트랙(118) 및 섹터(120)를 참조하여 디스크(120)에서 검색되거나 디스크에 저장될 수 있다. 액추에이터 암 어셈블리(122)는 하우징(116)의 한 구석에 회전가능하게 설치된다. 상기 액추에이터 암 어셈블리(122)는 다수의 헤드 짐벌 어셈블리(124)를 운반하는데 상기 어셈블리 각각은 디스크(112)에 정보를 기록하고 디스크로부터 정보를 판독하기 위한 판독/기록 헤드 또는 변환기(126)를 갖는 슬라이더(125)를 보유한다. 음성 코일 모터(128)는, 변환기(126)가 아크(130)를 따라 디스크(112)를 가로질러 움직일 수 있도록 액추에이터 암 어셈블리(122)를 전방 또는 후방으로 정확하게 회전시키도록 조정된다.
도 2 는 디스크 구동 시스템(110)의 제어 회로(132)의 대략적인 블록 다이어그램을 도시한다. 상기 디스크 구동 시스템(110)은 변환기(126)의 위치를 제어하고 디스크(112)에 기록/판독될 정보를 처리하기 위한 제어 회로(132)를 포함한다. 마이크로제어부(134)는 디스크 구동 시스템(110)의 모든 주된 기능을 직접적으로 구현한다. 판독/기록 지지 및 간섭 제어 회로(136) 및 모터 및 액추에이터 제어부(138)는 범용 데이터, 어드레스, 및 제어 버스(140)에 의해 마이크로제어부(134)에 연결되어 있다. 일반적으로 회로(136)는 디스크 구동 시스템(110) 및 호스트 컴퓨터 시스템(미도시)사이의 하드웨어 인터페이스를 통신 버스(142)를 통해 제공한다. 또한 일반적으로 회로(136)는 모터 및 액추에이터 제어부(138) 및 판독/기록 채널(144) 사이에 인터페이스를 제공한다. 판독/기록 채널(144)은 변환기(126)에서 신호를 수신하는 전치증폭기(143)에서 신호를 수신한다. 판독/기록 채널(144)은 라인(145)를 통해 마이크로제어부(134) 및 변환기(126) 사이의 인터페이스로서 동작한다. 상기 판독/기록 채널(144)은 또한 라인(146)을 통해 모터 및 액추에이터 제어부(138)에 신호를 제공한다. 제어부(138)는 라인(148)을 통해 마이크로제어부(134) 및 모터 어셈블리(114) 사이의 인터페이스로서 제공되고 또한 라인(150)을 통해 마이크로제어부(134) 및 액추에이터 암 어셈블리(122) 사이에 인터페이스로서 제공된다.
도 3 은 자기 채널(160) 및 탐지기(162)의 개략도이며 내용을 더욱 잘 이해하기 위해 제공된 것이다. 공지된 채널(160)은 디스크(112)와 같은 기록 매체 및 변환기(126)를 포함한다. 탐지기(162)는 가산부(164), 전위 필터(166), 전방 필터(168), 가산부(170), 결정 장치(172), 및 피드백 필터(174)를 포함한다. 일반적으로 탐지기(162)는 도 2에 도시된 판독/기록 채널(144)로 구현된다. 자기 채널(166)에 대한 입력(176)은 바람직하게 데이터 비트의 시퀀스이며, 현재 시간 주기(k)에 대한 데이터 비트는 ak로 표현된다. 입력 비트의 시퀀스는 바람직하게 본 발명의 특성에 의해 MTR=2 코드 제한을 강요하는 코드에 따라 인코딩되며, 상기 비트는, 1이 전이로 표현되고 0이 비전이로 표현되는 논-리턴-투-제로 인버스(non-return-to-zero inverse;NRZI) 포맷으로 제공된다.
데이터 비트가 자기 채널에서 판독될 때, 데이터 비트는 리드백(readback) 신호(178)로 제공된다. 리드백 신호(178)는 전형적으로, 가산부(164)에 의해 리드백 신호(178)로 가산되며 n(t)로 표현되는 노이즈에 의해 손상된다. 노이즈(n(t)) 및 가산부(164)는 리드백 신호(178)를 손상시키는 잡음을 표현하기 위한 것이며 실제적인 하드웨어 구현 부분은 아님을 주지하기 바란다. 어떤 경우이든, 노이즈(n(t))는 리드백 신호(178)에 존재하며 리드백 신호(178)의 부분으로 된다.
손상된 판독 신호(182)는 전위 필터(166)에 제공된다. 전위 필터(166)은 예를 들면, 에일리어싱(aliasing)을 방지하고 높은 주파수의 노이즈를 필터링하여 적절한 스위칭 회로(186)을 통해 전방 필터(168)에 샘플된 출력(184)를 제공하는 아날로그 저대역 통과 필터로 구현된다.
전방 필터(168)는 바람직하게 단독으로 또는 리드백 신호의 노이즈를 백색화시키는 다른 필터링과 함께 동작하여 수정된 리드백 신호(188)(rk)를 가산부(170)에 제공하도록 동작한다. 전방 필터(168)의 예로는 다수의 탭을 포함하는 유한 임펄스 응답(FIR) 필터가 있다. 전방 필터(168)은 모든 프리커서 중간심볼 간섭(ISI) 항을 제거시킨다. 포스트-커서 ISI 항은 이들 본래의 값으로 가정되는데 그 이유는 채널 계수에 아무런 제한도 가해지지 않기 때문이다. 결정 장치(172)는 바람직하게 본 명세서에서 기술된 다양한 탐지 기술을 구현하며 출력으로 신호( k)(190)를 제공한다.
출력( k)는 입력 데이터 시퀀스(ak)의 추정이다. 상기 출력( k)은 또한 피드백 신호(192)를 가산부(170)에 제공하는데 사용되는 피드백 필터(174)에 제공된다. 피드백 신호(192)는 전방 필터(168)의 출력(rk)에 가산된다. 상기 신호의 조합은 가산부(170)의 출력(194)(yk)으로 결정 장치(172)에 제공된다. 본 발명의 바람직한 실시예에서, 피드백 필터(174)는 2 포스트-커서 ISI 항을 제외한 모든 것을 제거하는 경향이 있다.
따라서, 결정 장치(172)에 의한 이전의 모든 결정이 정정된다고 가정하면, 등가 이산-시간 채널 응답(equivalent discrete-time channel response)은 (1, f1, f2)으로 표시되는 3개 항을 포함한다. 일반적으로, 피드백 필터(174)의 메인 탭은 1로 표준화된다.
따라서, 시간(k)에서 결정 장치(172)에 대한 노이즈 없는 입력(yk)은 하기와 같이 표현될 수 있다.
yk= ak+ f1ak-1+ f2ak-2등식 1
ak는 시간(k)에서의 입력 데이터 비트이다.
3차원 신호 공간 탐지기(3D-SSD)는 3 차원 공간내의 심볼 배치를 먼저 고려함으로써 구현된다. 일반적으로, 탐지기(162)는 본 발명에 따른 3D-SSD로서 구현된다. 하기에서 자세히 기술되는 바와 같이, 탐지기(162)는 3차원 공간으로 입력 데이터 시퀀스를 표현할 수 있는 모든 가능 심볼을 맵핑한다. 탐지기는 그후 입력 샘플 시퀀스내로 입력 데이터 샘플을 지시하는 다수의 항을 가지는 입력 샘플을 얻는다. 입력 샘플은 그후 상기 배치내의 동일한 3차원 공간으로 맵핑된다. 탐지기는 그후 어떤 가능 데이터 심볼이 3차원 공간내에서 각각의 시간 간격에서 입력 샘플에 가장 가까운지를 결정한다. 이는 FDTS/DF 탐지기와 같은 고정-지연 탐지기에 대한 소망의 샘플값과 관측된 값과의 최소 유클리드 간격에 해당하는 경로를 결정하는 것, 및 1993년 11월 IEEE Trnas. Magn. Vol. 29, No. 6, pp 4012~4014 의 Patel, Rutledge 등의 "Performance Data For A Six-Sample Look-Ahead 1, 7 ML Detection Channel" 및 1997년 pp 316~317 의 Yamasaki등의 "A1, 7 Code EEPR4 Read Channel IC With Analog Noise Whitened Detector"에 기술된 것과 같은 룩-어헤드 부분 응답 채널(look-ahead partial response channel)에 대한 소망의 샘플 값과 관측된 값과의 최소 유클리드 간격에 해당하는 경로를 결정하는 것과 유사하다.
상이한 탐지기 결정을 지적하는 가능 심볼 각각의 쌍이 경계 평면에 의해 분리된다. 평면적인 경계는, 신호 공간이 +1의 탐지기 결정에 해당하는 하나와 -1의 탐지기 결정에 해당하는 다른 하나인 2 개의 영역으로 분배되도록 논리 규칙에 의해 조합된다. 탐지기 입력 데이터 샘플이 경계 평면에 관하여 3 차원 벡터 공간내의 어디에 해당하는지에 따라, 2진 결정이 탐지기 출력( k)으로서 결정 장치(172)에 의해 발생된다. 이하 설명되는 바와 같이, 탐지기 구조는 여분의 평면을 제거하고, 코드와 관련된 최소 유클리드 간격(또는 자유 간격)보다 매우 떨어진 분리된 심볼을 제거함으로써 단순화될 수 있다.
도 4a 및 4b는 관측 벡터를 구성하는 3개 항을 가지는 입력 시퀀스를 분석하는 탐지기에 대한 벡터 공간을 도시한다. 또한, 도 4a 및 4b 는 2.25 심볼 밀도에서의 로렌츠(Lorentzian) 채널의 심볼 배치를 도시한다. 상기 배치는 축 yk(200) 및 y'k-1(202)을 가진다. 도 4a 및 4b에 도시된 배치는 또한 제 3 의 축 y"k-2(204)를 포함한다. 축 y"k-2는 도 4a 및 4b 를 포함하는 종이의 평면을 통과하는 방향으로 연장된다.
하기에서 기술하는 바와, 일부 심볼은 MTR 제한에 따라 제거되고, 3 차원 관측 벡터를 표현할 수 있는 모든 가능한 잔류 심볼은 도 4a 및 4b 에 도시된 배치로 맵핑된다. 평면적인 경계는 그후 상기 배치로 정의된 3 차원 공간내의 심볼을 분할하도록 구성된다. 상기 관측 벡터는 그후 상기 배치로 맵핑되고, 탐지기는, 상기 관측 벡터가 평면 경계에 대해 배치내에서 존재하는 곳에 따른 결정을 제공한다.
상기 배치의 축은 다음과 같이 정의된다.
yk= ak+ f1ak-1+ f2ak-2등식 2
y'k-1= ak-1+ f1ak-2등식 3
y"k-2= ak-2등식 4
y'k-1및 y"k-1는 제거된 가용한 과거 결정(즉, 시간(k)에서의 k-3및 k-4에 대한 결정)에 따른 중간심볼 간섭으로 시간(k-1 및 k-2)에서의 탐지기 입력을 표시한 것이다. 결정 장치(172)는 탐지 과정의 매 시간(k)에서 입력 비트 ak-2(즉, 2 시간 간격 이전에 수신된 입력 비트)에 대한 결정을 해야하며, 그 이유는 상기 탐지기가 한 관측 벡터로서 3 입력 비트를 처리하고 있기 때문이다.
표 1은 관측 벡터에 의해 표현될 수 있는 모든 가능 입력 시퀀스를 도시한다. 표 1은 2n(n=3 일 때) 가능 심볼에 해당하는 색인 번호 0~7로 간주되는 색인을 포함한다. 표 1은 또한 ak-2, ak-1,및 ak항으로 기록되는 가능 심볼을 포함하고 채널 응답의 항으로 기록되는 yk, y'k-1,및 y"k-2축의 값을 제공한다.
도 5a 및 5b는 높은 밀도 및 높은 차수 부분 응답 목표에서 MLSD 탐지기에 대해 관찰되는 지배적인 에러 이벤트를 나타내는 파형(206, 208, 210, 및 212)을 도시한다. 도 5a에서, 파형(206)은 3 비트를 나타내고, 파형(208)은 1 시간 간격만큼 이동된 동일한 3 비트를 나타낸다. 이것은 지배적인 에러 이벤트를 나타내는 것으로 관찰되었다. 도 5b에서, 파형(210)은 4 비트를 나타내고 파형(212)은 2 비트를 나타낸다. 2 비트가 실제 값이었던 곳에서 탐지기가 4비트로 부정확하게 탐지되고, 4비트가 실제 값이었던 곳에서 탐지기가 2비트로 부정확하게 탐지되는 것으로 관찰되었다. 이것은 지배적인 에러 이벤트를 나타낸다.
상기와 같은 지배적인 에러 이벤트를 제거하기 위하여, 입력 데이터는 3 비트를 허용하지 않는 MTR=2 제한에 따라 바람직하게 인코딩된다. 따라서, 표 1에서, 심볼 2 또는 심볼 5 는 k-3의 값에 따라 반드시 허용되지 않아야 하며, 이는 심볼이 3 비트의 존재를 나타내기 때문이다. 예를 들면, k-1= +1 일 경우, 심볼 5는 3 연속 전이를 포함하는 폼(+1, -1, +1, -1)의 입력 비트의 시퀀스에 상응하고 반드시 제거되어야 한다. 동일한 형태로, k-1= -1 에서, 심볼 2 는 반드시 제거되어야 한다.
도 4a에 도시된 배치는 k-3= -1 이라고 가정시 그곳에 맵핑된 모든 가능 심볼을 갖는다. 심볼 2는 도 4a에 도시된 배치에 맵핑되지 않음을 주지하라. 유사하게, 도 4b에 도시된 배치는 k-3= +1 일 때 맵핑된 모든 가능 심볼을 갖는다. 심볼 5는 제거되었음을 주지하라.
y"k-2= +1 및 -1 에 상응하는 심볼은 x 및 0 으로 표시된다. 색인 번호는 심볼 표시부 x 및 0 이하에 표시된다.
또한 도 4a 및 4b는 배치로 맵핑된 다양한 심볼을 분할하는데 사용된 슬라이서 평면(A, B, C 및 D)을 도시한다. 4개의 슬라이서 평면이 사용되었음을 주지하기 바란다. 그러나, 하기에 기술되는 바와 같이, 탐지기 구조를 단순화시키기 위하여, 평면의 갯수는 3개로 한정된다(예를 들면, 평면 C 및 D 는 하기의 새로운 평면 E로 결합된다). 탐지기 구조를 더욱 단순화시키기 위하여, 상기 평면의 방향은 역시 제한된다.
평면 A는 심볼 0 및 4 를 분리시키기 위해 제공된다(또한 도 4a 의 심볼 1 및 5). 최적의 탐지기를 위해 결정 경계는 분리중인 심볼 쌍을 연결하는 선을 이등분하는 평면이다. 그러나, 단순화를 위해, 시스템은 3 차원 공간내의 2 개의 심볼을 분리시키기 않지만, y'k-1y"k-2표면상에서 이들의 투영을 분리시키기 위해 상기 평면을 위치시키는데는 제한이 따른다. 상기 제한은 2 심볼 사이의 거리에 가장 많이 기여하는 2개의 좌표를 선정함으로써 구현된다. 입력 비트 ak-2에 대한 다른 결정에 해당하는 2개의 심볼은 상기 축에서 쉽게 분리되므로 y"k-2좌표는 유지되어야 한다. 2 좌표의 유지(및 매우 낮은 심볼 밀도이외)로, 상기 y"k-2좌표는 상기 yk좌표보다 거리에 대해 더욱 많은 영향을 미친다. 따라서, 상기 심볼은 y'k-1y"k-2표면에 투영된다. 따라서, 슬라이서 평면(A)은 y'k-1y"k-2표면에 수직으로만 회전하도록 제한된다.
선택된 표면에 대한 평면(A)의 투영은, 슬라이서 평면이 회전하도록 허용됨에 따라 방향이 바뀌는 선으로 표현된다. 상기 선의 모든 지점은 투영된 심볼 쌍에서 동일한 간격을 갖는다.
표 1 에서, y'k-1y"k-2표면상의 심볼 0 및 4의 투영 좌표는 (1+f1, +1) 및 (1-f1, -1)로 각각 주어진다. 따라서, 평면(A)의 등식은 하기와 같이 얻어질 수 있다.
(y'k-1- (1 + f1))2+ (y"k-2- 1)2= (y'k-1- (1 - f1))2+ (y"k-2+ 1)2
: 등식 5
상기 표현을 간략히 하면
y"k-2+ f1y'k-1- f1= 0 : 등식 6
유사한 과정을 거쳐, 심볼 3 및 7(및 도 4b 의 심볼 2 및 6)을 분리시키는 슬라이서 평면(B)에 대한 등식은 하기와 같이 표현될 수 있다.
y"k-2+ f1y'k-1+ f1= 0 : 등식 7
k-3= -1 일때, 평면(C)는 심볼 3 및 5를 분리시킨다. 평면(C)는 yky"k-2평면에 수직으로만 회전하도록 제한되는데, 그 이유는 심볼 사이의 거리에 가장 많이 기여하는 좌표는 yk및 y"k-2축에 해당하는 좌표이기 때문이다. 상기 평면 등식은 yky"k-2평면상으로의 두 심볼의 투영을 양분하는 선을 발견함으로써 유도된다.
상기 동작은 k-3= +1 일때, 심볼 2 및 4 를 분리시키는 평면(D)에 대해 반복된다.
상기 과정에 의해 4 경계 평면 등식이 유도된다.
A: sgn(y"k-2+ f1y'k-1+ f1) : 등식 8
B: sgn(y"k-2+ f1y'k-1+ f1) : 등식 9
C: sgn(y"k-2- (f1- f2)yk- (f1- f2)), k-3= -1 일 때, : 등식 10
D: sgn(y"k-2- (f1- f2)yk+ (f1- f2)), k-3= +1 일 때, : 등식 11
경계 C 및 D 는 또한 결합되어
E: sgn(y"k-2- (f1- f2)yk- (f1- f2) k-3) : 등식 12
등식 12는 (f1- f2) = 1 로 설정함으로써 더욱 단순화 될 수 있다. 상기 단순화는 탐지기 성능에 무시할 정도의 영향만을 미치는데 그 이유는 관심사의 더욱 낮은 채널에서 상기 평면에 의해 분리되는 2 심볼은 평면(A 및 B)에 의해 분리되는 것들보다 더 이격되기 때문이다. 그러므로, 평면 원점 및 위치내의 조그마한 변화는 상기 평면에 관한 수시된 샘플의 상대적인 위치에 영항을 미치지 않는다. 따라서, 등식 12 는 하기와 같이 단순화 될 수 있다.
E: sgn(y"k-2- yk+ k-3) : 등식 13
등식 3 및 4 에서 y"k-2및 y'k-1을 대치시킴으로써, 하기의 관계들이 3 경계 평면에 대해 얻어진다.
A: sgn(yk-2+ f1yk-1+ ㅿA) : 등식 14
B: sgn(yk-2+ f1yk-1+ ㅿB) : 등식 15
E: sgn(yk-2- yk+ ㅿE) : 등식 16
값 ㅿA, ㅿB, 및 ㅿE은 하기의 오프셋(offset) 값이다.
ㅿA: (-f1- f1f2) k-3- f2 k-4- f1: 등식 17
ㅿB: (-f1- f1f2) k-3- f2 k-4- f1: 등식 18
ㅿE: (-f1+ 1) k-3- f2 k-4: 등식 19
일반적으로, 상기 오프셋 값은 2 진 입력, 2 입력 멀티플렉서, 또는 룩업 테이블을 가진 짧은 FIR 필터로서 구현된다.
결정 논리부는 3차원 신호 공간을 통한 테스트 지점 이동 및 상기 평면에 대해 상기 지점의 상대적인 위치를 기록함으로써 구현된다. 해당 탐지기 출력은 상기 테스트 지점에 대한 상기 배치내의 가장 가까운 심볼을 발견함으로써 얻어진다. 논리 규칙은 탐지기로부터 동일한 출력 결정이 야기되는 경우를 조합시켜 얻을 수 있다. 그러나, 여기서 논의하는 3차원 경우에 있어서, 상기 논리 규칙은 고찰에 의해 간단하게 얻어질 수 있다. 경계 결정 -1을 0 으로 맵핑한다면, 논리 규칙이 하기와 같이 얻어질 수 있다.
k-2= B. E + A : 등식 20
. 는 논리 곱(AND) 연산을 나타내고 + 는 논리 합(OR) 연산을 나타낸다.
도 6 은 본 발명에 따른 3D-SSD 탐지기(214)를 도시하는 블록 다이어그램이다. 탐지기(214)는 지연 동작기(216 및 218), 멀티플라이어(220), 합산 회로(222, 224 및 226), 슬라이서(228, 230, 234), AND 회로(236) 및 OR 회로(238)을 포함한다. 도 6에 도시한 바와 같이, yk는 출력(240)에서 y'k-1를 제공하는 지연 동작기(216)에 제공된다. 상기 항은 또한 출력(242)에서 y"k-2를 제공하는 지연 동작기(218)에 제공된다. 멀티플라이어(220)는 입력(244)에서 f1을 수신한다. 합산 회로(222)는 입력(246)에서 오프셋 값(ㅿE)을 수신하고 다른 두 입력에서 yk및 y"k-2를 수신한다. 합산 회로(224)는 한 입력에서 오프셋 값(ㅿB)을 수신하고 다른 두 입력에서 멀티플라이어(220)의 출력(250) 및 y"k-2를 수신한다. 합산 회로(226)는 제 1 입력(252)에서 오프셋 값(ㅿA)을 수신하고 다른 입력에서는 멀티플라이어(220)의 출력(250) 및 지연 동작기(218)에서의 y"k-2를 수신한다. 합산 회로(222, 224, 및 226)의 출력은 슬라이서(228, 230, 및 234)로 각각 제공된다. 슬라이서(228, 230, 및 234)의 출력(229, 231, 및 235)은 도시된 바와 같이 회로(236 및 238)로 입력된다. 회로(238)의 출력(256)은 k-2을 제공한다. 따라서, 탐지기(214)는 하나의 멀티플라이어, 3개의 슬라이서, 3개의 가산부 및 3 개의 2 입력 멀티플렉서를 사용한다. 유사 3D-110 탐지기는 3개의 슬라이서, 3 개의 가산부 및 2 입력 멀티플렉서를 사용하여 구현될 수 있다.
상기에서, 탐지기(214)는, 매 시간 간격마다 표 1의 2 개의 심볼 2 또는 5 중 하나가 신호 공간 배치내에 존재한다는 사실을 이용하여 구성되었다. 이것은 MTR = 2 코드는 모든 시간에서 2 심볼중 하나를 제거하기 때문이다.
그러나, 도 5a 및 5b에 관한 지배적인 에러 이벤트는 또한 시변 전이 실행 제한을 사용하여 제거될 수 있다. 상기와 같은 제한은 3 비트를 허용하지만, 상기 3 비트를 예정된 간격에서만 시작하도록 한다. 일 실시예에서, 시변 전이 실행 제한은 3비트가 매 다른 번호(즉, 짝수 또는 홀수) 시간 간격에서만 시작하도록 한다. 완화된 제한은 더욱 높은 속도의 코드의 전개를 가능하게 한다. 따라서, 시변 MTR 코드를 가지고, 심볼 2 및 5 모두 매 다른 시간 간격에서 신호 배치내에 존재하도록 하는 것이 가능하다. 본 발명에 따른 3D 탐지기를 구현하기 위하여, 코드 제한내의 변화를 수용하기 위해 변형이 반드시 필요하다.
시변 코드 제한을 가지는 코드에 따라 인코딩된 데이터를 탐지하는데 필요한 변형을 더 잘 이해하기 위하여, 본 발명에 따른 신호 공간 탐지기는 깊이 2의 FDTS/DF 트리를 참조하여 이해될 수 있다. 도 7a는 홀수 시간 간격 k-3(282로 표시)에서 시작하는 루트(root)를 갖는 트리(280)를 도시한다. 도 7b는 짝수 시간 간격 k-3(286으로 표시)에서 시작하는 루트(286)를 갖는 트리(284)를 도시한다. 트리(280 및 286)는 모두 k-3= +1 로 가정한다.
일반적으로, 본 발명은 3비트가 짝수 시간 간격에서만 시작하도록 허용된다고 가정하에서 시작된다. 트리(280 및 284)의 루트는 ak-3의 값을 도시하는 한편, 트리를 따라 왼쪽에서 오른쪽으로 진행하는 후속 분기부는 샘플(ak-2, ak-1, ak, 및 ak+1) 값을 도시한다. 해당 시간 간격은 각 트리의 바닥을 따라 도시되고 도 7a 에서는 288, 290, 292, 및 294로, 도 7b 에서는 296, 298, 300, 및 302로 도시된다.
트리 (280 및 284)를 조사하면, 경로 2 또는 경로 5 중 하나는 허용되지 않으며, 그 이유는 상기 두 경로중 하나가 코드 제한을 위반하기 때문이다. 예를 들면, 도 7a에서, 경로 5는 상기 트리에서 분기될 수 있는데 그 이유는 홀수 시간 간격에서 시작하는 3비트 패턴(+1, -1, +1, -1)을 나타내기 때문이다. 따라서, 루트가 홀수 시간 간격에 해당하는, 상기 상황은 이전에 기술된 탐지기내에서의 MTR = 2와 동일하다. 한편, 도 7b에서 도시되는 바와 같이, 루트가 짝수 시간 간격에 해당하는 곳(및 3 비트가 짝수 시간 간격에서 시작하도록 허용된 곳)에서는, 분기부 2 및 5 모두가 허용된다.
시변 MTR 코드를 가진 FDTS/DF(2) 탐지기에 대한 코딩 이득을 실현시키기 위하여, 홀수 시간에 문제의 경로가 제거되고 짝수 시간에 저장될 수 있다. 그러나, 경로 2 및 5 모두의 존재는 잘못된 섹션의 트리(280 또는 284)가 선택될 기회를 증가시킨다. 사실, 사용자 밀도가 증가할수록, 상기 에러는 매우 커지기 시작하여 상기 에러가 시변 MTR 코드의 코드-속도 장점을 감소시킨다.
그러므로, 본 발명에 따라, 분기부 2 및 5는 시간(시간 간격(k)을 넘어)에 있어 한 단계 연장된다. 이러한 연장은 도 7a 및 7b에서 2A, 2B, 5A 및 5B로 표시되어 있으며 참조부호 304, 306, 308, 310, 312, 314, 316 및 318로 도시되어 있다. 경로 2 및 5의 연장은 도 7a에 도시되어 있는 바와 같이 분기부의 분기에 영향을 미치지 않는다. 경로 2는 여전히 허용되며 경로 5는 여전히 허용되지 않는다. 그러나, 도 7b에서, 경로의 한 초과 시간 간격의 연장은 분기부(2B)의 분기를 허용한다. 한편, 분기부(2A)는 도 7b에서 여전히 허용되는데 그 이유는 시변 MTR 코드 제한을 위반하지 않기 때문이다. 그러나, 분기부(2B)는 상기 코드 제한을 위반하는데 그 이유는 홀수 시간 간격에서 시작하는 3 비트를 나타내기 때문이다. 유사하게, 도 7b의 분기부(5B)가 허용되는 반면 분기부(5A)는 제거된다.
분기 이후, 경로(2A 및 5B)로 표현되는 도 7b의 잔류 심볼은 형태 +/-(2, -2, 2, 2)의 에러 이벤트에 해당한다. 따라서, 상기 두 심볼 사이의 간격은 코드의 최소 유클리드 간격보다 매우 커야 한다.
상기 기술을 사용하여, ak-2, ak-1, ak, 및 ak+1을 포함하는 4 차원 관측 벡터가 상기 트리를 보다더 분기시키는 사용될 수 있다. 상기 4 차원 관측 벡터는 경로(2A 및 5B)에 해당하는 잔류 2 심볼에 비유될 수 있고 4 차원 관측 벡터에 대한 상기 두 개의 심볼중 더 가까운 것은 다른 심볼이 상기 트리에서 분기될 동안 유지된다. 상기 두 개의 심볼중 하나의 제거는 도 4a 및 4b를 닮은 신호 배치의 구현을 가능하게 한다.
신호 공간 탐지기와 같은 탐지기를 구현하기 위하여, 도 7b 내의 경로(2A 또는 5B)중 하나의 선택에 대한 경계 결정을 수행하는데 사용될 수 있는 경계 평면이 발생된다. 시간(k+1)에서의 샘플은 하기와 같이 나타낼 수 있다.
yk+1= ak+1+ f1ak+ f2ak-1등식 21
새로운 4 차원 신호 공간(yk+1, yk, y'k-1, y"k-2)에서, 심볼(2A 및 5B)은 (+1, +f1- f2, +1 - f1+ f2, -1 + f1, +1) 및 (-1 - f1+ f2, -1 + f1- f2, 1- f1, -1) 으로 각각 주어진다. 새로운 경계 평면(P)은 상기 yk+1y"k-2표면으로의 상기 지점의 투영을 이등분한다.
상기 샘플(yk+1)이 시간 간격(k)에서 이용된다고 가정하면, 평면(P)의 등식은 심볼(2A 및 5B)을 나타내는 2개 지점에서 지점(yk+1, y"k-2)의 거리를 기록함으로서 하기와 같이 얻어질 수 있다.
(yk+1- (1 + f1= f2))2+ (y"k-2- 1)2
= (yk+1- (-1 -f1+ f2))2+ (y"k-2+ 1)2등식 22
평면 B 에 따른 2A 및 5B 지점 중 하나의 선택은 단지 짝수 시간(즉, k-3 이 짝수일 때)에서의 심볼 배치에 영향을 주며, 이는 심볼 2 또는 심볼 5 중 하나를 제거하기 때문이다. 상기 경계로 인한 계산 지연을 완화시키기 위하여, 상기 결정은 1 시간 간격 일찍 얻어지는 것이 바람직하다. 따라서, 등식 22는 상기 결정이 1 시간 간격 일찍 얻어지는 사실을 반영하기 위하여 하기와 같이 나타낼 수 있다.
(yk+2- (1 + f1- f2))2+ (y"k-1- 1)2
= (yk+2- (-1 - f1+ f2))2+ (y"k-1+ 1)2등식 23
그러나, 어려운 점이 여전히 남아 있다. 시간(k)에서의 yk+2의 계산은 N 이 피드백 필터의 길이일 때 피드백 제거를 위한 시퀀스 ( k-1, k-2, ... , k-N)의 이용가능성이 요구되지만, k-1및 k-2결정은 시간(k)에서 아직 이용가능하지 않다. 따라서, 부가적인 파라미터(zk)는 피드백 탭(f3및 f4)에 따른 중간 심볼 간섭이 아직 감산되지 않는 곳에서 하기와 같이 정의된다.
zk+2= yk+2+ f3 k-1+ f4 k-2등식 24
각 심볼에 대해, k-1및 k-2의 값은 상기 심볼로 향하는 경로에서 직접적으로 얻어질 수 있다. 예를 들면, 등식 22 의 LHS 는 도 8b 에 도시된 바와 같이 k-1= -1 및 k-2= +1 에 대해 심볼 2A 에서의 거리를 나타낸다. 한편, 심볼 5B(즉, 등식 22 의 RHS) 에 대해, k-1= +1 이고 k-2= -1 이다. 상기 연산은 감소된 상태의 시퀀스 추정부(reduced state sequence estimator;RSSE)에 사용된 것과 같은 국부적 피드백 제거와 유사하다. 유사하게, 국부적 피드백은 또한 y"k-1이 yk-1로 역변환되었을 때 k-2의 값에 대해 사용된다. 등식 23에서 yk+2를 대체하고 k-1및 k-2에 대한 국부적 피드백 값을 사용하여 하기의 평면 등식이 만들어진다.
(-1 + (f2+ f3- f4) / (1 + f1)) zk+2- yk-1+ f2 k-3= 0 등식 25
심볼 2A 및 5B 사이의 거리는 최소 유클리드 간격 보다 매우 크므로, zk+2의 배수는 -1로 셋팅될 수 있으며 성능에 영향을 거의 미치지 않는다. 그러므로 슬라이서 평면(P)은 하기와 같이 주어진다.
P: sgn(-zk+2- yk-1+ f2 k-3) : 등식 26
전술한 바와 같이, 매 시간 간격에서 평면(P)에 따른 결정을 제공함으로써, 탐지기의 잔류부에 대한 심볼 배치는 도 4a 및 4b 에 도시된 것과 유사하게 만들어지고, 본 발명에 따른 변형된 3D-SSD 탐지기가 구현될 수 있다. 모든 4 개 평면(A, B, C 및 D)에 대한 등식이 변하지 않은채로 남아 있는 반면, 평면(C 및 D)가 적용되는 조건은 다소 변형이 요구된다. 도 4a에 도시된 배치 및 평면(C)의 경계는, 홀수 시간 간격에서 루트와 함께 k-3= -1 일 때 또는 짝수 시간 간격에서 루트와 함께 P = -1 일 때 적용된다. 한편, 도 4b에 도시된 배치 및 경계 평면(D)은 홀수 시간 간격에서 k-3= +1 일 때 또는 짝수 시간 간격에서 P = +1 일 때 적용 가능하다. 이것은 하기의 표현으로 요약될 수 있다.
C: sgn(y"k-2- yk- 1), k-3= -1 (홀수) 또는 P = -1 (짝수) 등식 27
D: sgn(y"k-2- yk+ 1), k-3= +1 (홀수) 또는 P = +1 (짝수) 등식 28
또한, 상기 두 개 평면은 하기와 같이 평면(E')을 제공하도록 결합될 수 있다.
등식 29
상기에서 ㅿE' = - f1 k-3- f2 k-4이다. ㅿE'는 물론 2 입력 멀티플렉서 또는 FIR 필터로 다시 구현될 수 있다. 최종 결정은 등식 20 에 의해 다시 구해진다.
도 8은 본 발명에 따른 탐지기(320)를 도시한 블록 다이어그램이다. 탐지기(320)는 도 6에 도시된 탐지기(214)와 유사한 제 1 탐지기(322)를 포함하며, 유사한 항목은 비슷하게 번호 매겨진다. 그러나, 탐지기(320)는 또한 제 2 탐지기(324)를 포함한다. 탐지기(324)는 상기에서 유도된 경계 평면(P)을 구현하기 위해 구성된다. 탐지기(324)는 지연 동작기(326, 328, 330 및 332), 2개의 입력 멀티플렉서(334, 336, 338, 및 340), 슬라이서(342), 및 합산 회로(344, 346, 및 348)를 포함한다.
2개의 입력 멀티플렉서(334, 336, 및 340)는 k-3가 +1 인지 -1 인지에 따라 출력으로 지정된 입력중 하나를 제공한다. 지연 동작기(326)는 입력(350)에서 값 zk+2를 수신한다. 그러므로, 지연 동작기(326 및 328), 합산 회로(344 및 346), 및 멀티플렉서(334 및 340)는 지연 동작기(216)의 입력에 yk를 제공하기 위해 결합된다.
더욱이, 지연 동작기(330)는 회로(238)로부터의 출력(256)으로서 k-2를 수신하여 그의 출력(352)에 값 k-3을 제공한다. 상기 값은 회로의 나머지에 대한 피드백으로 제공된다. 더욱이, 멀티플렉서(336), 합산 회로(338), 슬라이서(342), 및 지연 동작기(332)는 멀티플렉서(338)의 한 입력으로 슬라이서 평면(P)을 제공하기 위해 동작한다. 멀티플렉서(338)의 다른 입력은 k-3에 연결된다. k-3 이 짝수인지 홀수인지에 따라 멀티플렉서(338)는 평면(P) 또는 k-3중 하나를 합산 회로(222)에 제공한다.
따라서, 본 발명은 MTR 코딩된 채널에 대한 신호 공간 탐지기를 구현한다는 것을 알수 있다. 상기 채널 응답에는 제한이 가해지지 않으므로, 탐지기는 넓은 사용자 밀도 범위에 걸쳐 사용될 수 있다. 또한, 신호 공간 탐지기는 본 발명에 따라 MTR = 2 제한 및 시변 MTR 코드로 구현된다. MTR = 2 코드로, 상기 탐지기는 더욱 낮은 밀도에서 3D-110 탐지기에 대해 현저한 이득을 제공한다. 상기 성능은 더욱 높은 속도의 시변 MTR 코드, 특히 높은 밀도에서 더욱 개선된다.
본 발명은 디스크 구동부(110)내의 디스크(112)에서의 데이터 판독을 탐지하기 위한 탐지기(320)를 포함한다. 상기 데이터는 다수의 시간 주기내에 제공되는 데이터 샘플을 포함하는 샘플된 판독 신호내에 제공된다. 상기 데이터는 시변 최대 전이 실행 제한을 가지는 코드에 따라 인코딩되는데, 상기 제한은 다수의 시간 간격에 걸쳐 주기적으로 제 1 제한 및 제 2 제한 사이에서 변화한다. 탐지기(320)는, 탐지중인 데이터 샘플이 제 1 제한에 따라 제한될 때, 다차원 공간내의 제 1 다수의 평면에 대한 데이터 샘플(각각이 제 1 다수의 항을 가짐)의 위치를 결정하도록 구성된 제 1 탐지기(322)를 포함한다. 또한 탐지기(320)는 탐지중인 데이터 샘플이 제 2 제한에 따라 제한될 때, 다차원 공간내의 적어도 하나의 부가적인 평면에 대한 데이터 샘플(각각이 부가적인 항을 가짐)의 위치를 결정하도록 구성된 제 2 탐지기(324)를 포함한다.
실시예에서, 제 1 탐지기(322)는 제 1 다수의 가능 심볼중 하나를 탐지하도록 구성되었는데, 다차원 공간에서, 그후 탐지되는 상기 데이터 샘플은 다차원 공간내의 제 1 다수의 평면에 대한 데이터 샘플의 위치에 대응한다. 일 실시예에서, 상기 제 1 다수의 항은 N 항을 포함하고 상기 제 1 다수의 가능 심볼은 모든 2N가능 심볼의 부분집합을 포함한다. 그후 탐지되는 데이터 샘플이 제 1 제한에 의해 제한될 때, 상기 부분집합은 제 1 제한에 따른 2N심볼에 대해 감소한다.
바람직한 일 실시예에서, 제 2 다수의 항은 N+1 항을 포함한다. 제 2 탐지부(324)는, 상기 2N가능 심볼 중 어떤 것이 제 2 제한 및, 다차원 공간내의 적어도 하나의 부가적인 평면에 대해 탐지되는 데이터 샘플의 위치에 따라 제거될 것인가를 탐지하도록 구성된다.
본 발명의 예시적인 실시예에 따라, 제 1 탐지기(322)는, 제 1 다수의 평면에 대한 데이터 샘플의 위치에 따라 탐지되는 데이터 샘플의 추정을 제공하도록 구성된 출력부(238)를 포함한다. 상기 실시예에서, 상기 출력부(238)는 상기 데이터 샘플의 추정을, 데이터 샘플이 해당하는 가능 심볼중 하나로 제공하도록 구성된다.
본 발명은 또한 신호 공간 탐지기(320)가, 제 1 다수의 가능 데이터 심볼중 하나를 지시하는 제 1 다수의 항을 포함하는 입력 샘플을 수신하는 방법으로 구현될 수 있다. 탐지기(320)는 제 2 다수의 잔류 가능 데이터 심볼을 제공하기 위하여, 탐지되는 입력 샘플이 제 1 제한에 의해 제한될 때 제 1 제한에 따라 제 1 다수의 가능 데이터 심볼중 하나를 제거한다. 탐지기(320)는, 제 2 다수의 잔류 가능 데이터 심볼중 어떤 것이 입력 심볼의 예정된 범위내에 있는지를 결정하는 것에 의해 탐지되는 출력 샘플에 해당하는 추정된 데이터 값을 결정한다.
일 실시예에서, 수신 단계는, 탐지되는 입력 샘플이 제 2 제한에 의해 제한될 때 부가적인 항을 포함하는 제 2 입력 샘플을 수신하는 단계를 포함한다. 제거 단계는, 제 2 제한에 따라 또한 다수의 데이터 심볼의 부분집합중 어떤 것이 제 2 입력 샘플의 예정된 범위내에 있느냐에 따라, 제 2 입력 샘플에 대해 제 1 다수의 가능 데이터 심볼중 하나를 제거하는 단계를 포함한다.
다른 실시예에서, 결정 단계는, 제 1 다수의 평면이 다차원 공간내의 제 2 다수의 잔류 가능 데이터 심볼을 분할하는 다차원 공간내의 제 1 다수의 평면에 대한 입력 샘플의 위치를 결정하는 단계를 포함한다. 상기 결정 단계는 또한, 제 2 다수의 잔류 가능 데이터 심볼중 어떤 것이, 다차원 공간내의 다수의 평면에 대한 입력 샘플의 위치에 따라 입력 샘플에 해당하는지를 결정하는 단계를 포함한다.
또다른 실시예에서, 제거 단계는, 다차원 공간내의 적어도 하나의 부가적인 평면에 대한 제 2 입력 샘플의 위치를 결정하는 단계, 및 다차원 공간내의 적어도 하나의 부가적인 평면에 대한 제 2 입력 샘플의 배치에 따라 제 1 다수의 가능 데이터 심볼중 하나를 제거하는 단계를 포함한다. 또한, 상기 결정 단계는, 다차원 공간내에서 제 2 다수의 잔류 가능 데이터 심볼을 분할하는 제 1 다수의 평면에 대한 제 2 입력 샘플의 위치를 결정하는 단계, 및 제 2 다수의 잔류 가능 데이터 심볼중 어떤 것이 다차원 공간내의 다수의 평면에 대한 제 2 입력 샘플의 위치에 따라 제 2 입력 샘플에 해당하는지를 결정하는 단계를 포함한다.
본 발명은 또한 전술한 단계를 수행하도록 구성된 신호 공간 탐지기로서 구현될 수 있다.
지금까지 본 발명의 다양한 실시예들의 특성 및 장점들이 기술되었고, 본 발명의 실시예들의 상세한 구조 및 기능들이 기술되었지만, 상기 기술은 예시적인 것에 불과하며 특허청구범위내의 용어들의 일반적인 의미가 표현하는 범위까지의 최대 발명의 범위내에서 여러가지 구조 및 배치의 변화가 가능하다. 예를 들면, 본 발명의 범위를 벗어나지 않으며 동일한 기능을 유지하는 한, 특정 구성 요소들은 특정한 부분 응답 목표 및 MTR 코드에 따라 변화될 수 있다.

Claims (9)

  1. 디스크 구동부 내의 디스크로부터 판독되며, 다수의 시간 주기에 제공되는 데이터 샘플을 포함하는 샘플링된 판독 신호로서 제공되는 데이터를 탐지하는 탐지기로서, 상기 데이터는 다수의 시간 간격에 걸쳐 주기적으로 제 1 제한 및 제 2 제한 사이에서 변화하는 시변 최대 전이 실행 제한을 갖는 코드에 따라 인코딩되며, 상기 탐지기는,
    상기 데이터 샘플의 위치를 결정하도록 구성된 제 1 탐지부를 포함하는데, 상기 데이터 샘플 각각은, 탐지되는 데이터 샘플이 상기 제 1 제한에 따라 제한될 때 다차원 공간내의 제 1 다수의 평면에 대한 제 1 다수의 항을 포함하며;
    데이터 샘플의 위치를 결정하도록 구성된 제 2 탐지부를 포함하는데, 상기 데이터 샘플 각각은, 탐지되는 데이터 샘플이 상기 제 2 제한에 따라 제한될 때 다차원 공간내의 적어도 하나의 부가적인 평면에 대해 제 2 다수의 항을 포함하는 것을 특징으로 하는 탐지기.
  2. 제 1 항에 있어서, 상기 제 1 탐지부는, 다차원 공간에서 제 1 다수의 가능 심볼중 하나를 검출하도록 구성되며, 검출되는 상기 데이터 샘플은 다차원 공간에서 제 1 다수의 평면에 대한 데이터 샘플의 위치에 해당하는 것을 특징으로 하는 것을 특징으로 하는 탐지기.
  3. 제 2 항에 있어서, 상기 제 1 다수의 항은 N 항을 포함하며, 상기 제 1 다수의 가능 심볼은 모든 2N가능 심볼의 부분집합을 포함하는데, 상기 부분집합은, 탐지되는 상기 데이터 샘플이 상기 제 1 제한에 의해 제한될 때 상기 제 1 제한을 바탕으로 상기 2N가능 심볼에 비해 감소되는 것을 특징으로 하는 탐지기.
  4. 제 3 항에 있어서, 상기 제 2 다수의 항은 N+1 항을 포함하며, 상기 제 2 탐지부는, 상기 2N가능 심볼중 어떤 것이 상기 제 2 제한 및 상기 다차원 공간내의 상기 적어도 하나의 부가적이 평면에 관련하여 탐지된 데이터 샘플의 위치를 바탕으로 하는 부분집합을 얻도록 제거되어야 하는가를 탐지하도록 구성되는 것을 특징으로 하는 탐지기.
  5. 제 4 항에 있어서, 상기 제 1 탐지부는 상기 제 1 다수의 평면에 대한 데이터 샘플의 위치에 따라 탐지되는 데이터 샘플을 추정하도록 구성된 출력부를 더 포함하는 것을 특징으로 하는 탐지기.
  6. 제 5 항에 있어서, 상기 출력부는 상기 데이터 샘플에 해당하는 상기 다수의 가능 심볼중 하나로서 상기 데이터 샘플의 상기 추정을 제공하도록 구성되는 것을 특징으로 하는 탐지기.
  7. 디스크 구동부내의 디스크로부터 판독되고, 다수의 시간 주기로 제공되는 데이터 샘플을 포함하는 샘플링된 판독 신호로서 제공된 데이터를 신호 공간 탐지기로 탐지하기 위한 방법으로서, 상기 신호 공간 탐지기는, 다수의 시간 간격에 걸쳐 제 1 제한 및 제 2 제한 사이에서 변화하는 시변 최대 전이 실행 제한을 가지는 코드에 따라 인코딩된 상기 데이터를 탐지하도록 구성되며, 상기 방법은,
    (a) 제 1 다수의 가능 데이터 심볼중 하나를 지시하는 제 1 다수의 항을 포함하는 입력 샘플을 수신하는 단계;
    (b) 제 2 다수의 잔류 가능 데이터 심볼을 제공하기 위하여, 탐지되는 상기 입력 샘플이 상기 제 1 제한에 의해 제한될 때 상기 제 1 제한에 따라 상기 제 1 다수의 가능 데이터 심볼중 하나를 제거하는 단계; 및
    (c) 상기 제 2 다수의 잔류 가능 데이터 심볼이 상기 입력 심볼의 예정된 범위내에 존재하는 것을 결정함으로써, 상기 탐지되는 입력 샘플에 해당하는 추정된 데이터 값을 결정하는 단계를 포함하는 것을 특징으로 하는 데이터 탐지 방법.
  8. 제 7 항에 있어서, 상기 (a) 수신하는 단계는,
    (a)(i) 상기 탐지되는 입력 샘플이 상기 제 2 제한에 의해 제한될 때 부가적인 항을 포함하는 제 2 입력 샘플을 수신하는 단계를 포함하는 것을 특징으로 하는 데이터 탐지 방법.
  9. 제 8 항에 있어서, 상기(b) 제거하는 단계는,
    (b)(i) 상기 제 2 제한 및 상기 제 1 다수의 데이터 심볼중 어떤 것이 상기 제 2 입력 샘플의 예정된 범위내에 존재하는냐에 따라 상기 제 2 다수의 가능 데이터 심볼중 하나를 상기 제 2 입력 샘플에 대해 제거하는 단계를 포함하는 것을 특징으로 하는 데이터 탐지 방법.
KR10-1999-7010477A 1997-05-14 1998-05-13 시간 변화 제한을 가지는 코드를 사용한 채널용 신호 공간 탐지기 KR100404804B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US4641097P 1997-05-14 1997-05-14
US60/046,410 1997-05-14

Publications (2)

Publication Number Publication Date
KR20010012522A KR20010012522A (ko) 2001-02-15
KR100404804B1 true KR100404804B1 (ko) 2003-11-07

Family

ID=21943304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-7010477A KR100404804B1 (ko) 1997-05-14 1998-05-13 시간 변화 제한을 가지는 코드를 사용한 채널용 신호 공간 탐지기

Country Status (7)

Country Link
US (1) US5936558A (ko)
JP (1) JP2001525100A (ko)
KR (1) KR100404804B1 (ko)
CN (1) CN1127227C (ko)
DE (1) DE19882395T1 (ko)
GB (1) GB2339492B (ko)
WO (1) WO1998052287A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102578472B1 (ko) 2023-07-24 2023-09-14 엠씨에스테크 주식회사 가변 잡음환경에서 신호탐지기를 운용할 때 잡음신호를추적하고 제거하여 신호탐지기의 성능을 극대화하기 위한 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19882604T1 (de) * 1997-08-11 2000-08-10 Seagate Technology Statischer Viterbi-Detektor für Kanäle, die einen Code mit zeitveränderlichen Constraints verwenden
US6404573B1 (en) * 1998-05-13 2002-06-11 Seagate Technology Llc Full and half-rate signal space detection for channels with a time-varying MTR
GB2366708B (en) * 1999-06-30 2003-11-12 Seagate Technology Llc Partial response channel having combined MTR and parity constraints
JP4256559B2 (ja) * 2000-03-13 2009-04-22 富士通株式会社 データ再生方法及び装置
US6738206B2 (en) 2000-11-24 2004-05-18 Texas Instruments Incorporated Decision error compensation technique for decision-directed timing recovery loop
US20020172305A1 (en) * 2000-11-24 2002-11-21 Younggyun Kim Fixed decision delay detectors for timing recovery loop
US6636120B2 (en) 2000-11-24 2003-10-21 Texas Instruments Incorporated Decimated digital phase-locked loop for high-speed implementation
US6813111B2 (en) 2000-11-24 2004-11-02 Texas Instruments Incorporated Implementation method of digital phase-locked loop
US7164371B2 (en) * 2004-07-30 2007-01-16 Hitachi Global Storage Technologies Netherlands B.V. Method and apparatus for data coding for high density recording channels exhibiting low frequency contents
US8614858B2 (en) * 2010-11-15 2013-12-24 Lsi Corporation Systems and methods for sync mark detection metric computation

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4321632A (en) * 1979-06-01 1982-03-23 Digital Equipment Corporation Positioning system and formatting scheme for magnetic tape media
US4593353A (en) * 1981-10-26 1986-06-03 Telecommunications Associates, Inc. Software protection method and apparatus
US4567591A (en) * 1983-08-01 1986-01-28 Gray James S Digital audio satellite transmission system
JPS62298234A (ja) * 1986-06-13 1987-12-25 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 非対称ランレングス制限コ−ド化方法
US5036408A (en) * 1988-05-12 1991-07-30 Digital Equipment Corporation High efficiency disk format and synchronization system
US5253131A (en) * 1990-03-06 1993-10-12 Maxtor Corporation Servo pattern for location and positioning of information on a disk drive
US5278703A (en) * 1991-06-21 1994-01-11 Digital Equipment Corp. Embedded servo banded format for magnetic disks for use with a data processing system
US5243605A (en) * 1991-07-11 1993-09-07 Storage Technology Corporation Modified viterbi detector with run-length code constraint
JPH05174496A (ja) * 1991-12-25 1993-07-13 Sony Corp ディジタル記録装置のｉｄ信号処理装置
US5353352A (en) * 1992-04-10 1994-10-04 Ericsson Ge Mobile Communications Inc. Multiple access coding for radio communications
US5321559A (en) * 1992-08-27 1994-06-14 Quantum Corporation Asynchronous peak detection of information embedded within PRML class IV sampling data detection channel
JP2845308B2 (ja) * 1993-04-02 1999-01-13 株式会社アドバンテスト 並列疑似ランダムパターン発生器
US5438462A (en) * 1993-10-12 1995-08-01 Wangtek, Inc. Magnetic storage devices with dynamic boost adjustment to reduce read errors
US5485472A (en) * 1994-05-16 1996-01-16 International Business Machines Corporation Trellis codes with algebraic constraints for input restricted partial response channels
US5537424A (en) * 1994-08-12 1996-07-16 International Business Machines Corporation Matched spectral null codes with partitioned systolic trellis structures
US5675590A (en) * 1994-11-23 1997-10-07 At&T Wireless Services, Inc. Cyclic trellis coded modulation
US5717535A (en) * 1995-01-25 1998-02-10 Seagate Technology, Inc. Block address integrity check for storage medium
US5731768A (en) * 1996-01-31 1998-03-24 Seagate Technology, Inc. Method and apparatus for implementing codes with maximum transition run length
US5771127A (en) * 1996-07-29 1998-06-23 Cirrus Logic, Inc. Sampled amplitude read channel employing interpolated timing recovery and a remod/demod sequence detector

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102578472B1 (ko) 2023-07-24 2023-09-14 엠씨에스테크 주식회사 가변 잡음환경에서 신호탐지기를 운용할 때 잡음신호를추적하고 제거하여 신호탐지기의 성능을 극대화하기 위한 방법

Also Published As

Publication number Publication date
GB2339492B (en) 2001-04-18
CN1127227C (zh) 2003-11-05
CN1256029A (zh) 2000-06-07
GB2339492A (en) 2000-01-26
US5936558A (en) 1999-08-10
WO1998052287A3 (en) 1999-07-22
DE19882395T1 (de) 2000-06-21
GB9926185D0 (en) 2000-01-12
WO1998052287A2 (en) 1998-11-19
KR20010012522A (ko) 2001-02-15
JP2001525100A (ja) 2001-12-04

Similar Documents

Publication Publication Date Title
EP1495468B1 (en) Method and apparatus for a data-dependent noise predictive viterbi detector
KR100404804B1 (ko) 시간 변화 제한을 가지는 코드를 사용한 채널용 신호 공간 탐지기
US5949357A (en) Time-varying maximum-transition-run codes for data channels
Kavcic et al. Correlation-sensitive adaptive sequence detection
JP2011014196A (ja) 適応等化器、情報再生装置、及び適応等化方法
KR100543381B1 (ko) 시변화 제약들을 갖는 코드를 사용하는 채널들을 위한 스태틱 비터비 검출기
US6707624B2 (en) Method and apparatus for preprocessing low frequencies in perpendicular recording
KR100572901B1 (ko) 결정 피드백을 사용하여 자기 레코딩의 데이터를 검출하는 방법 및 장치
US6219387B1 (en) Metric circuit and method for use in a viterbi detector
US6212664B1 (en) Method and system for estimating an input data sequence based on an output data sequence and hard disk drive incorporating same
US6282251B1 (en) Modified viterbi detector which accounts for correlated noise
US9183877B1 (en) Data storage device comprising two-dimensional data dependent noise whitening filters for two-dimensional recording
US5956195A (en) Method and apparatus for three dimensional sequence estimation in partially constrained binary channels
US5754593A (en) Write equalization for partial response channels
US6404573B1 (en) Full and half-rate signal space detection for channels with a time-varying MTR
KR100485397B1 (ko) 시변 ｍｔｒ을 가진 채널에 대한 전속도 및 1/2 속도의 신호 스페이스 검출
JP2002505540A (ja) 時間的に変化するｍｔｒを有するチャネルのためのフルおよびハーフレート信号空間検出
US6061193A (en) Method and apparatus for detection in digital magnetic recording
US7010065B2 (en) Method and apparatus for word synchronization with large coding distance and fault tolerance for PRML systems
US6163420A (en) Interleaved analog tracking timing and gain feedback loops for partial response maximum likelihood (PRML) data detection for direct access storage device (DASD)
US8896949B1 (en) Disk drive employing general noise whitening filter to reduce length of data dependent noise whitening filters
Shafiee et al. Signal space detectors for MTR-coded magnetic recording channels
Myint et al. Study of Detectors with Noise Predictor for High Areal Density BPMR Systems
Almustapha et al. Performance of Concatenated 2D MAP for Multi-track Signal Detection
US20020172305A1 (en) Fixed decision delay detectors for timing recovery loop

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061027

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee