CN1274171A - 金属镶嵌布线形貌的修正 - Google Patents

金属镶嵌布线形貌的修正 Download PDF

Info

Publication number
CN1274171A
CN1274171A CN00108534A CN00108534A CN1274171A CN 1274171 A CN1274171 A CN 1274171A CN 00108534 A CN00108534 A CN 00108534A CN 00108534 A CN00108534 A CN 00108534A CN 1274171 A CN1274171 A CN 1274171A
Authority
CN
China
Prior art keywords
layer
polishing
irregular pattern
stop layer
packed layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00108534A
Other languages
English (en)
Other versions
CN1168123C (zh
Inventor
S·G·邦巴蒂尔
E·J·怀特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1274171A publication Critical patent/CN1274171A/zh
Application granted granted Critical
Publication of CN1168123C publication Critical patent/CN1168123C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

一种平面化具有不规则形貌的半导体表面的结构和方法。该方法包括用抛光终止层覆盖半导体表面,在抛光终止层上淀积填充层。填充层的厚度大于不规则形貌的深度,选择性抛光填充层直到终止层。

Description

金属镶嵌布线形貌的修正
本发明通常涉及平面化工艺，特别涉及改进的化学机械抛光(CMP)工艺。
常规的系统使用单镶嵌(例如，单次掩蔽)或双镶嵌(例如，双重掩蔽)工艺形成半导体，其中金属镶嵌在绝缘体中形成的凹槽中，然后通过化学机械抛光除去过量的金属。所述金属化学机械抛光在芯片上所有的结构上产生不完全平坦的表面。由于更多的互连布线层形貌影响的积累，芯片的平面条件下降，由此第六级金属的平面性比第一级金属差得多。
因此本发明的一个目的是提供一种平面化具有不规则形貌的半导体表面的结构和方法。该方法包括用抛光终止层覆盖半导体表面，在抛光终止层上淀积填充层。填充层的厚度大于不规则形貌的深度，选择性抛光填充层直到终止层。
半导体表面包括用层间介质覆盖的镶嵌布线层。抛光终止层和填充层设置在布线层和层间介质之间。填充层填充在不规则的形貌中。抛光终止层还包括不规则的形貌。选择性抛光基本上除去了填充层并留下抛光终止层，由此仅在不规则的形貌中留有填充层。填充层的厚度大于抛光终止层。选择性抛光包括选择性的化学机械抛光。不规则的形貌包括由半导体表面的化学机械抛光产生的至少一个划痕或凹坑。终止层包括氮化硅，填充层包括氧化物。
本发明制造集成电路芯片的另一方法包括形成并平面化布线层，在布线层上形成层间介质，重复形成布线层、平面化布线层并形成层间介质。平面化包括第一次抛光布线层，其中第一次抛光在布线层中形成不规则的形貌。平面化还包括用抛光终止层覆盖布线层。填充层淀积在抛光终止层上，填充层的厚度大于不规则的形貌的深度，选择性平面化抛光填充层直到终止层。抛光终止层和填充层设置在半导体芯片中的每个布线层和层间介质之间。填充层填充形貌的不规则处。
抛光终止层包括不规则的形貌，选择性抛光基本上除去填充层并基本上留下抛光终止层，由此填充层仅留在不规则的形貌中。填充层的厚度大于抛光终止层。选择性抛光包括选择性的化学机械抛光。不规则的形貌包括至少一个划痕或凹坑。终止层包括氮化硅，填充层包括氧化物。布线层包括镶嵌布线层。
根据本发明的集成电路芯片包括至少一个具有不规则形貌的布线层，位于布线上的抛光终止层(其中抛光终止层包括不规则的形貌)，不规则形貌中的填充层，以及抛光终止层和填充层上的层间介质。填充层基本上消除了不规则的形貌。不规则的形貌包括由布线层的化学机械抛光产生的至少一个划痕或凹坑。终止层包括氮化硅，填充层包括氧化物。
本发明在淀积层间介质之前修正了芯片表面上的非平面性，由此防止了不规则形貌在下一金属化布线层中的再现，并由此防止了金属短路。具体地，本发明用对用做抛光终止层的帽盖层有选择性的选择性介质化学机械抛光平面化了“填充”在低形貌区域中的介质。
从下面参考附图的本发明优选实施例的详细介绍中可以更好地理解以上和其它的目的、方面和优点。
图1为具有不规则形貌的集成电路布线级的示意性透视图；
图2为具有不规则形貌和抛光终止层的集成电路布线级的示意图；
图3为具有不规则形貌和填充层的集成电路布线级的示意图；
图4为具有规则形貌的集成电路布线级的示意图；以及
图5为本发明优选方法的流程图。
现在参考附图并具体参考图1，以上的不规则形貌示出在剖面图中。具体地，图1示出了在衬底13中形成的镶嵌布线20和不规则形貌21，23。不规则处23表示凹槽或划痕，而不规则处21为不均匀的化学机械抛光工艺的产物。
本发明在淀积层间介质之前修正了芯片表面上的非平面性，由此防止了不规则形貌在下一金属化布线层中的再现，并由此防止了金属短路。具体地，本发明用对帽盖层(用做抛光终止层)有选择性的选择性介质化学机械抛光平面化了“填充”在低形貌区域中的介质。
金属化学机械抛光之后，在整个晶片上淀积高密度等离子体(HDP)或等离子体增强化学汽相淀积(PECVD)抛光终止层或“帽盖”层30(例如氮化硅)的薄层(例如，100nm以下)，如图2所示。
抛光终止层30包括能选择性抛光的任何物质，例如以上列出的。然而，在优选实施例中，使用氮化硅30作为抛光终止层30，以促进层间覆盖介质(ILD)与布线20的粘附性。
然后淀积足够厚度的高密度等离子体或等离子体化学汽相淀积材料的“填充”层40，以填充在金属化学机械抛光最差处引入的凹坑和/或划痕21，23(例如200-300nm)中，如图3所示。选择作为填充层40的材料可以为对帽盖层30选择性抛光的任何合适材料。例如，填充层40可以包括HDP氧化物、PECVD氧化物、旋涂介质、可流动的氧化物等。
接下来，对结构进行选择性化学机械抛光。抛光以比除去帽盖层30明显更快的速率除去填充层40，产生图4所示的平面结构。因此，例如，如果帽盖层30为氮化物，填充层40为氧化物，可以施加硅基浆料选择性除去氧化物40。此外，包括二氧化铈或其它磨料的浆料可以用于选择性地仅除去填充层40。优选采用坚硬或刚性抛光垫，除了填充层40“填充”的划痕23和凹坑21之外，从帽盖层30上除去所有或大多数的填充层40。由于选择的填充层和帽盖层30，40与在随后的处理中淀积在结构上的层间介质相容，所以留在区域中帽盖层30上填充层40的量并不重要，此外，由于氮化层30的硬度，没有引入新的缺陷(例如，划痕)。
进行选择性的化学机械抛光以“终止”在帽盖层30上，所述帽盖层30具有用填充材料40填充的修正凹坑。由此，本发明恢复了常规的金属间介质平面化要求的平坦的氧化物的厚度和均匀性。
可以使用常规的方法控制抛光。例如，抛光限制为特定的时间(例如，1分钟)。此外，可以化学地采样浆料，以便一旦在浆料内检测到任何帽盖材料30就终止抛光工艺。
以上讨论的工艺以流程图的形式显示在图5中。具体地，在步骤60中形成布线层20。然后，在步骤61中抛光布线层20，如步骤62所示用抛光终止层30覆盖。随后，在步骤63中淀积填充层40。在步骤64中选择性地抛光填充层40，直到终止层30。之后，如步骤65所示形成层间介质。最后，形成布线层，重复平面化布线层和形成层间介质，直到完成所有的布线级，如步骤66所示。
然后进行常规的公知工艺顺序形成下一金属化层。本发明不会影响层间覆盖介质(实际上促进了层间介质的粘附性)或结构的厚度(实际上，由于下层的平面性增加，所以层间介质的厚度减少或增加)。因此，不需要对常规的工艺进行修改以补偿本发明填加的附加层。此外，本发明可用于所有的布线级以增加整个结构的平面性。
此外，采用本发明，在所有随后的金属化学机械抛光步骤的“过抛光”量减少。由于节约了处理时间并且随着形成附加的互连级可以防止变差形貌的存在和不希望的积累，因此所述有利之处很显著。以此方式，双镶嵌金属布线很容易扩展超出常规级，例如具有8个以上布线级的芯片。
本发明在金属化学机械抛光之后和下一级介质淀积之前插入了附加的处理步骤。这样做在不规则形貌复制到下一级在凹坑处引入不可恢复的缺陷之前“修理”由金属化学机械抛光(或前一级处理)引入的不规则形貌。
本发明解决的问题可以发生在任何形式的抛光中，因此本发明适用于任何类型的抛光。类似地，本发明也可以使用除等离子体化学汽相淀积氧化物以外的其它介质作为层间介质，例如高密度等离子体氧化物、掺氟氧化物和其它的低K介质。除氮化硅之外的其它膜可以用做金属帽盖层和抛光终止层30，如果这些膜粘附到金属布线并且与填充材料40相比有不同的抛光速率。除等离子体化学汽相淀积氧化物之外的介质可以用做“填充材料”40，如果这些介质与帽盖层/抛光终止层30相比有不同的抛光速率。
使用本发明可以非常有利地处理具有紧密集合形状的半导体，例如0.25和0.18μm基准使用铜的双镶嵌互连布线，特别是具有多级金属布线(例如，4级以上)的半导体。
此外，本发明的优越之处在于在层间介质淀积之后和在下一金属图形之前进行级间氧化物化学机械抛光步骤，以除去不规则的形貌。所述级间氧化物化学机械抛光步骤可能会产生开口，并在芯片和晶片上引入附加的电容变化。此外，所述级间氧化物化学机械抛光步骤本身会在其余的氧化物中产生划痕，将由金属填充并可能导致下一级金属短路。产生这些不足是由于标准的层间介质氧化物化学机械抛光的厚度和均匀性控制造成重新引入并且必须重新平衡和严格控制层间介质厚度方程。
相反，本发明不需要控制层间介质淀积或腐蚀，不会引入开口、过腐蚀或与电容有关的问题。本发明中用抛光终止的选择性氧化物化学机械抛光比层间氧化物化学机械抛光更容易实现。此外，采用本发明，不需要对“剩余的氧化物”进行产品控制测量，由于抛光时间短(例如，1分钟)并且存在抛光终止层，因此抛光垫的衰减速率关系不大，生产能力提高。此外，由于抛光终止层的膜硬度，本发明的用抛光终止层的选择性氧化物化学机械抛光不会增加划痕缺陷。
虽然根据优选实施例介绍了本发明，但本领域的技术人员可以理解在附带的权利要求书的精神和范围内可以修改实施本发明。

Claims (21)

1.一种平面化具有不规则形貌的表面的方法，包括
用抛光终止层覆盖所述表面；
在所述抛光终止层上淀积填充层，所述填充层的厚度大于所述不规则形貌的深度；以及
选择性抛光所述填充层直到所述终止层。
2.根据权利要求1的方法，其中所述表面包括用层间介质覆盖的镶嵌布线层，所述抛光终止层和所述填充层设置在所述布线层和所述层间介质之间。
3.根据权利要求1的方法，其中所述填充层填充在所述不规则的形貌中。
4.根据权利要求1的方法，其中所述抛光终止层包括所述不规则的形貌，所述抛光之后，所述填充层仅留在所述形貌的不规则处。
5.根据权利要求1的方法，其中在所述抛光之前，所述填充层的厚度大于所述抛光终止层的厚度。
6.根据权利要求1的方法，其中所述抛光包括选择性的化学机械抛光。
7.根据权利要求1的方法，其中所述不规则的形貌包括由所述表面的化学机械抛光产生的至少一个划痕或凹坑。
8.根据权利要求1的方法，其中所述终止层包括氮化硅，所述填充层包括氧化物。
9.一种集成电路芯片的制造方法，包括：
形成布线层；
平面化所述布线层；
在所述布线层上形成层间介质；以及
重复所述布线层的所述形成，所述布线层的所述平面化，以及所述层间介质的所述形成，
其中所述平面化包括所述布线层的第一次抛光，所述第一次抛光在所述布线层中形成不规则的形貌，
所述平面化还包括：
用抛光终止层覆盖所述布线层；
在所述抛光终止层上淀积填充层，所述填充层的厚度大于所述不规则的形貌的深度；以及
选择性抛光所述填充层直到所述终止层。
10.根据权利要求9的方法，其中所述抛光终止层和所述填充层设置在所述半导体芯片中的每个布线层和层间介质之间。
11.根据权利要求9的方法，其中所述填充层填充在所述不规则的形貌中。
12.根据权利要求9的方法，其中所述抛光终止层包括所述不规则的形貌，所述抛光之后所述填充层仅留在所述不规则的形貌中。
13.根据权利要求9的方法，其中所述抛光之前所述填充层的厚度大于所述抛光终止层。
14.根据权利要求9的方法，其中所述抛光包括选择性的化学机械抛光。
15.根据权利要求9的方法，其中所述不规则的形貌包括至少一个划痕或凹坑。
16.根据权利要求9的方法，其中所述终止层包括氮化硅，所述填充层包括氧化物。
17.根据权利要求9的方法，其中所述布线层包括镶嵌布线层。
18.一种集成电路芯片，包括：
至少一个具有不规则形貌的布线层；
位于所述布线层上的抛光终止层，所述抛光终止层包括所述不规则形貌
所述不规则形貌中的填充层；以及
所述抛光终止层和所述填充层上的层间介质。
19.根据权利要求18的集成电路芯片，其中所述填充层基本上消除了所述不规则的形貌。
20.根据权利要求18的集成电路芯片，其中所述不规则的形貌包括由所述布线层的化学机械抛光产生的至少一个划痕或凹坑。
21.根据权利要求18的集成电路芯片，其中所述终止层包括氮化硅，所述填充层包括氧化物。
CNB001085344A 1999-05-14 2000-05-12 金属镶嵌布线形貌的修正 Expired - Fee Related CN1168123C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US31356499A 1999-05-14 1999-05-14
US09/313564 1999-05-14

Publications (2)

Publication Number Publication Date
CN1274171A true CN1274171A (zh) 2000-11-22
CN1168123C CN1168123C (zh) 2004-09-22

Family

ID=23216243

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001085344A Expired - Fee Related CN1168123C (zh) 1999-05-14 2000-05-12 金属镶嵌布线形貌的修正

Country Status (4)

Country Link
JP (1) JP2000357674A (zh)
KR (1) KR100368082B1 (zh)
CN (1) CN1168123C (zh)
TW (1) TW447050B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101459044B (zh) * 2007-12-13 2010-06-09 中芯国际集成电路制造(上海)有限公司 化学机械抛光中凹陷现象检测单元、制作方法及检测方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7132363B2 (en) * 2001-03-27 2006-11-07 Advanced Micro Devices, Inc. Stabilizing fluorine etching of low-k materials
JP2003059874A (ja) * 2001-08-10 2003-02-28 Hitachi Chem Co Ltd 基板の研磨方法
KR100664806B1 (ko) * 2005-09-13 2007-01-04 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101459044B (zh) * 2007-12-13 2010-06-09 中芯国际集成电路制造(上海)有限公司 化学机械抛光中凹陷现象检测单元、制作方法及检测方法

Also Published As

Publication number Publication date
KR20000077137A (ko) 2000-12-26
KR100368082B1 (ko) 2003-01-15
TW447050B (en) 2001-07-21
CN1168123C (zh) 2004-09-22
JP2000357674A (ja) 2000-12-26

Similar Documents

Publication Publication Date Title
US5302233A (en) Method for shaping features of a semiconductor structure using chemical mechanical planarization (CMP)
CN1112730C (zh) 具有难熔金属覆盖的低阻金属导体线路和通路的器件
US6391780B1 (en) Method to prevent copper CMP dishing
JP5121348B2 (ja) 化学・機械的研磨（ｃｍｐ）中における銅のディッシングを防止するための局部領域合金化
US5854140A (en) Method of making an aluminum contact
EP0933811A2 (en) Dummy patterns for aluminium chemical polishing (CMP)
US6503827B1 (en) Method of reducing planarization defects
CN1144268C (zh) 半导体器件中不同种导电层的抛光方法
US5946592A (en) Combined in-situ high density plasma enhanced chemical vapor deposition (HDPCVD) and chemical mechanical polishing (CMP) process to form an intermetal dielectric layer with a stopper layer embedded therein
US11374165B2 (en) Method of forming ultra-smooth bottom electrode surface for depositing magnetic tunnel junctions
CN1168123C (zh) 金属镶嵌布线形貌的修正
US6653224B1 (en) Methods for fabricating interconnect structures having Low K dielectric properties
US6503828B1 (en) Process for selective polishing of metal-filled trenches of integrated circuit structures
CN1100343C (zh) 在半导体器件中形成接触塞的方法
CN1447393A (zh) 具有高选择比的平坦化方法
JP2001044156A (ja) 半導体装置の製造方法及び化学研磨装置
CN1110071C (zh) 平面化半导体基片的方法
US6380069B1 (en) Method of removing micro-scratch on metal layer
US6943114B2 (en) Integration scheme for metal gap fill, with fixed abrasive CMP
US20020058462A1 (en) Chemical mechanical polishing of dielectric materials
US20030186551A1 (en) Integration scheme for metal gap fill with HDP and fixed abrasive CMP
US7141502B1 (en) Slurry-less polishing for removal of excess interconnect material during fabrication of a silicon integrated circuit
JP2001110896A (ja) 半導体装置の製造方法
KR100511091B1 (ko) 반도체장치의 평탄화 방법
US6893968B2 (en) Defect-minimizing, topology-independent planarization of process surfaces in semiconductor devices

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1066140

Country of ref document: HK

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee