CN1252937C - 解码装置以及解码方法 - Google Patents

解码装置以及解码方法 Download PDF

Info

Publication number
CN1252937C
CN1252937C CNB018073700A CN01807370A CN1252937C CN 1252937 C CN1252937 C CN 1252937C CN B018073700 A CNB018073700 A CN B018073700A CN 01807370 A CN01807370 A CN 01807370A CN 1252937 C CN1252937 C CN 1252937C
Authority
CN
China
Prior art keywords
error
error correction
error code
data
correction data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018073700A
Other languages
English (en)
Other versions
CN1439197A (zh
Inventor
福冈俊彦
千田浩之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1439197A publication Critical patent/CN1439197A/zh
Application granted granted Critical
Publication of CN1252937C publication Critical patent/CN1252937C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1555—Pipelined decoder implementations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1525—Determination and particular use of error location polynomials
    • H03M13/1535—Determination and particular use of error location polynomials using the Euclid algorithm
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

防止在对扩大里德―索罗门码解码时误纠错。包括从输入数据计算输入数据故障位以及从根据输入数据所求出的第1纠错数据计算纠错数据故障位的故障位计算部、输出根据输入数据故障位的误码评价多项式以及误码位置多项式的各次数的系数和误码大小的评价多项式·位置多项式导出部、输出误码位置多项式的根的钱氏搜索部、将输入数据中存在误码时对输入数据进行了纠错处理的数据和不存在误码时的输入数据作为第1纠错数据输出并且将第1纠错数据中存在误码时对进行复原后获得的输入数据和不存在误码时的第1纠错数据作为第2纠错数据输出的纠错部。

Description

解码装置以及解码方法
技术领域
本发明涉及一种进行里德—索罗门(Reed-Solomon)码的多重纠错的解码技术。
背景技术
为了在各种大容量存储装置中进行信息存储、在高速通讯中进行信息传送，作为可多重纠错的编码而广泛使用里德—索罗门码。
里德—索罗门码是假定原始多项式为W(z)、W(z)＝0的根为α时，以该根α作为原始元的伽罗瓦域(Galois Field)上的编码，是区块纠错编码的一种。在此，考察伽罗瓦域GF(2m)的原始元为α、在该伽罗瓦域GF(2m)的元α0，α1，…α^(2m-2)中具有根的里德—索罗门码。在该编码中，编码长度n＝2m-1，以m比特为1个处理单位，即1个码元。原信息的量为n-2t个码元(t为纠错数)。
里德—索罗门码的解码，一般按照
(a)计算出故障位(syndrome)
(b)计算出错误评价多项式以及错误位置多项式
(c)利用钱氏搜索法(Chien search)计算出错误位置
(d)计算出错误的大小
(e)根据错误位置和错误大小进行数据纠错的顺序进行。该解码方法的详细内容已在特开平10-135846号公报中说明。
然而，最近在有线调制解调器和有线电视等系统中，采用扩大里德—索罗门码进行纠错。扩大里德—索罗门码是编码长度n大于编码的根所属的伽罗瓦域的元数q的编码，编码长度n＝q时称为1次扩大里德—索罗门码，编码长度n＝q+1时称为2次扩大里德—索罗门码。
例如，在北美的有线电视系统中，采用伽罗瓦域GF(27)中，使用P(x)＝x7+x3+1作为原始多项式P(x)、使用GL(x)＝(x+α)(x+α2)(x+α3)(x+α4)(x+α5)作为生成多项式GL(x)的、纠错数t＝3的1次扩大里德—索罗门码。此外，在该扩大里德—索罗门码中，尽管纠错数t＝3，由于生成多项式GL(x)为5次多项式，故障位计算时需要进行不同于通常的处理。
通常的里德—索罗门码，当编码长度n为2m时，需要在具有2m+1个元的伽罗瓦域GF(2m+1)上构成编码，而扩大里德—索罗门码即使在伽罗瓦域GF(2m)上，编码长度n也可以延伸到2m以上。
下面，分析个1码元的比特数m＝7、纠错数t＝3的伽罗瓦域GF(27)上的里德—索罗门码。
通常的里德—索罗门码具有在伽罗瓦域GF(27)的元α0，α1，…α126中的根，编码长度n＝127。由于生成多项式GL(x)的次数是纠错数t的2倍，所以当纠错数t＝3时，生成多项式GL(x)可以采用6次多项式的GL(x)＝(x+α)(x+α2)(x+α3)(x+α4)(x+α5)(x+α6)。
另一方面，如果考察扩大里德—索罗门码，在相同的伽罗瓦域GF(27)中，可以构成具有更长编码长度的编码进行纠错。例如，可以采用编码长度n＝128的扩大里德—索罗门码。
在通常的里德—索罗门码的解码中，由于错误位置多项式的根和错误的位置一一对应，通过利用钱氏搜索法求解错误位置多项式，而求出错误位置。钱氏搜索法是将伽罗瓦域的所有元依次代入到错误位置多项式中、把使该多项式的值为零的元作为错误位置多项式的根的一种求解方法。例如，当纠错数t＝3时，将元依次代入到3次多项式的错误位置多项式中，把使多项式的值为零时所代入的元作为错误位置多项式的3个根求出。
当附加了超过编码的纠错能力的错误时，由于不能正确导出错误评价多项式和错误位置多项式，或者在钱氏搜索法中不能导出正确的错误位置多项式的根，可以认为不可能纠错。这时，不实施纠错处理，原样输出所输入的数据。
然而，在扩大里德—索罗门码，由于编码长度n比伽罗瓦域GF(27)的0以外的元的个数要多，元和错误位置不能一一对应，在钱氏搜索法中需要进行和通常的里德—索罗门码的解码不同的处理。
在此，可以考虑采用以下的方式对扩大里德—索罗门码进行解码。例如，编码长度n＝128的扩大里德—索罗门码，当纠错数t＝3时，由信息记号122码元、冗长记号6码元构成。在伽罗瓦域GF(27)中，由于可以通过钱氏搜索法纠错的只有127码元，在接收语句128码元之中，只能将除去冗长记号1码元后剩余的127码元作为对象进行纠错。
但是，如果采用128码元的编码纠正编码中的127码元，对于不实行纠错处理的冗长记号1码元也会产生错误，会产生不能正确进行纠错的错误纠错的问题。
本发明正是解决这样的问题的发明，其目的在于提供一种在对扩大里德—索罗门码的接收语句解码时，判定是否可以纠错，当可以纠错时获得实施了正确纠错处理的数据，对于不能纠错时不进行误纠错的解码装置以及解码方法。
发明内容
本发明之1的解码装置，包括：误码检测部，其输入由扩大里德—索罗门码所构成的接收语句，求取误码位置和误码大小；纠错数据运算部，其使用所述误码位置和所述误码大小对该接收语句进行纠错处理，生成纠错数据；判定部，其对纠错数据，计算出故障位，根据计算出的故障位判定能否生成没有误码的纠错数据，输出误码标志信号；纠错数据输出部，其输入所述误码标志信号，当所述误码标志信号表示生成了没有误码的纠错数据时输出该纠错数据，另一方面，当所述误码标志信号表示不能生成没有误码的纠错数据时，根据该纠错数据，使用与其对应的所述误码位置及所述误码大小，将纠错处理前的接收语句输出。
这样，对于接收语句，在判定最终不能生成没有误码的纠错数据时，不让输出没有正确纠错的数据。
又，在上述本发明之1的解码装置中，理想的是，所述判定部，在由所述接收语句生成的纠错数据中存在误码时，输出表示不能生成没有误码的纠错数据的误码标志信号。
这样，当在纠错数据中存在误码时，不进行这以上的纠错，判定为不能生成没有误码的纠错数据，输出纠错前的接收语句。
又，在上述本发明之1的解码装置中，理想的是，上述纠错处理部在生成没有误码的纠错数据之前反复执行上述纠错处理，在进行了给定次数的纠错处理后仍然没有生成没有误码的纠错数据时，判定为不能生成没有误码的纠错数据。
这样，反复进行纠错，可以提高生成没有误码的纠错数据的可能性。
又本发明之2的解码装置，将由扩大里德—索罗门码所构成的接收语句作为输入数据，包括：纠错部，其根据所述输入数据求出第1纠错数据；故障位计算部，其求出所述输入数据的故障位并作为输入数据故障位，根据该输入数据故障位，输出表示在所述输入数据中是否存在误码的第1标志位信号，并且求出对于由所述纠错部求出的所述第1纠错数据的故障位并作为纠错数据故障位，根据该纠错数据故障位，输出表示在所述第1纠错数据中是否存在误码的第2标志位信号；评价多项式·立置多项式导出部，其根据所述输入数据故障位求出误码评价多项式以及误码位置多项式的各次数的系数，同时根据从所述系数求出的误码评价值以及所对应的误码位置多项式微分值求出误码的大小；钱氏搜索法部，其根据所述系数求出所述误码位置多项式的根，同时计算在所述误码评价多项式中分别代入每一个所述根所获得的误码的评价值以及在所述误码位置多项式的导函数中分别代入每一个所述根所获得的误码位置多项式微分值。所述纠错部，进一步，当所述第1标志位信号表示在所述输入数据中存在误码时，把在根据所述根以及所对应的所述误码的大小对所述输入数据进行纠错处理后所获得的输入作为第1纠错数据，而当所述第1标志位信号表示在所述输入数据中不存在误码时，将该输入数据作为所述第1纠错数据输出到所述故障位计算部，同时当所述第2标志位信号表示在所述第纠错数据中存在误码时，把通过对所述第1纠错数据进行复原处理而获得的纠错处理前的数据作为第2纠错数据输出，而当所述第2标志位信号表示在所述第1纠错数据中不存在误码时，将该第1纠错数据作为第2纠错数据输出。
这样，由于不仅求出输入数据故障位，而且还求出纠错数据故障位，所以，可以知道纠错是否正确进行。
又，在上述本发明之2的解码装置中，理想的是，上述故障位计算部包括以上述输入数据以及上述纠错部所输出的上述第1纠错数据作为输入并将其交互输出的选择器、根据上述选择器输出的上述输入数据以及上述第1纠错数据、分别计算上述输入数据故障位以及上述纠错数据故障位的故障位运算器、保存并输出上述输入数据故障位的输入数据故障位保存器、保存并输出上述纠错数据故障位的纠错数据故障位保存器、上述输入数据故障位保存器输出的上述输入数据故障位的成分均为零时表示上述输入数据中不存在误码、反之表示上述输入数据中存在误码、输出上述第1标志位信号的第1故障位零检测器、上述纠错数据故障位保存器输出的上述纠错数据故障位的成分均为零时表示上述第1纠错数据中不存在误码、反之表示上述第1纠错数据中存在误码、输出上述第2标志位信号的第2故障位零检测器。
这样，并行计算输入数据故障位和纠错数据故障位，同时输出第1标志位信号和第2标志位信号，可以同时知道在输入数据和第1纠错数据中是否存在误码。
又，在上述本发明之2的解码装置中，理想的是，上述评价多项式·位置多项式导出部是通过欧几里德互除运算、根据上述输入数据故障位求出并输出上述误码评价多项式以及上述误码位置多项式的各次数的系数的装置，在上述欧几里德互除运算结束时、即使上述误码位置多项式的次数在上述误码评价多项式的次数以下、也输出上述系数。
这样，无论欧几里德互除运算的结果，可以获得误码评价多项式以及误码位置多项式，可以求出误码位置和误码大小，进行扩大里德—索罗门码的解码。
又，在上述本发明之2的解码装置中，理想的是，上述钱氏搜索部在上述误码位置多项式中依次代入由扩大里德—索罗门码的根定义的伽罗瓦域的元、让上述误码位置多项式的值成为零的元作为该误码位置多项式的根求出，即使该误码位置多项式的相互不同的根的数量不到该误码位置多项式的次数时、也输出该误码位置多项式的根。
这样，无论通过钱氏搜索法所得到的误码位置多项式的相互不同的根的数量，都可以利用该根，可以求出误码位置和误码大小，进行扩大里德—索罗门码的解码。
又，在上述本发明之2的解码装置中，理想的是，上述纠错部包括上述第1标志位信号表示在上述输入数据中存在误码时、对上述输入数据进行了从表示与上述根的每一个对应的误码位置的码元中减去所对应的上述误码的大小的纠错处理之后所获得的数据、反之以上述输入数据，分别作为上述第1纠错数据输出的第1纠错器、保存并输出上述误码位置的误码位置数据保存器、保存并输出上述误码的大小的误码大小数据保存器、上述第2标志位信号表示在上述第1纠错数据中存在误码时、对上述第1纠错数据进行了恢复到从表示与上述误码位置的码元中加上所对应的上述误码的大小的上述纠错处理之前的数据的复原处理之后所获得的数据、反之以上述第1纠错数据，分别作为上述第2纠错数据输出的第2纠错器。
这样，可以并行进行对输入数据的纠错处理和对第1纠错数据的复原处理，可以高速地进行处理。
又，在上述本发明之2的解码装置中，理想的是，进一步包括在上述纠错部在开始计算第1纠错数据之前保存上述输入数据然后输出、在上述纠错部在开始计算第2纠错数据之前保存上述第1纠错数据数据然后输出的数据存储部。
这样，可以向纠错部以合适的时序提供必要的数据。并且，对于1句的接收语句，由于只要保存输入数据或者该输入数据所生成的第1纠错数据的任一个即可，所以，可以减少数据存储部的容量。
又，本发明之3是，作为解码方法，包括：生成纠错数据的工序，通过求出对于由扩大里德—索罗门码所构成的接收语句的误码位置和误码大小，使用所述误码位置和所述误码大小对该接收语句进行纠错处理，生成纠错数据；和纠错数据决定工序，对所生成的纠错数据，计算出故障位，根据计算出的故障位判定有无误码，在生成没有误码的纠错数据时输出该纠错数据，而在不能生成没有误码的纠错数据时，根据该纠错数据，使用与其对应的所述误码位置及所述误码大小把接收语句还原成被误码纠错之前的接收语句，决定其为应求出的纠错数据。
又，在上述本发明之3的解码方法中，理想的是，在上述纠错处理工序中在从上述接收语句生成的纠错数据中存在误码时，判定为不能生成没有误码的纠错数据。
又，在上述本发明之3的解码方法中，理想的是，在上述纠错处理工序中在生成没有误码的纠错数据之前反复执行上述纠错处理，在进行了给定次数的纠错处理后仍然没有生成没有误码的纠错数据时，判定为不能生成没有误码的纠错数据。
依据本发明的解码装置以及解码方法，通过对纠错处理后的数据再次进行故障位的计算，进行误码检查，可以防止误纠错，从而不仅可以实现对通常里德—索罗门码的解码，而且可以实现对扩大里德—索罗门码的解码。
附图说明
图1是有关本发明的实施方案的里德—索罗门解码装置的构成方框图。
图2是图1的里德—索罗门解码装置中的处理流程图。
图3是图1的故障位计算部的构成方框图。
图4是图1的错误纠正部的构成方框图。
图5是图1的里德—索罗门解码装置中动作的时序图。
图6是图3所示故障位计算部的内部的动作时序图。
具体实施方式
以下参照附图说明本发明的一实施例。
图1是有关本发明的实施例的里德—索罗门解码装置的构成方框图。图1的里德—索罗门解码装置包括故障位计算部10、评价多项式·位置多项式导出部20、钱氏搜索部30、纠错部40、数据存储部50。故障位计算部10、评价多项式·位置多项式导出部20、钱氏搜索部30、以及纠错部40作为纠错处理部而动作。
图1的里德—索罗门解码装置，以扩大里德—索罗门码构成接收语句作为输入数据DI，将其解码后作为第2纠错数据C2输出。在以下作为例子，所输入的扩大里德—索罗门码的接收语句为伽罗瓦域GF(27)的1次扩大里德—索罗门码，假定1码元的比特数m＝7，编码长度n＝128。接收语句1句由128个码元构成。又，以纠错数t＝3进行说明。因此，该扩大里德—索罗门码可以进行3码元的纠错。
图2是图1的里德—索罗门解码装置中的处理流程图。在以下，参照图1以及图2中的第S1～S11步骤进行说明。在接收语句中，假定在接收语句中的位置ju处的码元产生了大小为eu的误码。此外u＝1、2、…、k(k≤t)。这样在接收语句中的错误码元的位置ju称为误码位置。
在故障位计算部10以及数据存储部50中将输入数据DI输入，数据存储部50将输入数据DI保存并输出到纠错部40。
在第S1步，故障位计算部10把输入数据DI的故障位作为输入数据故障位SI进行计算。
在第S2步，故障位计算部10检测输入数据故障位SI的成分是否均为零。故障位计算部10，当输入数据故障位SI的成分均为零时判定在输入数据DI中没有误码，使作为第1标志位信号的第1无误码状态表示信号F1有效并输出给纠错部40，然后移动到第S3步。故障位计算部10，当输入数据故障位SI的成分有不为零的情况时判定在输入数据DI中有误码，使第1无误码状态表示信号F1无效并输出给纠错部40，然后移动到第S4步。任一种情况，故障位计算部10都将输入数据故障位SI输出给评价多项式·位置多项式导出部20。
在第S3步，纠错部40根据第1无误码状态表示信号F1为有效，表明不需要纠错，所以将数据存储部50所输出的输入数据DI作为第1纠错数据原样输出给故障位计算部10以及数据存储部50。
在第S4～S7步，处理第1无误码状态表示信号F1为非有效，在输入数据DI中存在误码时的情况。
在第S4步，评价多项式·位置多项式导出部20通过欧几里德互除运算从故障位计算部SI中求出误码位置多项式σ(z)和误码评价多项式ω(z)的各级数的系数，并将这些多项式的系数输出给钱氏搜索部30。
评价多项式·位置多项式导出部20包括数据保存部(图中未画出)以及伽罗瓦运算器(图中未画出)。数据保存器保存输入数据故障位SI以及欧几里德互除运算的中间结果，最终输出误码位置多项式σ(z)和误码评价多项式ω(z)的各级数的系数。伽罗瓦运算器根据数据保存器的输出进行欧几里德互除运算，求出中间结果，并输出给数据保存器。关于欧几里德互除运算的详细内容在特开平10-135846号公报中已说明。
此外，图1的评价多项式·位置多项式导出部20在欧几里德互除运算结束时，即使在误码位置多项式σ(z)和误码评价多项式ω(z)的次数以下，也输出这些多项式的系数。
在第S5步，钱氏搜索部30进行钱氏搜索法，求解误码位置多项式σ(z)的根α-ju。即钱氏搜索部30依次在误码位置多项式σ(z)中代入伽罗瓦域GF(27)的元，把当误码位置多项式σ(z)的值为零时的元作为该误码位置多项式σ(z)的根α-ju求出，并输出给纠错部40。这时，钱氏搜索部30，即使误码位置多项式σ(z)在伽罗瓦域GF(27)中具有的相互不同的根的数量不到该误码位置多项式σ(z)的次数时，也不判断是否可以纠错，而将根α-ju输出给纠错部40。误码位置多项式σ(z)的每一个根α-ju与误码位置ju对应。
又，钱氏搜索部30在误码评价多项式ω(z)中代入误码位置多项式σ(z)的各个根α-ju，以求出误码的评价值ω(α-ju)，同时在误码位置多项式σ(z)的导函数中代入误码位置多项式σ(z)的各个根α-ju，以求出误码位置多项式微分值σ’(α-ju)。钱氏搜索部30将误码的评价值ω(α-ju)和误码位置多项式微分值σ’(α-ju)输出给评价多项式·位置多项式导出部20。
在第S6步，评价多项式·位置多项式导出部20中的伽罗瓦运算器(图中未画出)，对误码的评价值ω(α-ju)用误码位置多项式微分值σ’(α-ju)相除，求出表示每个误码位置ju的码元中的误码比特的误码大小eu，并输出给纠错部40。
在第S7步，纠错部40，根据钱氏搜索部30所输出的与误码位置多项式σ(z)的每个根α-ju所对应的误码位置ju和评价多项式·位置多项式导出部20所输出的误码大小eu，对数据存储部50所输出的输入数据DI进行纠错处理。即，从输入数据DI的接收语句的误码位置ju的码元中减去与其对应的误码的大小eu。由于是在伽罗瓦域GF(27)的扩大域上运算，所以也可以采用相加代替与误码的大小eu的相减。
纠错部40将进行了误码纠错处理后的数据作为第1纠错数据C1输出给故障位计算部10以及输出存储部50。数据存储部50保存第1纠错数据C1，并再次输出给纠错部40。
在第S8步，故障位计算部10，作为纠错数据故障位SC而计算出第1纠错数据C1的故障位。
在第S9步，故障位计算部10检查纠错数据故障位SC的成分是否均为零。故障位计算部10，当纠错数据故障位SC的成分均为零时判定在第1纠错数据C1中没有误码，使作为第2标志位信号的第2无误码状态表示信号F2有效并输出给纠错部40，然后移动到第S10步。故障位计算部10，当纠错数据故障位SC的成分有不为零的情况时判定在第1纠错数据SC中有误码，使作为第2标志位信号的第2无误码状态表示信号F2无效并输出给纠错部40，然后移动到第S11步。
在第S10步，纠错部40根据第2无误码状态表示信号F2为有效表明在第1纠错数据C1中没有误码，所以将数据存储部50所输出的第1纠错数据C1作为第2纠错数据C2原样输出。
在第S11步，纠错部40根据第2无误码状态表示信号F2为无效表明在第1纠错数据C1中有误码，所以根据钱氏搜索部30所输出的与误码位置多项式σ(z)的每个根α-ju所对应的误码位置ju和评价多项式·位置多项式导出部20所输出的误码大小eu，对数据存储部50所输出的第1纠错数据C1进行复原到纠错处理前的输入数据DI的处理。即，从第1纠错数据C1的误码位置ju的码元中减去或者加上与其对应的误码的大小eu。纠错部40将通过复原所获得的输入数据DI作为第2纠错数据C2输出。
图3表示图1的故障位计算部10的构成方框图。图3的故障位计算部10包括选择器11、故障位运算器12、输入数据故障位保存器13、纠错数据故障位保存器14、第1故障位零检测器15、第2故障位零检测器16。
在选择器11中，输入数据DI和第1纠错数据C1被输入，并将这些交互输出给故障位运算器12。故障位运算器12和选择器11同步动作，并交互进行求出输入数据故障位SI的计算和求出纠错数据故障位SC的计算，将计算结果输出给输入数据故障位保存器13和纠错数据故障位保存器14。
输入数据故障位保存器13只将故障位运算器12的输出中的输入数据故障位SI取出并保存，然后输出给第1故障位零检测器15。第1故障位零检测器1 5在输入数据故障位SI的成分均为零时判定输入数据DI中不存在误码，使第1无误码状态表示信号F1有效，而在输入数据故障位SI的成分不均为零时，判定输入数据DI中存在误码，使第1无误码状态表示信号F1无效，并输出给纠错部40。又，输入数据故障位保存器13与第1故障位零检测器15输出第1无误码状态表示信号F1的时刻同步，向评价多项式·位置多项式导出部20输出输入数据故障位SI。
同样，纠错数据故障位保存器14只将故障位运算器12的输出中的纠错数据故障位SC取出保存后，输出给第2故障位零检测器16。第2故障位零检测器16在纠错数据故障位SC的成分均为零时让第2无误码状态表示信号F2有效，而在输入数据故障位SI的成分存在不为零的情况时，让第2无误码状态表示信号F2无效，并输出给纠错部40。
图4表示图1的纠错部40的构成方框图。图4的纠错部40包括第1纠错器41、误码位置数据保存器42、误码大小数据保存器43、第2纠错器44。
在第1纠错器41中输入第1无误码状态表示信号F1、数据存储部50所输出的输入数据DI、钱氏搜索部30所输出的误码位置多项式σ(z)的根α-ju以及评价多项式·位置多项式导出部20所输出的误码的大小eu。
第1纠错器41在第1无误码状态表示信号F1为有效时，由于对输入数据DI没有纠错的必要，将输入数据DI作为第1纠错数据C1原样输出。又，第1纠错器41在第1无误码状态表示信号F1为无效时，由于输入数据DI包含误码，有纠错的必要，针对输入数据DI中的表示与根α-ju对应的每个误码位置ju的码元，进行相加或者相减与该误码位置ju对应的误码大小eu的纠错处理，将纠错处理后的数据作为第1纠错数据C1输出。第1纠错器41将第1纠错数据C1输出给故障位计算部10以及数据存储部50。
误码位置数据保存器42保存根α-ju，输出给第2纠错器44。误码大小数据保存器43保存误码大小eu，输出给第2纠错器44。
在第2纠错器42中输入第2无误码状态表示信号F2、数据存储部50所输出的第1纠错数据C1、误码位置多项式σ(z)的根α-ju、误码的大小eu。
第2纠错器42在第2无误码状态表示信号F2为有效时，由于对第1纠错数据C1没有纠错的必要，所以将第1纠错数据C1作为第2纠错数据C2原样输出。又，第2纠错器42在第2无误码状态表示信号F2为无效时，由于第1纠错数据C1包含误码，有纠错的必要，所以根据根α-ju对应的误码位置ju和误码大小eu，进行将第1纠错数据C1复原到在第1纠错器41中进行处理前的输入数据DI的复原处理。该处理可以通过对表示第1纠错数据C1每个误码位置ju的码元加上或减去与该误码位置ju对应的误码大小eu而进行。第2纠错器42将通过复原所获得的输入数据DI作为第2纠错数据C2输出。
这样，第2纠错器42是在第1纠错器41不能正确进行纠错处理并且在第1纠错数据C1中包含误码时，不输出第1纠错数据C1，而输出复原后的输入数据DI。
图5表示图1的里德—索罗门解码装置中动作的时序图。图5(a)表示输入给故障位计算部10和数据存储部50的输入数据DI，(b)表示在故障位计算部10中的输入数据故障位SI以及纠错数据故障位SC的计算，(c)表示在评价多项式·位置多项式导出部20中的误码评价多项式ω(z)、误码位置多项式σ(z)和误码大小eu的计算，(d)表示在钱氏搜索部30中的查找，(e)表示纠错部40的第1以及第2纠错数据C1、C2的输出。
在图5中，P0～P5表示对有关所输入的第0～5号数据包的处理，stop表示没有实施动作的状态，此外，编码长度n＝128的接收语句的1句作为1个数据包进行处理。在此重点以数据包P2为中心进行说明。
在第1管道线段，将数据包P2作为输入数据DI输入给故障位计算部10和数据存储部50，故障位计算部10计算有关数据包P2的输入数据故障位SI(图5(a)、(b))。
在第2管道线段，评价多项式·位置多项式导出部20首先利用在第1管道线段中所计算的有关数据包P2的输入数据故障位SI，计算误码评价多项式ω(z)和误码位置多项式σ(z)的各次数的系数(图5(c))。然后，钱氏搜索部30采用该误码评价多项式ω(z)和误码位置多项式σ(z)，通过钱氏搜索法，计算出有关数据包P2的误码位置多项式σ(z)的根α-ju、误码评价值ω(α-ju)以及误码位置多项式微分值σ’(α-ju)(图5(d))。进一步，评价多项式·位置多项式导出部20采用有关数据包P2的误码评价值ω(α-ju)以及误码位置多项式微分值σ’(α-ju)，计算出误码大小eu(图5(c))。在第2管道线段，评价多项式·位置多项式导出部20以及钱氏搜索部30在一方进行运算处理期间，另一方处于停止状态。
为了进行这样的处理，向评价多项式·位置多项式导出部20和钱氏搜索部30输入成为基准的时钟信号(图中未画出)的4倍频率的时钟信号(图中未画出)。
在第3管道线段，纠错部40采用在第2管道线段所计算出的有关数据包P2的误码位置多项式σ(z)的根α-ju、以及误码大小eu，对保存在数据存储部50中的有关数据包P2的输入数据DI，进行根据需要的纠错处理求出第1纠错数据C1(图5(e))。纠错器40向故障位计算部10和数据存储部50输出第1纠错数据C1。又，在第3管道线段，故障位计算部10数据包P2的第1纠错数据C1计算纠错数据故障位SC。这时，向故障位计算部10和数据存储部50输入数据包P4，故障位计算部10也进行有关数据包P4的输入数据故障位SI的计算(图5(b))。
这样，由于输入数据故障位SI以及纠错数据故障位SC的计算是并行进行，向故障位计算部10输入成为基准的时钟信号(图中未画出)的2倍频率的时钟信号(图中未画出)。
在第4管道线段，纠错部40，在有关数据包P2的第1纠错数据C1的纠错数据故障位SC的成分存在不为零的情况时，将保存在数据存储部50中的第1纠错数据C1进行复原处理后获得的纠错处理前的输入数据DI，或者在纠错数据故障位SC的成分均为零时，将保存在数据存储部50中的第1纠错数据C1原样，作为第2纠错数据C2输出。这时，纠错部40也对在第2管道线段输入到故障位计算部10中的数据包P3进行纠错处理，求出第1纠错数据C1(图5(e))。
在以上的4个管道线段中，结束有关数据包P2的一系列处理。此外，向纠错部40和数据存储部50输入成为基准的时钟信号(图中未画出)。
图6是表示图3所示故障位计算部10的内部的动作时序图。图6(a)表示向选择器11输入的输入数据DI，(b)表示向选择器11输入的第1纠错数据C1，(c)表示在故障位运算器12的故障位运算，(d)表示输入数据故障位保存器13输出的输入数据故障位SI、(e)表示第1故障位零检测器15输出的第1无误码状态表示信号F1，(f)表示纠错数据故障位保存器14输出的纠错数据故障位SC，(g)表示第2故障位零检测器16输出的第2无误码状态表示信号F2。在图6中，和图5同样，P0～P5分别表示对有关所输入的第0～5号包的处理，又，P2(n)表示执行有关数据包P2中第n号码元的处理。
在第1管道线段，如图6(a)、(b)所示，向图3的选择器11依次输入作为第2数据包P2的输入数据DI的数据包P2的码元P2(1)、P2(2)、…、P2(n)，同时依次输入作为第0数据包P0的第1纠错数据C1的数据包P0的码元P0(1)、P0(2)、…、P0(n)。
选择器11按照P2(1)、P0(1)、P2(2)、P0(2)、…、P0(n)的顺序，交互地向故障位运算器12输出第2数据包P2的输入数据DI的码元和第0数据包P0的第1纠错数据C1的码元。故障位运算器12对从选择器11输入的码元按照所输入的顺序进行故障位计算(图6(c))。故障位运算器12，将有关数据包P2的输入数据DI的输入数据故障位SI以及有关数据包P0的第1纠错数据C1的纠错数据故障位SC，在各自的第n号码元的计算结束时，分别输出到输入数据故障位保存器13和纠错数据故障位保存器14。故障位运算器12对1个码元的运算处理以输入数据DI的码元的输入速率的2倍速率进行。
在第2管道线段、输入数据故障位保存器13将有关数据包P2的输入数据故障位SI输出给第1故障位零检测器15(图6(d))。纠错数据故障位保存器14将有关数据包P0的纠错数据故障位SC输出给第2故障位零检测器16(图6(f))。
又，在第2管道线段、第1故障位零检测器15将检测有关数据包P2的输入数据故障位SI的成分是否均为零的结果作为第1无误码状态表示信号F1输出。例如，该输入数据故障位SI的成分均为零，在数据包P2中没有误码时，第1故障位零检测器15使第1无误码状态表示信号F1有效并输出(图6(e))。同样，第2故障位零检测器16将检测有关数据包P0的纠错数据故障位SC的成分是否均为零的结果作为第2无误码状态表示信号F2输出(图6(g))。
在第3管道线段、和第1管道线段同样，故障位运算器12计算出有关数据包P4输入数据故障位SI以及有关数据包P2的纠错数据故障位SC(图6(c))。
在第4管道线段、第1故障位零检测器15将检测有关数据包P4的输入数据故障位SI的成分是否均为零的结果作为第1无误码状态表示信号F1输出(图6(e))。第2故障位零检测器16将检测有关数据包P2的纠错数据故障位SC的成分是否均为零的结果作为第2无误码状态表示信号F2输出(图6(g))。这样，故障位计算部10，在4个管道线段中结束有关1个数据包的处理。
如上所述，有关本发明的解码装置，在对输入数据DI实施纠错处理后，对所纠错的数据C1再次进行故障位计算，求出纠错数据故障位SC，在认为是无纠错时输出纠错前的输入数据DI，可以避免输出误纠错的数据。
此外，在以上的实施例中，虽然只是在进行1次纠错后，判定所生成的纠错数据中是否包含误码，也可以在进行多次纠错后进行判定。即，将输入数据DI保存，在直到在纠错数据中检测不到误码之前反复进行纠错，在出现没有误码的纠错数据时，将该纠错数据输出，如果在反复进行给定次数纠错后仍然不能产生没有误码的纠错数据时，判定不能产生没有误码的纠错数据，输出所保存的纠错前的接收语句的输入数据DI。这时，纠错部40在每次输出纠错数据时，故障位计算部10计算纠错数据的故障位，判定故障位是否为零，并通知给纠错部40，同时也需要向评价多项式·位置多项式导出部20输出故障位。
此外，本发明的解码装置也可以采用软件通过利用微处理器实现。
产业上的利用可能性
本发明可用于对以扩大里德—索罗门码编码的信息的解码。

Claims (10)

1.一种解码装置，其特征是：包括：
误码检测部，其输入由扩大里德—索罗门码所构成的接收语句，求取误码位置和误码大小；
纠错数据运算部，其使用所述误码位置和所述误码大小对该接收语句进行纠错处理，生成纠错数据；
判定部，其对纠错数据，计算出故障位，根据计算出的故障位判定能否生成没有误码的纠错数据，输出误码标志信号；
纠错数据输出部，其输入所述误码标志信号，当所述误码标志信号表示生成了没有误码的纠错数据时输出该纠错数据，另一方面，当所述误码标志信号表示不能生成没有误码的纠错数据时，根据该纠错数据，使用与其对应的所述误码位置及所述误码大小，将纠错处理前的接收语句输出。
2.根据权利要求1所述的解码装置，其特征是：所述判定部，在由所述接收语句生成的纠错数据中存在误码时，输出表示不能生成没有误码的纠错数据的误码标志信号。
3.一种解码装置，将由扩大里德—索罗门码所构成的接收语句作为输入数据，其特征是：包括：
纠错部，其根据所述输入数据求出第1纠错数据；
故障位计算部，其求出所述输入数据的故障位并作为输入数据故障位，根据该输入数据故障位，输出表示在所述输入数据中是否存在误码的第1标志位信号，并且求出对于由所述纠错部求出的所述第1纠错数据的故障位并作为纠错数据故障位，根据该纠错数据故障位，输出表示在所述第1纠错数据中是否存在误码的第2标志位信号；
评价多项式·位置多项式导出部，其根据所述输入数据故障位求出误码评价多项式以及误码位置多项式的各次数的系数，同时根据从所述系数求出的误码评价值以及所对应的误码位置多项式微分值求出误码的大小；
钱氏搜索法部，其根据所述系数求出所述误码位置多项式的根，同时计算在所述误码评价多项式中分别代入每一个所述根所获得的误码的评价值以及在所述误码位置多项式的导函数中分别代入每一个所述根所获得的误码位置多项式微分值，
所述纠错部，进一步，当所述第1标志位信号表示在所述输入数据中存在误码时，把在根据所述根以及所对应的所述误码的大小对所述输入数据进行纠错处理后所获得的输入作为第1纠错数据，而当所述第1标志位信号表示在所述输入数据中不存在误码时，将该输入数据作为所述第1纠错数据输出到所述故障位计算部，同时当所述第2标志位信号表示在所述第纠错数据中存在误码时，把通过对所述第1纠错数据进行复原处理而获得的纠错处理前的数据作为第2纠错数据输出，而当所述第2标志位信号表示在所述第1纠错数据中不存在误码时，将该第1纠错数据作为第2纠错数据输出。
4.根据权利要求3所述的解码装置，其特征是：所述故障位计算部包括
以所述输入数据以及所述纠错部所输出的所述第1纠错数据作为输入并将其交互输出的选择器；
根据所述选择器输出的所述输入数据以及所述第1纠错数据、分别计算出所述输入数据故障位以及所述纠错数据故障位的故障位运算器；
保存并输出所述输入数据故障位的输入数据故障位保存器；
保存并输出所述纠错数据故障位的纠错数据故障位保存器；
输出当所述输入数据故障位保存器输出的所述输入数据故障位的成分均为零时表示所述输入数据中不存在误码、反之表示所述输入数据中存在误码的所述第1标志位信号的第1故障位零检测器；
输出当所述纠错数据故障位保存器输出的所述纠错数据故障位的成分均为零时表示所述第1纠错数据中不存在误码、反之表示所述第1纠错数据中存在误码的所述第2标志位信号的第2故障位零检测器。
5.根据权利要求3所述的解码装置，其特征是：所述评价多项式·位置多项式导出部
是通过欧几里德互除运算、根据所述输入数据故障位求出并输出所述误码评价多项式以及所述误码位置多项式的各次数的系数的装置，
在所述欧几里德互除运算结束时、即使所述误码位置多项式的次数在所述误码评价多项式的次数以下、也输出所述系数。
6.根据权利要求3所述的解码装置，其特征是：所述钱氏搜索法部在所述误码位置多项式中依次代入由扩大里德—索罗门码的根定义的伽罗瓦域的元、把所述误码位置多项式的值成为零的元作为该误码位置多项式的根求出，
即使该误码位置多项式的相互不同的根的数量未达到该误码位置多项式的次数、也输出该误码位置多项式的根。
7.根据权利要求3所述的解码装置，其特征：是所述纠错部包括
当所述第1标志位信号表示在所述输入数据中存在误码时，把通过对所述输入数据进行从表示与每一个所述根对应的误码位置码元中减去所对应的所述误码的大小的纠错处理之后所获得的数据、反之以所述输入数据，分别作为所述第1纠错数据输出的第1纠错器、
保存并输出所述误码位置的误码位置数据保存器、
保存并输出所述误码的大小的误码大小数据保存器、
当所述第2标志位信号表示在所述第1纠错数据中存在误码时、把通过对所述第1纠错数据进行恢复到从表示与所述误码位置的码元中加上所对应的所述误码的大小的所述纠错处理之前的数据的复原处理之后所获得的数据、反之以所述第1纠错数据，分别作为所述第2纠错数据输出的第2纠错器。
8.根据权利要求3所述的解码装置，其特征是：还包括
在所述纠错部在直到开始计算对应该输入数据的第1纠错数据之前保存所述输入数据，并输出到所述纠错部、在所述纠错部在直到开始计算对应第1纠错数据的第2纠错数据之前保存所述第1纠错数据数据，并输出到所述纠错部的数据存储部。
9.一种解码方法，其特征是：包括：
生成纠错数据的工序，通过求出对于由扩大里德—索罗门码所构成的接收语句的误码位置和误码大小，使用所述误码位置和所述误码大小对该接收语句进行纠错处理，生成纠错数据；和
纠错数据决定工序，对所生成的纠错数据，计算出故障位，根据计算出的故障位判定有无误码，在生成没有误码的纠错数据时输出该纠错数据，而在不能生成没有误码的纠错数据时，根据该纠错数据，使用与其对应的所述误码位置及所述误码大小把接收语句还原成被误码纠错之前的接收语句，决定其为应求出的纠错数据。
10.根据权利要求9所述的解码方法，其特征是：在所述纠错数据决定工序中，在由所述接收语句生成的纠错数据中存在误码时，判定为不能生成没有误码的纠错数据。
CNB018073700A 2000-03-27 2001-03-27 解码装置以及解码方法 Expired - Fee Related CN1252937C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000086831A JP3352659B2 (ja) 2000-03-27 2000-03-27 復号装置及び復号方法
JP86831/00 2000-03-27
JP86831/2000 2000-03-27

Publications (2)

Publication Number Publication Date
CN1439197A CN1439197A (zh) 2003-08-27
CN1252937C true CN1252937C (zh) 2006-04-19

Family

ID=18602933

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018073700A Expired - Fee Related CN1252937C (zh) 2000-03-27 2001-03-27 解码装置以及解码方法

Country Status (7)

Country Link
US (2) US20030145272A1 (zh)
EP (1) EP1280281A4 (zh)
JP (1) JP3352659B2 (zh)
KR (1) KR100526222B1 (zh)
CN (1) CN1252937C (zh)
TW (1) TW486880B (zh)
WO (1) WO2001073952A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101453219B (zh) * 2007-11-30 2012-02-08 无锡华润矽科微电子有限公司 一种钱搜索电路及利用该电路的钱搜索方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6954892B2 (en) * 2002-06-06 2005-10-11 National Chiao Tung University Method for calculating syndrome polynomial in decoding error correction codes
US7206993B2 (en) 2003-03-12 2007-04-17 Matsushita Electric Industrial Co., Ltd. Method and device for decoding Reed-Solomon code or extended Reed-Solomon code
CN100394506C (zh) * 2003-08-20 2008-06-11 上海乐金广电电子有限公司 纠错装置及方法
CN100384116C (zh) * 2005-03-31 2008-04-23 中国科学院空间科学与应用研究中心 一种高速译码芯片
KR100714447B1 (ko) 2005-11-28 2007-05-07 한국전자통신연구원 수정 유클리드 알고리즘 연산 장치 및 그 방법과 그를이용한 리드-솔로몬 복호 장치
US20070150798A1 (en) * 2005-12-12 2007-06-28 Jia-Horng Shieh Method for decoding an ecc block and related apparatus
US8370727B2 (en) * 2009-02-03 2013-02-05 Silicon Motion, Inc. Method and circuit for decoding an error correction code
KR101678917B1 (ko) * 2010-09-16 2016-11-24 삼성전자주식회사 디코더, 이의 동작방법, 및 이를 포함하는 장치들
CN102684706A (zh) * 2012-05-16 2012-09-19 山东华芯半导体有限公司 并行搜索的检错纠错方法和电路
US11651830B2 (en) * 2020-07-09 2023-05-16 Synopsys, Inc. Low latency decoder for error correcting codes

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3137119B2 (ja) * 1989-06-07 2001-02-19 キヤノン株式会社 誤り訂正装置
JP2751415B2 (ja) * 1989-06-07 1998-05-18 キヤノン株式会社 誤り検出訂正回路
US5280488A (en) * 1990-11-08 1994-01-18 Neal Glover Reed-Solomon code system employing k-bit serial techniques for encoding and burst error trapping
EP0729611B1 (en) * 1993-11-04 2000-06-07 Cirrus Logic, Inc. Reed-solomon decoder
JPH088760A (ja) * 1994-06-16 1996-01-12 Toshiba Corp 誤り訂正装置
WO1997011530A1 (fr) * 1995-09-20 1997-03-27 Hitachi, Ltd. Procede de decodage d'une grappe d'erreurs du code de reed-solomon et dispositif correspondant
JP2773701B2 (ja) * 1995-09-25 1998-07-09 日本電気株式会社 誤り訂正復号装置
JP3439309B2 (ja) * 1996-11-29 2003-08-25 日本電気株式会社 二重伸長リードソロモン復号装置
JPH10262034A (ja) * 1997-03-19 1998-09-29 Sharp Corp 符号化及び復号化装置
US5905740A (en) * 1997-04-08 1999-05-18 Seagate Technology, Inc. Apparatus and method for error correction
JPH113573A (ja) * 1997-04-15 1999-01-06 Mitsubishi Electric Corp 拡大リードソロモン符号の誤り訂正復号方法と誤り訂正復号装置、１次伸長拡大リードソロモン符号の誤り訂正方法と誤り訂正装置、および２次伸長拡大リードソロモン符号の誤り訂正方法と誤り訂正装置
US5966369A (en) * 1997-04-23 1999-10-12 Eastman Kodak Company Reducing corrugations in optical recording discs
JP3265273B2 (ja) * 1998-12-02 2002-03-11 日本電気株式会社 誤り訂正回路
JP2000349652A (ja) * 1999-06-07 2000-12-15 Hitachi Ltd 誤り訂正手段を備えた記憶装置
KR20020065788A (ko) * 2001-02-07 2002-08-14 삼성전자 주식회사 엠 또는 이엠 비트 데이터 처리 겸용 리드 솔로몬 복호기및 그 복호 방법
US7206993B2 (en) * 2003-03-12 2007-04-17 Matsushita Electric Industrial Co., Ltd. Method and device for decoding Reed-Solomon code or extended Reed-Solomon code

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101453219B (zh) * 2007-11-30 2012-02-08 无锡华润矽科微电子有限公司 一种钱搜索电路及利用该电路的钱搜索方法

Also Published As

Publication number Publication date
WO2001073952A1 (fr) 2001-10-04
US20060031742A1 (en) 2006-02-09
JP3352659B2 (ja) 2002-12-03
TW486880B (en) 2002-05-11
US20030145272A1 (en) 2003-07-31
KR20030036148A (ko) 2003-05-09
KR100526222B1 (ko) 2005-11-02
EP1280281A4 (en) 2005-06-15
EP1280281A1 (en) 2003-01-29
CN1439197A (zh) 2003-08-27
JP2001274694A (ja) 2001-10-05

Similar Documents

Publication Publication Date Title
CN1140131C (zh) 网格译码器中的代码序列检测系统和方法
CN1252937C (zh) 解码装置以及解码方法
JP3746092B2 (ja) データを算術デコーディングする方法
CN103380585B (zh) 输入位错误率推定方法及其装置
EP0387924A3 (en) Method and apparatus for decoding error correction code
CN1193294C (zh) 一种多通道多位并行计算crc码的方法
EP1464121A2 (en) Erasure-and-single-error correction decoder for linear block codes
CN1146116C (zh) 截短法尔码的差错捕获译码方法和装置
JP6657690B2 (ja) 復号化装置、プログラム、及び情報伝送システム
CN1636324A (zh) 纠错解码器的钱搜索单元
CN1317828C (zh) 里德索洛蒙码或扩展里德索洛蒙码的译码方法和译码器
JP3245290B2 (ja) 復号方法とその装置
CN1143288A (zh) 用于编码数据流的差错检测和纠错系统
US9287898B2 (en) Method and circuit for shortening latency of Chien'S search algorithm for BCH codewords
CN1167373A (zh) 用在里德-所罗门解码器中的多项式求值器
TWI385931B (zh) Gray code decoding method and decoder
TWI527383B (zh) A Fast BCH Code Decoding Method
KR102353983B1 (ko) 순환 중복 검사(crc)에서 알고리즘의 배열 방법
CN1144376C (zh) 简化的里德-索罗门译码电路及其译码方法
Jing et al. A result on Zetterberg codes
Malmskog et al. Hermitian-Lifted Codes
JP2500141B2 (ja) 誤り訂正方法及び装置
KR101236883B1 (ko) 오류 정정을 위한 인코딩 및 디코딩 방법 및 장치
TWI533621B (zh) The decoding method of cyclic code and its device
KR20170047484A (ko) 에러에 강한 유니버설 코드의 연산을 이용한 생성 및 복호화방법 및 그 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060419

Termination date: 20110327