CN1144376C - 简化的里德-索罗门译码电路及其译码方法 - Google Patents

Abstract

在执行里德-索罗门译码时，从误差位置数据中找出误差量的佛尼算法被简化。一次元减少的征候多项式与误差定位器多项式被应用在计算一个简化的误差求值器多项式。次元减少的征候多项式的每一元件具有低于一个限定值减1的位阶，其中该限定值低于误差修正能力的两倍。在误差求值器多项式中位阶高于该限定值的元件均被消除。误差多项式因此根据次元减少的征候多项式以及简化的误差求值器多项式而被产生。

Description

简化的里德-索罗门 译码电路及其译码方法

技术领域

本发明涉及一种译码电路及方法，特别是有关于一种简化的里德-索罗门(Reed-Solomon)译码电路以及里德-索罗门码的译码方法。

背景技术

数据传输、存储以及复原的过程中通常会有噪声产生，而造成数据的误差。现有技术已披露了许多针对待传送或待存储的数据编码及其译码方法，而能够纠正误差的技术。在这些技术中，里德-索罗门码扮演了非常重要的角色，特别是在高速数据传输的通信领域。

里德-索罗门码是一种重要的编码规则，其已成为过去30年电信革命不可或缺的一部分，并且针对典型的里德-索罗门译码器，佛尼(Forney)算法可以利用非常高的速度从误差位置的数据中寻找误差量(error magnitude)。

请参照图1，图1描述现有技术的里德-索罗门译码器。里德-索罗门译码器1通常包含：一个征候计算器(syndrome calculator)11、一个误差定位器多项式计算器(error locator polynomial calculator)12、一个误差多项式计算器(error polynomial calculator)13，以及一个误差修正器(errorcorrector)14。

征候计算器11接收待译码及误差修正的信息r′(x)，并产生一个征候多项式S(x)。误差定位器多项式计算器12根据该征候多项式S(x)，产生一误差定位器多项式Λ(x)。误差多项式计算器13则进一步根据该误差定位器多项式Λ(x)以及征候多项式S(x)，并且根据佛尼算法或其它方法计算求得一个误差求值器多项式(error-evaluator polynomial)Ω(x)(在图中未显示)以及产生一个误差多项式e(x)。误差修正器14从待修正的信息r′(x)中去除误差多项式e(x)，而得到修正后的信息r(x)。

在现有技术的里德-索罗门译码器及其译码方法中，误差多项式计算器13所根据的征候多项式S(x)包含2t个元件，其中t是译码器修正信息r′(x)的误差修正能力(error correcting capability)。亦即，位阶低于(2t-1)阶的每一多项式S(x)的征候值，特别是具有介于t以及(2t-1)阶之间，被传送到误差多项式计算器13。总共2t个征候值导致更复杂的计算，以及造成更多的硬件电路以及较低的速度。

此外，在现有技术的里德-索罗门译码器及其译码方法中，每一个误差求值器多项式Ω(x)的元件除非超过2t阶，否则不能被消除。位阶介于t以及2t之间的误差求值器多项式Ω(x)的每一元件都被保留在计算误差多项式e(x)。同样，这样数目的误差求值器多项式元件将导致更复杂的计算，以及接着造成更多的硬件电路以及较低的速度。

因此，佛尼算法有需要加以简化，以使硬件电路可以被减少而且译码速度可以增加。

发明内容

本发明的目的是使佛尼算法进一步简化，而具有更少的硬件电路，同时可以达到较快的速度。

在本发明中，佛尼算法被加以简化。次元减少的征候多项式以及误差定位器多项式被用以计算简化的误差求值器多项式。次元减少的征候多项式的每一元件具有小于一个限定值的位阶，其中该限定值介于t与2t之间。位阶高于该限定值的简化的误差求值器多项式的元件均被消除。

利用减少等待传送到误差多项式计算器的征候值之数目，以及利用减少将被用于计算误差多项式的误差求值器多项式元件的数目，佛尼算法计算可以被简化。因此，硬件电路可以减少，并可以获得更小的硬件规模以及更快的速度。

为了实现本发明的上述目的，提供一种里德-索罗门译码电路，以译码及修正经由具有t误差修正能力的里德-索罗门码所编码的信息中的误差，其特征在于包括：一个征候计算器，响应于该信息，以产生该信息的一个征候多项式；一个误差定位器多项式计算器，响应于该征候多项式，以产生一个误差定位器多项式；一个选择器，响应于该征候多项式，以产生一次元减少的征候多项式，该次元减少的征候多项式的每一元件具有小于一个限定值的位阶，其中该限定值介于t与2t之间；一个简化的误差多项式计算器，响应该误差定位器多项式以及该次元减少的征候多项式，进一步产生一个简化的误差求值器多项式，以产生一个误差多项式，位阶高于该限定值减1的简化的误差求值器多项式的每一元件被消除；以及一个误差修正器，响应该误差多项式以及该信息，以产生一个译码的信息。

本发明的优点在于：里德-索罗门译码的佛尼算法可以被简化。因此，本发明的里德-索罗门译码电路以及方法可以减少硬设备并且实现较快的速度。

本发明可以被广泛地应用在各种产品中，而不一定限制在高速数字通信系统中。按照G.992.1、G.992.2以及T1.413定义的，以提供异步数字用户专线(ADSL)应用的里德-索罗门码是应用在宽频高速电信的一个典型例子。

附图说明

下面结合附图对本发明的实施例的详细描述将会使本发明的优点和精神得到进一步的了解，其中各个附图是：

图1表示现有技术的里德-索罗门译码器；

图2表示根据本发明的里德-索罗门译码器；

图3表示根据本发明的里德-索罗门译码方法的步骤流程图；

图4表示现有技术的征候计算器；

图5表示通常使用在里德-索罗门译码器中的计算单元；

图6表示本发明的选择器；

图7表示本发明的简化误差多项式计算器；

图8表示本发明的另一种简化误差多项式计算器；

图9表示本发明的再另一种简化误差多项式计算器。

具体实施方式

请参照图2，图2描述本发明的里德-索罗门译码电路2。

里德-索罗门译码电路2是用于译码被里德-索罗门码编码的信息r′(x)，并修正其中的误差。里德-索罗门码具有t的误差修正能力。

里德-索罗门译码电路2包含一个征候计算器21、一个误差定位器多项式计算器22、一个选择器23、一个简化的误差多项式计算器24以及一个误差修正器25。

征候计算器21，因应信息r′(x)，产生一个信息r′(x)的征候多项式S(x)。误差定位器多项式计算器22，响应征候多项式S(x)，产生一误差定位器多项式Λ(x)。征候计算器21以及误差定位器多项式计算器22使用的运算法描述在Wicker等人(Stephen B.Wicker，and Vijay K.Bhargava，Reed-Solomoncodes and Their Application，IEEE Press，1994)以及Shao等人(HowardM.Shao，T.K.Truong，Leslie J.Deutsch，Joseph H.Yuen，and IrvingS.Reed，VLSI Design of a Pipeline Reed-Solomon Decoder，IEEE Trans.on Comm.，Vol.C-34.NO.5，May 1985)的文献中。选择器23，响应征候多项式S(x)，产生一次元减少的征候多项式S′(x)。次元减少的征候多项式S′(x)的每一元件具有低于一限定值的位阶，其中该限定值介于t与2t之间。次元减少的征候多项式S′(x)被传送到简化的误差多项式计算器24以产生误差多项式e(x)。

在现有技术的里德-索罗门译码电路1中，如图1中所示，征候多项式S(x)被传送到误差多项式计算器13以产生误差多项式e(x)。征候多项式S(x)的元件，包括具有位阶介于t与(2t-1)之间之元件，被传送到误差多项式计算器13。全部有2t数目的元件被传送。如此大数目的征候多项式S(x)的元件将增加误差多项式计算器13的负担。在误差多项式计算器13中的计算通常是复杂且费时的，并且需要更多的硬设备。

根据本发明，传送到误差多项式计算器24的征候多项式的元件数目可以进一步减少。因此，选择器23被引入，以减少征候多项式的元件数目，从现有技术的译码电路的2t减少到介于t与2t之间的数目。次元减少的征候多项式S′(x)的每一元件具有一个低于限定值的位阶，其中该限定值介于t与2t之间。在一个优选实施例中，该限定值被设定为t。

简化的误差多项式计算器24，因应误差定位器多项式Λ(x)以及次元减少的征候多项式S′(x)，而产生一个误差多项式e(x)。应用在简化的误差多项式计算器24中的算法基本上是佛尼算法，该算法被描述在Wicker(StephenB.Wicker，Error Control Systems For Digital Communication And Store，N.J.1995)以及Blahut(Richard E.Blahut，Theory and Practice of ErrorControl Codes，MA.1983)等人的文献中。然而，佛尼算法进一步在本发明中被简化。

在本发明的里德-索罗门译码电路2中，简化的误差多项式计算器24，响应误差定位器多项式Λ(x)以及次元减少的征候多项式S′(x)，进一步产生一个简化的误差求值器多项式Ω(x)以产生误差多项式e(x)。误差多项式计算器24消除简化的误差求值器多项式Ω(x)中位阶高于限定值的每一元件，该限定值介于t与2t之间，而被进一步简化。

在现有技术的里德-索罗门译码电路中，误差求值器多项式Ω(x)被定义为包括具有低于2t阶的元件，这意味着具有介于t与2t阶之间的元件之误差求值器多项式Ω(x)被用于计算误差多项式e(x)。然而，在本发明中，在计算误差多项式e(x)时所需的误差求值器多项式Ω(x)的元件可以被减少，而不再像2t阶那样高。因此，简化的误差求值器多项式Ω(x)中位阶高于限定值的每一元件都被消除，其中该限定值是介于t与2t之间。

因为在简化的误差多项式计算器24中，简化的误差求值器多项式Ω(x)以及次元减少的征候多项式S′(x)中元件之数目减少，本发明的译码电路2的计算速度因此可以增加，而且其中的硬设备的需求可以降低。本发明的里德-索罗门译码电路2可提高速度性能以及降低电路规模。

误差修正器25，响应误差多项式e(x)以及信息r′(x)，而产生一个期望的译码信息r(x)。信息r′(x)在进入误差修正器25之前，根据求得误差多项式所需的计算时间而延迟。在误差修正器25中，误差多项式e(x)被进一步从信息r′(x)中去除，产生译码后的信息r(x)。

请参照图3，图3描述根据本发明的优选方法的里德-索罗门译码方法的步骤流程图。在步骤31中，根据一个信息r′(x)的征候多项式S(x)被产生。在步骤32中，根据征候多项式S(x)，一个误差定位器多项式Λ(x)被产生。在步骤33中，一次元减少的征候多项式S′(x)被产生。次元减少的征候多项式S′(x)的每一个元件具有低于一个限定值的位阶，其中该限定值是介于t与2t之间。在步骤34中，根据误差定位器多项式Λ(x)以及次元减少的征候多项式S′(x)，一个简化的误差求值器多项式Ω(x)被产生，其中简化的误差求值器多项式Ω(x)中具有高于限定值的位阶的每一元件都被消除。在步骤35中，根据简化的误差求值器多项式Ω(x)以及误差定位器多项式Λ(x)的根值(root)，一个误差多项式e(x)被产生。以及在步骤36中，误差多项式e(x)被从信息r′(x)中移除，以产生一译码的信息r(x)。

范例

根据信息r′(x)的征候多项式S(x)的产生

设定n＝2^k-1以及GF(2^k)为具有{0、1、α、α²、α³、...、α^n-1}元件的RS码的有限场，其中GF代表高氏场。定义产生器多项式：G(x)＝(x-1)(x-α).......(x-α^2t-1)。假设接收信息r′(x)中的误差多项式为：

$e\left(x\right)=\underset{l=0}{\overset{v-1}{\mathrm{\Σ}}}{e}_l{x}^{i_l}$

征候序列可以以误差项表达，并且被定义为如下：

$S_j=r\left({\mathrm{\α}}^j\right)=e\left({\mathrm{\α}}^j\right)=\underset{i=0}{\overset{v-1}{\mathrm{\Σ}}}{e}_l{\mathrm{\α}}^{j^{i_l}}=\underset{i=0}{\overset{v-1}{\mathrm{\Σ}}}{e}_l{X}_l^j$

以及根据前项征候序列，征候多项式S(x)被定义为：

$S\left(x\right)=\underset{j=0}{\overset{2t-1}{\mathrm{\Σ}}}{S}_j{x}^j=\underset{j=0}{\overset{2t-1}{\mathrm{\Σ}}}\underset{l=0}{\overset{v-1}{\mathrm{\Σ}}}{e}_l{X}_l^j{x}^j$

图4描述征候计算器21的详细组成。信息r′(x)被输入到征候计算器21，并且包括从S₀到S_2t-1元件的征候多项式S(x)被输出。每一计算单元(AU)51，如图5所示，由一个GF乘法器(multiplier)511、一个加法器(adder)512以及一个累加器(accumulator)513组成。计算单元51是一个广泛使用在RS译码器中的基本元件。计算单元51的功能利用以下的方程式而进行定义：

$S_j=a\left({\mathrm{\α}}^j\right)=\underset{l=0}{\overset{M}{\mathrm{\Σ}}}{a}_l{\mathrm{\α}}^{j^{i_l}}$

其中，M是输入数据a(x)的位阶。

误差定位器多项式Λ(x)的产生

使用现有技术的算法，例如延伸欧几里德算法(Extended Euclideanalgorithm)，利用征候多项式S(x)，可以在误差定位器多项式计算器22中获得误差定位器多项式((x)，其中延伸欧几里德算法被描述在Wicker等人(Stephen B.Wicker，and Vijay K.Bhargava，Reed-Solomon codes and TheirApplication，IEEE Press，1994)以及Shao等人(Howard M.Shao，T.K.Truong，Leslie J.Deutsch，Joseph H.Yuen，and Irving S.Reed，VLSIDesign of a Pipeline Reed-Solomon Decoder，IEEE Trans.on Comm.，Vol.C-34.NO.5，May 1985)的文献中。

因此而产生的误差定位器多项式((x)被传送到简化的误差多项式计算器24。

利用下列方程式的帮助，误差位置X1可以在这一步骤中获得：

Λ(x)＝Λ_vx^v+Λ_v-1x^v-1+...+Λ₁x+1

该方程式在X₁ ^-1时为零，1＝1，......，v因此，

$\mathrm{\Λ}\left(x\right)=\underset{l=0}{\overset{v-1}{\mathrm{\Π}}}(1-X_{l}x)$

其中X₁为在信息r′(x)接收的数据序列中的误差的位置。

次元减少的征候多项式S′(x)之产生

请参照图6。选择器2 3减少来自征候计算器21的征候多项式S(x)的元件，从2t减少到m数目，其中m为次元减少的征候多项式S′(x)的元件的数目，并且m小于2t而且不低于t。换言之，征候多项式S(x)利用选择器23而被简化成为次元减少的征候多项式S′(x)。其每一元件有一低于(m-1)的阶，其中t≤m＜2t。

次元减少的征候多项式S′(x)接着被传送到简化的误差多项式计算器24，以产生误差多项式e(x)。

误差求值器多项式Ω(x)以及误差多项式e(x)的产生

(a)在现有技术中的译码器以及方法

在描述本发明的详细说明之前，为了能更了解根据本发明的误差求值多项式Ω(x)以及误差多项式e(x)的产生，有必要先详细论述现有技术的佛尼算法如下。

在现有技术的里德-索罗门译码方法中，误差量e1是经由计算征候多项式S(x)以及误差定位器多项式(x)获得。该程序将在下面予以说明。

误差求值器多项式Ω(x)被定义为：

Ω(x)＝S(x)·Λ(x)(mod x^2t)

其中，位阶高于2t阶的误差求值器多项式Ω(x)的每一元件都被消除。亦即，误差求值器多项式Ω(x)具有2t数量的元件。

可以证明如下等式：

$\mathrm{\Ω}\left(x\right)=S\left(x\right)\·\mathrm{\Λ}\left(x\right)$

$=\left[\underset{j=0}{\overset{2t-1}{\mathrm{\Σ}}}\left(\underset{i=0}{\overset{v-1}{\mathrm{\Σ}}}{e}_i{X}_i^j\right)x^j\right]\left[\underset{l=0}{\overset{v-1}{\mathrm{\Π}}}(1-X_{l}x)\right]$

$=\underset{i=0}{\overset{v-1}{\mathrm{\Σ}}}{e}_i\left[(1-X_{i}x)\underset{j=0}{\overset{2t-1}{\mathrm{\Σ}}}{\left(X_{i}x\right)}^j\right]\underset{l\≠i}{\mathrm{\Π}}(1-X_{l}x)----\left(1\right)$

$=\underset{i=0}{\overset{v-1}{\mathrm{\Σ}}}{e}_i(1-X_i^{2t}{x}^{2t})\underset{l\≠i}{\mathrm{\Π}}(1-X_{l}x)$

$\≡\underset{i=0}{\overset{v-1}{\mathrm{\Σ}}}{e}_i\underset{l\≠i}{\mathrm{\Π}}(1-X_{l}x)\left(\mathrm{mod}{x}^{2t}\right)$

在经由x^2t的模数(modulo)运算之后，位阶高于2t阶的误差求值器多项式Ω(x)的每一元件都被消除，并且已可获得一个误差量的表示式。

$\mathrm{\Ω}\left(X_k^{-1}\right)=\underset{i=0}{\overset{v-1}{\mathrm{\Σ}}}{e}_i\underset{l\≠i}{\mathrm{\Π}}(1-X_l{X}_k^{-1})=e_k\underset{l\≠i}{\mathrm{\Π}}(1-X_l{X}_k^{-1})$

Λ(x)的导出多项式Λ′(x)可以利用以下获得：

${\mathrm{\Λ}}^{\′}\left(x\right)=-\underset{i=0}{\overset{v-1}{\mathrm{\Σ}}}{X}_i\underset{l\≠i}{\overset{v-1}{\mathrm{\Π}}}(1-X_{l}x)$

因此，

${\mathrm{\Λ}}^{\′}\left(X_k^{-1}\right)=-\underset{i=0}{\overset{v-1}{\mathrm{\Σ}}}{X}_i\underset{l\≠i}{\overset{v-1}{\mathrm{\Π}}}(1-X_l{X}_k^{-1})$

误差量ek为：

$e_k=-\frac{\mathrm{\Ω}\left(X_k^{-1}\right)}{X_k^{-1}*{\mathrm{\Λ}}^{\′}\left(X_k^{-1}\right)}$

$=-\frac{\left(X_k^{-1}\right)}{X_k^{-1}*-X_k\underset{l\≠k}{\mathrm{\Π}}(1-X_l{X}_k^{-1})}----\left(2\right)$

$=\frac{e_k\underset{l\≠k}{\mathrm{\Π}}(1-X_l{X}_k^{-1})}{\underset{l\≠k}{\mathrm{\Π}}(1-X_l{X}_k^{-1})}$

$=e_k$

在找出误差位置以及与其相关的误差量之后，存在接收信息r′(x)之内的误差多项式e(x)被获得并从r′(x)中去除，进而得到译码后的信息r(x)。

(b)在本发明中简化的佛尼运算法

如前所述，现有技术的RS译码以及根据本发明的简化RS译码之间的主要差异就是简化的佛尼运算法。这一简化主要着重在误差求值器多项式Ω(x)。这一简化程序的优选实施例以及相关的证明将表示在下面。

首先，重新定义次元减少征候多项式S(x)如下：

$S^{\′}\left(x\right)=\underset{j=0}{\overset{i-1}{\mathrm{\Σ}}}{S}_j{x}^j=\underset{j=0}{\overset{t-1}{\mathrm{\Σ}}}\underset{i=1}{\overset{v}{\mathrm{\Σ}}}{e}_i{X}_i^j{x}^j$

其次，误差求值器多项式Ω(x)亦被再定义为：

Ω(x)＝S(x)·Λ(x)(modx′)

在经过这些定义的改变后，误差量e_k可以经由前述同样的程序轻易地被获得，因为现在只需要″t″个征候值S_J以及″t″个误差求值器多项式元件Ω_J以计算误差量e_k(取代在现有技术的译码程序中的″2t″个征候值S_J以及″2t″个误差求值器多项式元件Ω_J)。

其等效的证明将在下面描述：

$\mathrm{\Ω}\left(x\right)=S\left(x\right)\·\mathrm{\Λ}\left(x\right)$

$=\left[\underset{j=0}{\overset{i-1}{\mathrm{\Σ}}}\left(\underset{i=0}{\overset{v-1}{\mathrm{\Σ}}}{e}_i{X}_i^j\right)x^j\right]\left[\underset{l=0}{\overset{v-1}{\mathrm{\Π}}}(1-X_{l}x)\right]----\left(3\right)$

$=\underset{i=0}{\overset{v-1}{\mathrm{\Σ}}}{e}_i\left[(1-X_{i}x)\underset{j=0}{\overset{i=1}{\mathrm{\Σ}}}{\left(X_{i}x\right)}^j\right]\underset{l\≠i}{\mathrm{\Π}}(1-X_{l}x)$

$=\underset{i=0}{\overset{v-1}{\mathrm{\Σ}}}{e}_i(1-X_i^t{x}^t)\underset{l\≠i}{\mathrm{\Π}}(1-X_{l}x)$

$\≡\underset{i=0}{\overset{v-1}{\mathrm{\Σ}}}{e}_i\underset{l\≠i}{\mathrm{\Π}}(1-X_{l}x)\left(\mathrm{mod}{x}^t\right)$

比较方程式(1)和(3)，可以轻易发现两个方程是等效的。因为简化过程并未对误差求值器多项式Ω(x)的结果造成任何改变，从简化的佛尼算法获得的误差量e_k，与从现有技术的RS译码方法获得的误差量e_k相同。此外，因为所需要的征候以及误差求值器多项式元件被减少了，因此，执行该简化的RS译码方案的数值运算之硬件规模以及数目，相较于原本基于RS译码程序的佛尼算法，也相对地被减少。

请参照图7，图7详细描述根据本发明的一个实施例的误差多项式计算器24以及误差修正器25。

在误差多项式计算器24中，主要包括一个简化的误差求值器多项式产生器71、一个误差位置搜寻器72、一个微分计算器73、一个GF产生器74以及一个误差量计算器75。在简化的误差求值器多项式产生器71中，次元减少的征候多项式S′(x)以及误差定位器多项式Λ(x)被引入，以产生简化的误差求值器多项式Ω(x)，在其中位阶高于t阶的元件根据上述方程式(3)而被消除。

在误差位置搜寻器72中，误差位置X_k的逆值元件X_k ^-1根据GF(高氏场)产生器74的元件α⁰、α¹、......、α^n-1，而被产生。在微分计算器73中，误差定位器多项式Λ(x)被微分以产生导出误差定位器多项式Λ′(x)。误差量计算器75集合上述装置所产生的元件，以及产生被传送到误差修正器25的误差多项式e(x)。在误差修正器25中的加法器251从输入信息r′(x)去除误差多项式e(x)，并且产生译码的信息r(x)。

请参照图8以取得根据本发明的另一个实施例的误差多项式计算器24的误差量计算器75的进一步详细说明。

在误差量计算器75中，主要包括两个计算单元，751和752，一个乘法器753，一个反向器(inversor)754(或称为倍数反向运算器(multiplicativeinverse operator))以及一个乘法器755。在计算单元751中，误差位置X_k的逆值X_k ^-1以及导出的误差定位器多项式Λ′(x)被引入，以计算Λ′(X_k ^-1)。在计算单元752中，误差位置X_k的逆值X_k ^-1以及简化的误差求值器多项式Ω(x)被引入，以计算Ω(X_k ^-1)。根据方程式(2)的装置753、754以及755的倍数以及反向计算之后，误差量e_k被产生。根据误差量e_k，误差多项式e(x)被进一步产生。

请参照图9以取得根据本发明的再另一个实施例的误差多项式计算器24的进一步详细说明，特别是根据本发明这个范例，所需的硬设备可被减少，并且计算可被加速。

在简化的误差多项式计算器24中，主要包括一个简化的误差求值器多项式产生器81、一个误差位置搜寻器82、一个微分计算器83、一个GF产生器84以及一个误差量计算器85。在误差量计算器85中，一个计算单元851被引入，以产生Λ′(X_k ^-1)。因为简化的误差求值器多项式Ω(x)的元件数目被减少，因此所需的计算单元的数目也可以被减少。此外，因为简化的误差求值器多项式Ω(x)的元件数目被减少，因此在误差量计算器85中的一个缓冲器852的容量也可以被减少。一个多工器(Mux)853被引入，进而使得导出误差定位器多项式Λ′(x)，以及简化的误差求值器多项式Ω(x)被引入计算单元851。

根据本发明的揭露，里德-索罗门译码的佛尼算法可以被简化。因此，本发明的里德-索罗门译码电路以及方法可以减少硬设备并且实现较快的速度。

本发明虽以优选实施例揭露如上，但是其并非用以限制本发明，任何本专业的技术人员，在不脱离本发明的精神和范围内，都可以作出许多修改与变化，因此本发明的保护范围应当根据后附的权利要求书所界定的范围为准。

Claims (4)

1.一种里德-索罗门译码电路，以译码及修正经由具有t误差修正能力的里德-索罗门码所编码的信息中的误差，其特征在于包括：

一个征候计算器，响应于该信息，以产生该信息的一个征候多项式；

一个误差定位器多项式计算器，响应于该征候多项式，以产生一个误差定位器多项式；

一个选择器，响应于该征候多项式，以产生一次元减少的征候多项式，该次元减少的征候多项式的每一元件具有小于一个限定值的位阶，其中该限定值介于t与2 t之间；

一个简化的误差多项式计算器，响应该误差定位器多项式以及该次元减少的征候多项式，进一步产生一个简化的误差求值器多项式，以产生一个误差多项式，位阶高于该限定值减1的简化的误差求值器多项式的每一元件被消除；以及

一个误差修正器，响应该误差多项式以及该信息，以产生一个译码的信息。

2.如权利要求1所述的里德-索罗门译码电路，其中该限定值为t。

3.一种里德-索罗门译码方法，以译码以及修正经由具有t的误差修正能力的里德-索罗门码所编码的信息中的误差，包含以下步骤：

产生该信息的一个征候多项式；

根据该征候多项式，产生一个误差定位器多项式；

产生一次元减少的征候多项式，该次元减少的征候多项式的每一元件具有小于一个限定值减1的位阶，其中该限定值小于2t；

根据该误差定位器多项式以及该次元减少的征候多项式，产生一个简化的误差求值器多项式；

根据该误差定位器多项式，产生一个误差多项式，位阶高于该限定值减1的简化的误差求值器多项式的每一元件被消除；以及

从该信息移除该误差多项式，以产生一个译码的信息。

4.如权利要求3所述的里德-索罗门译码方法，其中该限定值为t。

Images